半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明提供一種實(shí)現(xiàn)低導(dǎo)通電阻化以及高耐壓化的半導(dǎo)體裝置。半導(dǎo)體裝置包含第1半導(dǎo)體區(qū)域、第2半導(dǎo)體區(qū)域、第3半導(dǎo)體區(qū)域、第4半導(dǎo)體區(qū)域、第5半導(dǎo)體區(qū)域、第1電極、第2電極以及第3電極。第2半導(dǎo)體區(qū)域與第1半導(dǎo)體區(qū)域相接，具有比上述第1半導(dǎo)體區(qū)域高的雜質(zhì)濃度。第3半導(dǎo)體區(qū)域與第2半導(dǎo)體區(qū)域相接。第4半導(dǎo)體區(qū)域與第3半導(dǎo)體區(qū)域的至少一部分相接，具有比上述第2半導(dǎo)體區(qū)域高的雜質(zhì)濃度。第5半導(dǎo)體區(qū)域設(shè)在第1半導(dǎo)體區(qū)域的一側(cè)。第1電極與第1半導(dǎo)體區(qū)域在第1方向上排列，第1電極與第3半導(dǎo)體區(qū)域在第2方向上排列，第1電極的某端部相比于第2半導(dǎo)體區(qū)域與第3半導(dǎo)體區(qū)域之間的邊界更加位于第1半導(dǎo)體區(qū)域側(cè)。第2電極設(shè)在第1電極與第1半導(dǎo)體區(qū)域之間，與第4半導(dǎo)體區(qū)域?qū)ā?br> 【專利說(shuō)明】半導(dǎo)體裝置
[0001]本申請(qǐng)享有以日本專利申請(qǐng)2012 - 206080號(hào)(申請(qǐng)日:2012年9月19日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。
【技術(shù)領(lǐng)域】
[0002]后述的實(shí)施方式涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0003]為實(shí)現(xiàn)半導(dǎo)體裝置的微細(xì)化，采用將柵極電極形成在溝槽內(nèi)的溝槽柵結(jié)構(gòu)。根據(jù)溝槽柵結(jié)構(gòu)，由于在垂直于基板的縱方向上形成電流溝道，所以能夠使橫方向的柵極間隔變狹。由此，能夠?qū)⑵骷Y(jié)構(gòu)微細(xì)化并使實(shí)際的溝道寬度變寬，與在橫方向上形成溝道的柵極結(jié)構(gòu)相比，導(dǎo)通電阻變小。此外，由于器件尺寸變小，所以還有利于提高開關(guān)速度而實(shí)現(xiàn)高性能化。
[0004]在這樣的半導(dǎo)體裝置中，兼顧低導(dǎo)通(on)電阻化以及高耐壓化是重要的。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施方式提供一種實(shí)現(xiàn)低導(dǎo)通電阻化以及高耐壓化的半導(dǎo)體裝置。
[0006]實(shí)施方式的半導(dǎo)體裝置包含第I半導(dǎo)體區(qū)域、第2半導(dǎo)體區(qū)域、第3半導(dǎo)體區(qū)域、第4半導(dǎo)體區(qū)域、第5半導(dǎo)體區(qū)域、第I電極、第2電極以及第3電極。
[0007]上述第I半導(dǎo)體區(qū)域是第I導(dǎo)電型的區(qū)域。
[0008]上述第2半導(dǎo)體區(qū)域與上述第I半導(dǎo)體區(qū)域相接而設(shè)，是具有比上述第I半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度的第I導(dǎo)電型的區(qū)域。
[0009]上述第3半導(dǎo)體區(qū)域設(shè)在上述第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一偵U，是與上述第2半導(dǎo)體區(qū)域相接的第2導(dǎo)電型的區(qū)域。
[0010]上述第4半導(dǎo)體區(qū)域與上述第3半導(dǎo)體區(qū)域的至少一部分相接，是具有比上述第2半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度的第I導(dǎo)電型的區(qū)域。
[0011]上述第5半導(dǎo)體區(qū)域設(shè)在上述第I半導(dǎo)體區(qū)域的與上述第2半導(dǎo)體區(qū)域相反的一側(cè)。
[0012]將上述第I半導(dǎo)體區(qū)域與上述第2半導(dǎo)體區(qū)域的層疊方向設(shè)為第I方向，將與上述第I方向正交的方向設(shè)為第2方向，將與上述第I方向及上述第2方向正交的方向設(shè)為第3方向，上述第I電極與上述第I半導(dǎo)體區(qū)域在上述第I方向上排列，上述第I電極與上述第3半導(dǎo)體區(qū)域在上述第2方向上排列，上述第I電極的上述第I半導(dǎo)體區(qū)域側(cè)的端部相比于上述第2半導(dǎo)體區(qū)域與上述第3半導(dǎo)體區(qū)域之間的邊界更加位于上述第I半導(dǎo)體區(qū)域側(cè)。
[0013]上述第2電極設(shè)在上述第I電極與上述第I半導(dǎo)體區(qū)域之間，與上述第4半導(dǎo)體區(qū)域?qū)ā?br> [0014]上述第3電極與上述第4半導(dǎo)體區(qū)域以及上述第3半導(dǎo)體區(qū)域相接?！緦＠綀D】

【附圖說(shuō)明】
[0015]圖1是例示第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0016]圖2是例示半導(dǎo)體裝置的動(dòng)作的示意剖面圖。
[0017]圖3A?圖6B是例示半導(dǎo)體裝置的制造方法的示意剖面圖。
[0018]圖7是例示半導(dǎo)體裝置的制造方法的示意剖面圖。
[0019]圖8是例示第三實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0020]圖9是例示第三實(shí)施方式的其他例的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0021]圖10是例示第四實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0022]圖11是例示第四實(shí)施方式的其他例的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0023]圖12是例示第五實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
【具體實(shí)施方式】
[0024]以下，根據(jù)【專利附圖】

【附圖說(shuō)明】本發(fā)明的實(shí)施方式。
[0025]另外，附圖是示意性或概念性的，各部分的厚度和寬度的關(guān)系、部分間的大小的比率等不限于一定與現(xiàn)實(shí)情況相同。此外，即使在表示相同部分的情況下，也有通過附圖使相互的尺寸、比率不同地表示的情況。
[0026]此外，在本申請(qǐng)說(shuō)明書與各圖中，對(duì)與先前的附圖中描述過的要素相同的要素附加同一符號(hào)而適當(dāng)省略詳細(xì)的說(shuō)明。
[0027]此外，在以下的說(shuō)明中，作為一例，舉出設(shè)第I導(dǎo)電型為η型、第2導(dǎo)電型為P型的具體例。
[0028]此外，在以下的說(shuō)明中，η +、η、η —以及ρ+、ρ、ρ —的標(biāo)記表示各導(dǎo)電型的雜質(zhì)濃度的相對(duì)的高低。即，n+相比于η，表示η型的雜質(zhì)濃度相對(duì)高，η一相比于η，表示η型的雜質(zhì)濃度相對(duì)低。此外，P+相比于P，表示P型的雜質(zhì)濃度相對(duì)高，P一相比于P，表示P型的雜質(zhì)濃度相對(duì)低。
[0029](第一實(shí)施方式)
[0030]圖1是例示第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0031]圖1中，示出將第一實(shí)施方式的半導(dǎo)體裝置110的一部分切斷后的示意性立體圖。
[0032]如圖1所示，第一實(shí)施方式的半導(dǎo)體裝置110具備:η—型的漂移區(qū)域(第I半導(dǎo)體區(qū)域)10 ；η型的阻擋區(qū)域(第2半導(dǎo)體區(qū)域)20 ；ρ型的基底(base)區(qū)域(第3半導(dǎo)體區(qū)域)30 ;n+型的源極區(qū)域(第4半導(dǎo)體區(qū)域)40 ;p+型的集電極區(qū)域(第5半導(dǎo)體區(qū)域)50 ;柵極電極(第I電極)Dl ;埋入電極(第2電極)D2 ;以及源極電極(第3電極)D3。
[0033]半導(dǎo)體裝置110 例如是 IGBT (Insulated Gate Bipolar Transistor:絕緣柵雙極型晶體管)。
[0034]在漂移區(qū)域10與集電極區(qū)域50之間，可以設(shè)有η型半導(dǎo)體區(qū)域15。漂移區(qū)域10隔著η型半導(dǎo)體區(qū)域15而層疊在集電極區(qū)域50的上表面50a。另外，本實(shí)施方式中，為了便于說(shuō)明，假設(shè)η型半導(dǎo)體區(qū)域15包含在漂移區(qū)域10中。
[0035]阻擋區(qū)域20設(shè)在漂移區(qū)域10之上，并且與漂移區(qū)域10相接。本實(shí)施方式中，設(shè)漂移區(qū)域10與阻擋區(qū)域20的層疊方向?yàn)閆方向(第I方向)，設(shè)與Z方向正交的方向?yàn)閄方向(第2方向),設(shè)與Z方向及X方向正交的方向?yàn)閅方向(第3方向)。此外,在Z方向上，設(shè)從漂移區(qū)域10朝向阻擋區(qū)域20的方向?yàn)樯?上側(cè))，并設(shè)其相反方向?yàn)橄?下側(cè))。
[0036]在圖1所示的例子中，在漂移區(qū)域10之上，多個(gè)阻擋區(qū)域20在X方向上分開地設(shè)置。各個(gè)阻擋區(qū)域20在Y方向上延伸而設(shè)。
[0037]阻擋區(qū)域20的雜質(zhì)濃度高于漂移區(qū)域10的雜質(zhì)濃度。例如，漂移區(qū)域10的雜質(zhì)濃度是大于等于I X IO13Cm-3且小于等于I X IO15Cm 3的程度。此外，阻擋區(qū)域20的雜質(zhì)濃度比漂移區(qū)域10的雜質(zhì)濃度(I X IO15Cm 一3的程度)高，且小于IXlO17Cm^30
[0038]基底區(qū)域30設(shè)在阻擋區(qū)域20之上，并且與阻擋區(qū)域20相接。基底區(qū)域30設(shè)在阻擋區(qū)域20的與漂移區(qū)域10相反的一側(cè)?；讌^(qū)域30與阻擋區(qū)域20 —起在Y方向上延伸設(shè)置。在設(shè)有多個(gè)阻擋區(qū)域20的情況下，基底區(qū)域30設(shè)在各個(gè)阻擋區(qū)域20之上。
[0039]源極區(qū)域40設(shè)在基底區(qū)域30之上。源極區(qū)域40與基底區(qū)域30的至少一部分相接。源極區(qū)域40的雜質(zhì)濃度高于漂移區(qū)域10的雜質(zhì)濃度以及阻擋區(qū)域20的雜質(zhì)濃度。源極區(qū)域40的雜質(zhì)濃度例如是大于等于IX 1018cm — 3且小于等于IX 1021cm — 3的程度。
[0040]半導(dǎo)體裝置110中，在基底區(qū)域30之上設(shè)有多個(gè)源極區(qū)域40。此外，半導(dǎo)體裝置110中，在基底區(qū)域30之上設(shè)有多個(gè)p+型的接觸區(qū)域(第6半導(dǎo)體區(qū)域)60。接觸區(qū)域60設(shè)在基底區(qū)域30的與阻擋區(qū)域20相反的一側(cè)。多個(gè)源極區(qū)域40中的各個(gè)源極區(qū)域40與多個(gè)接觸區(qū)域60中的各個(gè)接觸區(qū)域60在Y方向上交替配置。
[0041]源極電極D3設(shè)在多個(gè)源極區(qū)域40以及多個(gè)接觸區(qū)域60之上，并與多個(gè)源極區(qū)域40以及多個(gè)接觸區(qū)域60相接。源極電極D3經(jīng)接觸區(qū)域60而與基底區(qū)域30歐姆連接。
[0042]在半導(dǎo)體裝置110中，由漂移區(qū)域10之上的阻擋區(qū)域20、基底區(qū)域30、源極區(qū)域40以及接觸區(qū)域60構(gòu)成的結(jié)構(gòu)體ST設(shè)置成在Y方向上延伸的條狀。半導(dǎo)體裝置110中，多個(gè)結(jié)構(gòu)體ST在漂移區(qū)域10之上以規(guī)定間隔配置。
[0043]集電極區(qū)域50設(shè)在漂移`區(qū)域10之下。集電極區(qū)域50設(shè)在漂移區(qū)域10的與阻擋區(qū)域20相反的一側(cè)。集電極區(qū)域50與漂移區(qū)域10的η型半導(dǎo)體區(qū)域15相接。在集電極區(qū)域50之下，設(shè)有集電極電極(第4電極)D4。
[0044]柵極電極Dl設(shè)在漂移區(qū)域10之上，并在X方向上與基底區(qū)域30排列設(shè)置。柵極電極Dl的下端dlb位于阻擋區(qū)域20與基底區(qū)域30之間的邊界pnj之下。在半導(dǎo)體裝置110中，柵極電極Dl的上端dlt位于基底區(qū)域30的上端30t之上。
[0045]柵極電極Dl在Y方向上延伸。柵極電極Dl例如采用添加了雜質(zhì)的半導(dǎo)體材料(例如多晶硅)。柵極電極Dl也可以采用金屬。
[0046]在柵極電極Dl與基底區(qū)域30之間，設(shè)有柵極絕緣膜(絕緣膜)80。柵極絕緣膜80例如采用氧化硅或氮化硅。柵極電極Dl的基底區(qū)域30側(cè)的面與基底區(qū)域30的柵極電極Dl側(cè)的面隔著柵極絕緣膜80相對(duì)置。半導(dǎo)體裝置110中，沿著與柵極電極Dl相對(duì)的基底區(qū)域30的面，在Z方向上形成溝道區(qū)域。即，半導(dǎo)體裝置110適用溝槽柵結(jié)構(gòu)TG。
[0047]埋入電極D2設(shè)在柵極電極Dl與漂移區(qū)域10之間。埋入電極D2與阻擋區(qū)域20在X方向上排列設(shè)置。埋入電極D2與源極區(qū)域40導(dǎo)通。即，埋入電極D2與源極電極D3是相同電位。埋入電極D2沿柵極電極Dl在Y方向上延伸。埋入電極D2例如作為場(chǎng)板(fieldplate)電極發(fā)揮功能。
[0048]在埋入電極D2與柵極電極D1、阻擋區(qū)域20以及漂移區(qū)域10之間設(shè)有絕緣膜81。絕緣膜81可以是與柵極絕緣膜80相同的材料，也可以是不同材料。
[0049]源極電極D3與源極區(qū)域40相接。源極電極D3以將溝槽柵結(jié)構(gòu)TG之上以及結(jié)構(gòu)體ST之上覆蓋的方式形成。
[0050]在半導(dǎo)體裝置110中，在多個(gè)結(jié)構(gòu)體ST的各自之間設(shè)有溝槽柵結(jié)構(gòu)TG。溝槽柵結(jié)構(gòu)TG是在將用來(lái)形成源極區(qū)域40的半導(dǎo)體層、用來(lái)形成接觸區(qū)域60的半導(dǎo)體層、用來(lái)形成基底區(qū)域30的半導(dǎo)體層以及用來(lái)形成阻擋區(qū)域20的半導(dǎo)體層貫通、并達(dá)到漂移區(qū)域10而成的溝槽T之中設(shè)有柵極電極Dl及埋入電極D2而成的結(jié)構(gòu)。
[0051 ] 半導(dǎo)體裝置110中，與溝槽T的Z方向的長(zhǎng)度(深度)相比，漂移區(qū)域10的Z方向的長(zhǎng)度(厚度)更長(zhǎng)。例如，溝槽T的深度約是5微米(μ m)，漂移區(qū)域10的厚度約是450 μ m。漂移區(qū)域10的厚度越厚，半導(dǎo)體裝置110越高耐壓化。
[0052]接著，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置110的動(dòng)作。
[0053]圖2是例示半導(dǎo)體裝置的動(dòng)作的示意剖面圖。
[0054]圖2中，示出了以半導(dǎo)體裝置110的一個(gè)結(jié)構(gòu)體ST的部分為中心的示意性剖面圖。
[0055]在向圖2所示的集電極電極D4施加了高電位、向源極電極D3施加了比集電極電極D4的電位低的低電位的狀態(tài)下，若向柵極電極Dl施加大于等于閾值的柵極電位，則基底區(qū)域30中的與柵極絕緣膜80之間的界面附近形成反轉(zhuǎn)層(溝道)。
[0056]例如，向源極電極D3施加接地電位或負(fù)電位，向柵極電極Dl施加正電位。向集電極電極D4施加比柵極電極Dl高的正電位。由此，電子從源極區(qū)域40經(jīng)溝道向基底區(qū)域30注入，成為導(dǎo)通狀態(tài)。這時(shí)，進(jìn)一步，空穴從集電極區(qū)域50向漂移區(qū)域10注入。注入到漂移區(qū)域10中的空穴經(jīng)過基底區(qū)域30，從接觸區(qū)域60流向源極電極D3。在半導(dǎo)體裝置110中，在導(dǎo)通狀態(tài)時(shí)，空穴從集電極區(qū)域50向漂移區(qū)域10注入，發(fā)生電導(dǎo)率調(diào)制，漂移區(qū)域10的電阻降低。
[0057]另一方面，若向柵極電極Dl施加比閾值低的柵極電位，則基底區(qū)域30中的與柵極絕緣膜80之間的界面附近不形成溝道，成為截止?fàn)顟B(tài)。在截止?fàn)顟B(tài)下，將漂移區(qū)域10產(chǎn)生的空穴從接觸區(qū)域60向源極電極D3效率良好地排出。由此，通過截止?fàn)顟B(tài)的高電場(chǎng)將漂移區(qū)域10廣生的空穴效率良好地去除，使耐破壞性提聞。
[0058]本實(shí)施方式的半導(dǎo)體裝置110中，在基底區(qū)域30與漂移區(qū)域10之間設(shè)有阻擋區(qū)域20。通過設(shè)置阻擋區(qū)域20，抑制在導(dǎo)通狀態(tài)下從集電極區(qū)域50注入到漂移區(qū)域10中的空穴流入基底區(qū)域30，從源極區(qū)域40向基底區(qū)域30的電子的注入促進(jìn)效果提高。由此，在溝道中積蓄的電子的量增加，實(shí)現(xiàn)低導(dǎo)通電阻化。
[0059]這里，若設(shè)有與漂移區(qū)域10相比雜質(zhì)濃度高的阻擋區(qū)域20，則與不設(shè)置阻擋區(qū)域20的情況相比，截止?fàn)顟B(tài)下的耗盡層的范圍變狹，有可能導(dǎo)致耐壓的降低。
[0060]在本實(shí)施方式的半導(dǎo)體裝置110中，由于在柵極電極Dl與漂移區(qū)域10之間設(shè)有與源極電極D3導(dǎo)通的埋入電極D2，所以即使在截止?fàn)顟B(tài)下成為在源極電極D3與集電極電極D4之間施加了高電壓的狀態(tài)，也能緩和柵極電極Dl的埋入電極D2側(cè)的端部(柵極電極Dl的下端dlb)附近的電場(chǎng)集中。由此，即使設(shè)有阻擋區(qū)域20，也能抑制由阻擋區(qū)域20的雜質(zhì)濃度引起的耐壓降低。
[0061]進(jìn)而，半導(dǎo)體裝置110中，與源極電極D3導(dǎo)通的埋入電極D2設(shè)在柵極電極Dl的下方。因而，半導(dǎo)體裝置110是等價(jià)于源極電極D3的一部分與柵極電極Dl相比更加位于集電極電極D4側(cè)的結(jié)構(gòu)。通過這樣的結(jié)構(gòu)，柵極.集電極間電容降低，柵極電位的控制性即開關(guān)控制性提高。具體而言，由柵極.集電極間電容引起的開關(guān)速度的降低得到抑制。
[0062](第二實(shí)施方式)
[0063]接著,說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法。
[0064]圖3 (a)?圖7是例示出半導(dǎo)體裝置的制造方法的示意剖面圖。
[0065]首先，如圖3 (a)所示，在由p+型的半導(dǎo)體基板形成的集電極區(qū)域50之上，形成η型半導(dǎo)體區(qū)域15，在η型半導(dǎo)體區(qū)域15之上形成η —型的漂移區(qū)域10。進(jìn)而，在漂移區(qū)域10之上形成η型的阻擋區(qū)域20。進(jìn)而，在阻擋區(qū)域20之上形成P型的基底區(qū)域30，在基底區(qū)域30之上形成η +型的源極區(qū)域40以及P +型的接觸區(qū)域60。
[0066]η型半導(dǎo)體區(qū)域15、漂移區(qū)域10、阻擋區(qū)域20、基底區(qū)域30、源極區(qū)域40以及接觸區(qū)域60例如通過外延生長(zhǎng)法而形成。此外，源極區(qū)域40以及接觸區(qū)域60在Y方向上交替形成。漂移區(qū)域10的雜質(zhì)濃度是lX1015cm — 3左右。阻擋區(qū)域20的雜質(zhì)濃度比漂移區(qū)域10的雜質(zhì)濃度(I X 1015cm — 3左右)高，小于IXlO17CnT3。源極區(qū)域40的雜質(zhì)濃度例如是IX 1018cm —3 左右。
[0067]接著，如圖3 (b)所示，形成從形成了源極區(qū)域40及接觸區(qū)域60的表面起到達(dá)漂移區(qū)域10的溝槽T。溝槽T例如通過RIE (Reactive 1n Etching:反應(yīng)離子刻蝕)形成。溝槽T在Y方向上延伸。通過形成溝槽T，在溝槽T的X方向的兩側(cè)構(gòu)成結(jié)構(gòu)體ST。
[0068]接著,如圖4 (a)所示,形成將溝槽T的內(nèi)壁覆蓋的絕緣膜材料81a。絕緣膜材料81a例如采用Si02。在溝槽T的內(nèi)壁露出的阻擋區(qū)域20上形成的絕緣膜材料81a成為絕緣膜81。
[0069]接著，如圖4 (b)所示，在絕緣膜材料81a之上形成導(dǎo)電性材料91。導(dǎo)電性材料91例如采用添加了雜質(zhì)的多晶硅。導(dǎo)電性材料91埋入溝槽T而形成。
[0070]接著，如圖5 (a)所示，對(duì)導(dǎo)電性材料91以及絕緣膜材料81a進(jìn)行回蝕(etchback)，將它們的一部分去除。導(dǎo)電性材料91以及絕緣膜材料81a被回蝕到阻擋區(qū)域20與基底區(qū)域30之間的邊界pnj之下。
[0071]接著，如圖5 (b)所示，在被回蝕后的導(dǎo)電性材料91以及絕緣膜材料81a之上，形成絕緣膜材料80a。絕緣膜材料80a例如采用Si02。在通過導(dǎo)電性材料91以及絕緣膜材料81a的回蝕而在溝槽T的內(nèi)壁露出的基底區(qū)域30形成的絕緣膜材料80a成為柵極絕緣膜80。
[0072]接著，如圖6 (a)所示，在絕緣膜材料80a之上形成導(dǎo)電性材料92。導(dǎo)電性材料92例如采用添加了雜質(zhì)的多晶硅。導(dǎo)電性材料92埋入溝槽T而形成。在溝槽T內(nèi)，設(shè)在導(dǎo)電性材料91與導(dǎo)電性材料92之間的絕緣膜材料80a成為絕緣膜81。此外，在溝槽T內(nèi)被絕緣膜81包圍的導(dǎo)電性材料91成為埋入電極D2。
[0073]接著，如圖6 (b)所示，對(duì)導(dǎo)電性材料92以及絕緣膜材料80a進(jìn)行回蝕而將它們的一部分去除。導(dǎo)電性材料92以及絕緣膜材料80a被回蝕到比基底區(qū)域30與源極區(qū)域40(接觸區(qū)域60)之間的邊界稍微靠上的位置。然后，在被回蝕后的導(dǎo)電性材料92以及絕緣膜材料80a之上形成絕緣膜材料82a。在溝槽T內(nèi)，作為絕緣膜材料80a的柵極絕緣膜80以及絕緣膜材料82a所包圍的導(dǎo)電性材料92成為柵極電極Dl。[0074]接著，如圖7所示，在絕緣膜材料82a之上、以及源極區(qū)域40和接觸區(qū)域60之上，形成導(dǎo)電性材料93。該導(dǎo)電性材料93成為源極電極D3。此外，在集電極區(qū)域50之下，形成與集電極區(qū)域50相接的集電極電極D4。另外，集電極電極D4也可以通過在此之前的工序來(lái)形成。由此，半導(dǎo)體裝置110完成。
[0075](第三實(shí)施方式)
[0076]接著，說(shuō)明第三實(shí)施方式的半導(dǎo)體裝置。
[0077]圖8是例示第三實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0078]圖8中，示出將第三實(shí)施方式的半導(dǎo)體裝置120的一部分切斷后的示意性立體圖。
[0079]如圖8所示，第三實(shí)施方式的半導(dǎo)體裝置120中，作為第2半導(dǎo)體區(qū)域的阻擋區(qū)域20以及作為第3半導(dǎo)體區(qū)域的基底區(qū)域30的結(jié)構(gòu)與第一實(shí)施方式的半導(dǎo)體裝置110的結(jié)構(gòu)不同。
[0080]在半導(dǎo)體裝置120中，阻擋區(qū)域20具有在埋入電極D2的X方向的一側(cè)設(shè)置的第一阻擋區(qū)域21和在埋入電極D2的X方向另一側(cè)設(shè)置的第二阻擋區(qū)域22。此外，在半導(dǎo)體裝置120中，基底區(qū)域30具有設(shè)在第一阻擋區(qū)域21之上并與第一阻擋區(qū)域21相接的第一基底區(qū)域31、和設(shè)在第二阻擋區(qū)域22之上并與第二阻擋區(qū)域22相接的第二基底區(qū)域32。第一基底區(qū)域31設(shè)在第一阻擋區(qū)域21的與漂移區(qū)域10相反的一側(cè)。第二基底區(qū)域32設(shè)在第二阻擋區(qū)域22的與漂移區(qū)域10相反的一側(cè)。
[0081 ] 在半導(dǎo)體裝置120中，在第一基底區(qū)域31之上設(shè)有源極區(qū)域40。S卩，源極區(qū)域40設(shè)在第一基底區(qū)域31的與第一阻擋區(qū)域21相反的一側(cè)。另一方面，在第二基底區(qū)域32之上沒有設(shè)置源極區(qū)域40。即，源極區(qū)域40不設(shè)置在第二基底區(qū)域32的與第二阻擋區(qū)域22相反的一側(cè)。
[0082]在第一基底區(qū)域31之上，多個(gè)源極區(qū)域40與多個(gè)接觸區(qū)域60在Y方向上交替設(shè)置。在多個(gè)源極區(qū)域40以及多個(gè)接觸區(qū)域60之上設(shè)有源極電極D3。源極電極D3與源極區(qū)域40及接觸區(qū)域60相接并電導(dǎo)通。
[0083]在第二基底區(qū)域32與源極電極D3之間設(shè)有絕緣膜82。即，第二基底區(qū)域32與源極電極D3為非電導(dǎo)通。
[0084]在半導(dǎo)體裝置120中，由第一阻擋區(qū)域21、第一基底區(qū)域31、源極區(qū)域40以及接觸區(qū)域60構(gòu)成第一結(jié)構(gòu)體ST1，由第二阻擋區(qū)域22、第二基底區(qū)域32構(gòu)成第二結(jié)構(gòu)體ST2。
[0085]半導(dǎo)體裝置120中，多個(gè)柵極電極Dl在X方向上以規(guī)定間隔配置，在多個(gè)柵極電極Dl之間配置第一結(jié)構(gòu)體STl或第二結(jié)構(gòu)體ST2。第一結(jié)構(gòu)體STl以相對(duì)X方向上排列的第二結(jié)構(gòu)體ST2的多個(gè)設(shè)置I個(gè)的比例加以配置。另外，也可以是，半導(dǎo)體裝置120具備多個(gè)第一結(jié)構(gòu)體STl和多個(gè)第二結(jié)構(gòu)體ST2，多個(gè)第一結(jié)構(gòu)體STl的各自與多個(gè)第二結(jié)構(gòu)體ST2的各自在X方向上交替配置。
[0086]這樣的半導(dǎo)體裝置120 例如是 IEGT (Injection Enhanced Gate Transistor:注入增強(qiáng)柵晶體管)。
[0087]接著，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置120的動(dòng)作。
[0088]在向圖8所示的集電極電極D4施加了高電位、并向源極電極D3施加了比集電極電極D4的電位低的低電位的狀態(tài)下，若向柵極電極Dl施加大于等于閾值的柵極電位，則在第一結(jié)構(gòu)體STl的第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近形成溝道。半導(dǎo)體裝置120中，僅在第一結(jié)構(gòu)體STl的第一基底區(qū)域31形成溝道，不在第二結(jié)構(gòu)體ST2的第二基底區(qū)域32形成溝道。
[0089]由此，電子從源極區(qū)域40經(jīng)溝道向第一基底區(qū)域31注入，成為導(dǎo)通狀態(tài)。此時(shí)，進(jìn)一步，空穴從集電極區(qū)域50向漂移區(qū)域10注入。
[0090]注入到漂移區(qū)域10中的空穴經(jīng)過第一基底區(qū)域31從接觸區(qū)域60流向源極電極D3。在半導(dǎo)體裝置120中，在導(dǎo)通狀態(tài)時(shí)，空穴從集電極區(qū)域50向漂移區(qū)域10注入，發(fā)生電導(dǎo)率調(diào)制，漂移區(qū)域10的電阻降低。
[0091]另一方面，若向柵極電極Dl施加低于閾值的柵極電位，則在第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近不形成溝道，成為截止?fàn)顟B(tài)。半導(dǎo)體裝置120中，截止?fàn)顟B(tài)的動(dòng)作與半導(dǎo)體裝置110相同。
[0092]在半導(dǎo)體裝置120中，第二結(jié)構(gòu)體ST2的第二基底區(qū)域32與源極電極D3非導(dǎo)通。因此，形成針對(duì)注入到漂移區(qū)域10中的空穴的勢(shì)壘。由此，空穴向第一基底區(qū)域31的流入受到抑制，從源極區(qū)域40向第一基底區(qū)域31的電子的注入促進(jìn)效果提高。由此，在溝道中積累的電子的量增加而實(shí)現(xiàn)低導(dǎo)通電阻化。
[0093]這樣的第三實(shí)施方式的半導(dǎo)體裝置120中，除了與第一實(shí)施方式的半導(dǎo)體裝置110相同的作用效果外，與半導(dǎo)體裝置110相比，可得到更高的電子的注入促進(jìn)效果，進(jìn)一步實(shí)現(xiàn)低導(dǎo)通電阻化。
[0094](第三實(shí)施方式的其他例)
[0095]接著，說(shuō)明第三實(shí)施方式的其他例的半導(dǎo)體裝置。
[0096]圖9是例示第三實(shí)施方式的其他例的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0097]圖9中，示出了將第三實(shí)施方式的其他例的半導(dǎo)體裝置121的一部分切斷后的示意性立體圖。
[0098]如圖9所示，第三實(shí)施方式的其他例的半導(dǎo)體裝置121中，在溝槽柵結(jié)構(gòu)TG的X方向相鄰的位置上設(shè)有偽柵極溝槽D - TG。偽柵極溝槽D — TG是在溝槽T之中具備埋入電極D21 (第二第2電極)的結(jié)構(gòu)。埋入電極D21的上端d21t與源極電極D3導(dǎo)通。埋入電極D21與源極電極D3歐姆連接。埋入電極D21的上端d21t的位置大致等于柵極電極Dl的上端dlt的位置。埋入電極D21的下端d21b的位置大致等于溝槽柵結(jié)構(gòu)TG內(nèi)的埋入電極D2的下端d2b的位置。
[0099]多個(gè)溝槽柵結(jié)構(gòu)TG的各自與多個(gè)偽柵極溝槽D — TG的各自可以在X方向上交替設(shè)置。此外，也可以在多個(gè)溝槽柵結(jié)構(gòu)TG的各自間設(shè)置多個(gè)偽柵極溝槽D - TG。
[0100]接著，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置121的動(dòng)作。
[0101]在向圖9所示的集電極電極D4施加了高電位、向源極電極D3施加了比集電極電極D4的電位低的低電位的狀態(tài)下，若向柵極電極Dl施加大于等于閾值的柵極電位,則第一結(jié)構(gòu)體STl的第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近形成溝道。半導(dǎo)體裝置121中，僅在第一結(jié)構(gòu)體STl的第一基底區(qū)域31形成溝道，在第二結(jié)構(gòu)體ST2的第二基底區(qū)域32不形成溝道。
[0102]由此，電子從源極區(qū)域40經(jīng)溝道向第一基底區(qū)域31注入，成為導(dǎo)通狀態(tài)。這時(shí)，進(jìn)一步，空穴從集電極區(qū)域50向漂移區(qū)域10注入。
[0103]注入到漂移區(qū)域10中的空穴經(jīng)過第一基底區(qū)域31從接觸區(qū)域60流向源極電極D3。在半導(dǎo)體裝置121中，在導(dǎo)通狀態(tài)時(shí)，空穴從集電極區(qū)域50向漂移區(qū)域10注入，產(chǎn)生電導(dǎo)率調(diào)制，漂移區(qū)域10的電阻降低。
[0104]另一方面，若向柵極電極Dl施加比閾值低的柵極電位，則第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近不形成溝道，成為截止?fàn)顟B(tài)。
[0105]在半導(dǎo)體裝置121中，埋入電極D21與源極電極D3導(dǎo)通。埋入電極D21在上端d21t與源極電極D3導(dǎo)通。因而，與使埋入到溝槽T內(nèi)的電極(埋入電極D21)在元件區(qū)域外與源極電極D3導(dǎo)通的情況相比，不需要布線的空間上的拉拔。
[0106](第四實(shí)施方式)
[0107]接著，說(shuō)明第四實(shí)施方式的半導(dǎo)體裝置。
[0108]圖10是例示第四實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0109]圖10中，示出了將第四實(shí)施方式的半導(dǎo)體裝置130的一部分切斷后的示意性立體圖。
[0110]如圖10所示，第四實(shí)施方式的半導(dǎo)體裝置130中，與第三實(shí)施方式的半導(dǎo)體裝置120的不同點(diǎn)在于，第二結(jié)構(gòu)體ST2與源極電極D3電導(dǎo)通。
[0111]在半導(dǎo)體裝置130中，在第二結(jié)構(gòu)體ST2的第二基底區(qū)域32之上設(shè)有ρ+型的第二接觸區(qū)域62。第二接觸區(qū)域62與第二基底區(qū)域32相接，在Y方向上延伸。源極電極D3與第二接觸區(qū)域62相接。由此，通過第二接觸區(qū)域62，第二基底區(qū)域32與源極電極D3電導(dǎo)通。
[0112]這樣的半導(dǎo)體裝置130例如是IEGT。
[0113]接著，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置130的動(dòng)作。
[0114]在向圖10所示的集電極電極D4施加了高電位、向源極電極D3施加了比集電極電極D4的電位低的低電位的狀態(tài)下，若向柵極電極Dl施加大于等于閾值的柵極電位,則成為導(dǎo)通狀態(tài)。半導(dǎo)體裝置130中導(dǎo)通狀態(tài)的動(dòng)作與半導(dǎo)體裝置120相同。
[0115]另一方面，若向柵極電極Dl施加比閾值低的柵極電位，則第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近不形成溝道，成為截止?fàn)顟B(tài)。在截止?fàn)顟B(tài)下，將在漂移區(qū)域10產(chǎn)生的空穴從接觸區(qū)域60及第二接觸區(qū)域62向源極電極D3效率良好地排出。S卩，半導(dǎo)體裝置130中，除了接觸區(qū)域60外，還從第二接觸區(qū)域62將空穴排出。因而，半導(dǎo)體裝置130中，與沒有設(shè)置第二接觸區(qū)域62的半導(dǎo)體裝置120相比，截止?fàn)顟B(tài)下的空穴的排出效率更聞。因而，耐破壞性進(jìn)一步提聞。
[0116]這樣的第四實(shí)施方式的半導(dǎo)體裝置130中，除了與半導(dǎo)體裝置110及120相同的作用效果外，與半導(dǎo)體裝置120相比更能夠?qū)崿F(xiàn)耐破壞性的提高。
[0117](第四實(shí)施方式的其他例)
[0118]接著，說(shuō)明第四實(shí)施方式的其他例的半導(dǎo)體裝置。
[0119]圖11是例示第四實(shí)施方式的其他例的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0120]圖11中，示出了將第四實(shí)施方式的其他例的半導(dǎo)體裝置131的一部分切斷后的示意性立體圖。
[0121]如圖11所示，第四實(shí)施方式的其他例的半導(dǎo)體裝置131中，溝槽柵結(jié)構(gòu)TG的X方向上相鄰的位置上設(shè)有偽柵極溝槽D — TG0偽柵極溝槽D — TG內(nèi)的結(jié)構(gòu)與半導(dǎo)體裝置121相同。[0122]接著，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置131的動(dòng)作。
[0123]在向圖11所示的集電極電極D4施加了高電位、向源極電極D3施加了比集電極電極D4的電位低的低電位的狀態(tài)下，若向柵極電極Dl施加大于等于閾值的柵極電位,則成為導(dǎo)通狀態(tài)。
[0124]另一方面，若向柵極電極Dl施加比閾值低的柵極電位，則第一基底區(qū)域31中的與柵極絕緣膜80之間的界面附近不形成溝道，成為截止?fàn)顟B(tài)。
[0125]在半導(dǎo)體裝置131中，埋入電極D21與源極電極D3導(dǎo)通。埋入電極D21在上端d21t與源極電極D3導(dǎo)通。因而，與使在溝槽T內(nèi)埋入的電極(埋入電極D21)在元件區(qū)域外與源極電極D3導(dǎo)通的情況相比，不需要布線的空間上的拉拔。
[0126](第五實(shí)施方式)
[0127]接著，說(shuō)明第五實(shí)施方式的半導(dǎo)體裝置。
[0128]圖12是例示第五實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意立體圖。
[0129]圖12中，示出了將第五實(shí)施方式的半導(dǎo)體裝置140的一部分切斷后的示意性立體圖。
[0130]如圖12所示，第五實(shí)施方式的半導(dǎo)體裝置140中，溝槽柵結(jié)構(gòu)TG的結(jié)構(gòu)與第四實(shí)施方式的半導(dǎo)體裝置130不同。即，半導(dǎo)體裝置140中，Z方向的長(zhǎng)度不同的兩種柵極電極Dl在X方向上交替配置。
[0131]在半導(dǎo)體裝置140中，阻擋區(qū)域20具有在埋入電極D2的X方向的一側(cè)設(shè)置的第一阻擋區(qū)域21、和在埋入電極D2的X方向的另一側(cè)設(shè)置的第二阻擋區(qū)域22。此外，在半導(dǎo)體裝置140中，基底區(qū)域30具有設(shè)在第一阻擋區(qū)域21之上并與第一阻擋區(qū)域21相接的第一基底區(qū)域31、和設(shè)在第二阻擋區(qū)域22之上并與第二阻擋區(qū)域22相接的第二基底區(qū)域32。
[0132]在半導(dǎo)體裝置140中，在第一基底區(qū)域31之上設(shè)有源極區(qū)域40。半導(dǎo)體裝置140中源極區(qū)域40在Y方向上延伸，但也可以如圖10所示的半導(dǎo)體裝置130那樣，在第一基底區(qū)域31之上將多個(gè)源極區(qū)域40與多個(gè)接觸區(qū)域60在Y方向上交替設(shè)置。另一方面，在第二基底區(qū)域32之上沒有設(shè)置源極區(qū)域40。在第二基底區(qū)域32之上設(shè)有第二接觸區(qū)域62。
[0133]在源極區(qū)域40及第二接觸區(qū)域62之上設(shè)有源極電極D3。源極電極D3與源極區(qū)域40及第二接觸區(qū)域62相接并電導(dǎo)通。
[0134]這樣的半導(dǎo)體裝置140例如是IEGT。
[0135]在半導(dǎo)體裝置140中，由第一阻擋區(qū)域21、第一基底區(qū)域31以及源極區(qū)域40構(gòu)成第一結(jié)構(gòu)體ST1，由第二阻擋區(qū)域22、第二基底區(qū)域32以及第二接觸區(qū)域62構(gòu)成第二結(jié)構(gòu)體 ST2。
[0136]柵極電極Dl具有在第一基底區(qū)域31與第二基底區(qū)域32之間設(shè)置的第一柵極電極D11、和在第二基底區(qū)域32的與第一柵極電極Dll相反的一側(cè)設(shè)置的第二柵極電極D12。第一柵極電極Dll的上端dllt位于第一基底區(qū)域31的上端31t及第二基底區(qū)域32的上端32t之上。第二柵極電極D12的上端dl2t位于第一基底區(qū)域31的上端31t及第二基底區(qū)域32的上端32t之下。上端dllt是第一柵極電極Dll的與埋入電極D2相反的一側(cè)的端部。上端31t是第一基底區(qū)域31的與第一阻擋區(qū)域21相反的一側(cè)的端部。上端32t是第二基底區(qū)域32的與第二阻擋區(qū)域22相反的一側(cè)的端部。
[0137]第一柵極電極Dll的下端dllb是與第二柵極電極D12的下端dl2b相同的位置。因而，第二柵極電極D12的Z方向的長(zhǎng)度短于第一柵極電極Dll的Z方向的長(zhǎng)度。由此，源極電極D3之中配置在第二柵極電極D12之上的部分D3p與第二基底區(qū)域32的側(cè)面的一部分相接。部分D3p與第二基底區(qū)域32肖特基連接。
[0138]半導(dǎo)體裝置140中，具有第一柵極電極Dll的第一溝槽柵結(jié)構(gòu)TG1、和具有第二柵極電極D12的第二溝槽柵結(jié)構(gòu)TG2在X方向上交替配置。此外，在第一溝槽柵結(jié)構(gòu)TGl與第二溝槽柵結(jié)構(gòu)TG2之間，配置第一結(jié)構(gòu)體STl或第二結(jié)構(gòu)體ST2。
[0139]圖12所示的半導(dǎo)體裝置140中，第一結(jié)構(gòu)體ST1、第一溝槽柵結(jié)構(gòu)TG1、第二結(jié)構(gòu)體ST2以及第二溝槽柵結(jié)構(gòu)TG2在X方向上按該順序反復(fù)配置。另外，第一結(jié)構(gòu)體ST1、第一溝槽柵結(jié)構(gòu)TGl、第二結(jié)構(gòu)體ST2以及第二溝槽柵結(jié)構(gòu)TG2也可以在X方向上按第一結(jié)構(gòu)體STl、第一溝槽柵結(jié)構(gòu)TGl、第二結(jié)構(gòu)體ST2、第二溝槽柵結(jié)構(gòu)TG2、第二結(jié)構(gòu)體ST2、第一溝槽柵結(jié)構(gòu)TGl、第一結(jié)構(gòu)體STl的順序反復(fù)配置。 [0140]這樣的半導(dǎo)體裝置140中，由于第二結(jié)構(gòu)體ST2的第二基底區(qū)域32與源極電極D3相接，所以成為從第二基底區(qū)域32向源極電極D3排出空穴的結(jié)構(gòu)。
[0141]這里，從漂移區(qū)域10經(jīng)第二阻擋區(qū)域22而注入到第二基底區(qū)域32中的空穴，從第二柵極電極D12的與源極電極D3相接的部分向源極電極D3排出。因而，使源極電極D3與第二基底區(qū)域32相接的部分的Z方向的長(zhǎng)度L1較長(zhǎng)會(huì)使空穴的排出更順暢。例如，優(yōu)選的是 L1 ^ 0.05 μ m。
[0142]由此，空穴不積累在第二基底區(qū)域32中，實(shí)現(xiàn)閾值變動(dòng)的抑制。此外，從漂移區(qū)域10經(jīng)第二基底區(qū)域32向源極電極D3排出的空穴的排出阻力減小，所以在漂移區(qū)域10產(chǎn)生的空穴順暢地排出。因而，耐破壞性提高。
[0143]另外，若向第二柵極電極D12施加正的柵極電壓，則第二基底區(qū)域32中的與柵極絕緣膜80之間的界面附近形成吸引了電子的反轉(zhuǎn)層。若該反轉(zhuǎn)層擴(kuò)展，則從源極電極D3到漂移區(qū)域10形成電流通路，存在流過過剩電流的可能性。因此，使第二柵極電極D12與源極電極D3在Z方向的間隔L2以某種程度較寬即可。例如，優(yōu)選的是L2 ^ 0.05ymo
[0144]這樣的第五實(shí)施方式的半導(dǎo)體裝置140中，除了與半導(dǎo)體裝置110、120及130相同的作用效果外，與半導(dǎo)體裝置130相比，更能夠?qū)崿F(xiàn)耐破壞性的提高。
[0145]如以上說(shuō)明的那樣，根據(jù)實(shí)施方式的半導(dǎo)體裝置，能夠?qū)崿F(xiàn)低導(dǎo)通電阻化以及高耐壓化。
[0146]另外，上述對(duì)本實(shí)施方式及其變形例進(jìn)行了說(shuō)明，但本發(fā)明不限于這些示例。例如，本領(lǐng)域技術(shù)人員對(duì)上述的各實(shí)施方式或其變形例適當(dāng)?shù)剡M(jìn)行構(gòu)成要素的追加、削除、設(shè)計(jì)變更而得到的發(fā)明、以及將各實(shí)施方式的特征適當(dāng)組合而得到的發(fā)明，只要具有本發(fā)明的主旨，就包含在本發(fā)明的范圍內(nèi)。
[0147]例如，上述的各實(shí)施方式以及各變形例中，以第一導(dǎo)電型為η型、第二導(dǎo)電型為ρ型進(jìn)行了說(shuō)明，但本發(fā)明也可以使第一導(dǎo)電型為P型、第二導(dǎo)電型為η型來(lái)實(shí)施。
【權(quán)利要求】
1.一種半導(dǎo)體裝置， 具備: 第I導(dǎo)電型的第I半導(dǎo)體區(qū)域； 第I導(dǎo)電型的第2半導(dǎo)體區(qū)域，與上述第I半導(dǎo)體區(qū)域相接而設(shè)，具有比上述第I半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度； 第2導(dǎo)電型的第3半導(dǎo)體區(qū)域，設(shè)在上述第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一側(cè)，與上述第2半導(dǎo)體區(qū)域相接； 第I導(dǎo)電型的第4半導(dǎo)體區(qū)域，與上述第3半導(dǎo)體區(qū)域的至少一部分相接，具有比上述第2半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度； 第2導(dǎo)電型的第5半導(dǎo)體區(qū)域，設(shè)在上述第I半導(dǎo)體區(qū)域的與上述第2半導(dǎo)體區(qū)域相反的一側(cè)； 第I電極，將上述第I半導(dǎo)體區(qū)域與上述第2半導(dǎo)體區(qū)域的層疊方向設(shè)為第I方向，將與上述第I方向正交的方向設(shè)為第2方向,將與上述第I方向及上述第2方向正交的方向設(shè)為第3方向，該第I電極與上述第I半導(dǎo)體區(qū)域在上述第I方向上排列，該第I電極與上述第3半導(dǎo)體區(qū)域在上述第2方向上排列，并且該第I電極的上述第I半導(dǎo)體區(qū)域側(cè)的端部相比于上述第2半導(dǎo)體區(qū)域與上述第3半導(dǎo)體區(qū)域之間的邊界更加位于上述第I半導(dǎo)體區(qū)域側(cè)； 第2電極，設(shè)在上述第I電極與上述第I半導(dǎo)體區(qū)域之間，與上述第4半導(dǎo)體區(qū)域?qū)?；以? 第3電極，與上述第4半導(dǎo)體區(qū)域相接。
2.如權(quán)利要求1記載的半導(dǎo)體裝置， 該半導(dǎo)體裝置還具備第2導(dǎo)電型的第6半導(dǎo)體區(qū)域，該第6半導(dǎo)體區(qū)域設(shè)在上述第3半導(dǎo)體區(qū)域的與上述第2半導(dǎo)體區(qū)域相反的一側(cè)并與上述第3半導(dǎo)體區(qū)域相接，具有比上述3半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度，該第6半導(dǎo)體區(qū)域與上述第4半導(dǎo)體區(qū)域在上述第3方向上排列。
3.如權(quán)利要求2記載的半導(dǎo)體裝置， 該半導(dǎo)體裝置具備: 多個(gè)上述第4半導(dǎo)體區(qū)域；以及 多個(gè)上述第6半導(dǎo)體區(qū)域； 上述多個(gè)第4半導(dǎo)體區(qū)域中的各個(gè)第4半導(dǎo)體區(qū)域與上述多個(gè)第6半導(dǎo)體區(qū)域中的各個(gè)第6半導(dǎo)體區(qū)域在上述第3方向上交替排列。
4.如權(quán)利要求1記載的半導(dǎo)體裝置， 上述第2半導(dǎo)體區(qū)域具有在上述第2電極的上述第2方向的一側(cè)設(shè)置的第一第2半導(dǎo)體區(qū)域、和在上述第2電極的上述第2方向的另一側(cè)設(shè)置的第二第2半導(dǎo)體區(qū)域； 上述第3半導(dǎo)體區(qū)域具有:在上述第一第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一側(cè)設(shè)置并與上述第一第2半導(dǎo)體區(qū)域相接的第一第3半導(dǎo)體區(qū)域、和在上述第二第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一側(cè)設(shè)置并與上述第二第2半導(dǎo)體區(qū)域相接的第二第3半導(dǎo)體區(qū)域； 在上述第一第3半導(dǎo)體區(qū)域的與上述第一第2半導(dǎo)體區(qū)域相反的一側(cè)設(shè)置有上述第4半導(dǎo)體區(qū)域； 在上述第二第3半導(dǎo)體區(qū)域的與上述第二第2半導(dǎo)體區(qū)域相反的一側(cè)沒有設(shè)置上述第4半導(dǎo)體區(qū)域。
5.如權(quán)利要求4記載的半導(dǎo)體裝置， 上述第二第3半導(dǎo)體區(qū)域與上述第3電極非導(dǎo)通。
6.如權(quán)利要求4記載的半導(dǎo)體裝置， 上述第二第3半導(dǎo)體區(qū)域與上述第3電極導(dǎo)通。
7.如權(quán)利要求1記載的半導(dǎo)體裝置， 上述第2半導(dǎo)體區(qū)域具有在上述第2電極的上述第2方向的一側(cè)設(shè)置的第一第2半導(dǎo)體區(qū)域、和在上述第2電極的上述第2方向的另一側(cè)設(shè)置的第二第2半導(dǎo)體區(qū)域； 上述第3半導(dǎo)體區(qū)域具有:在上述第一第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一側(cè)設(shè)置并與上述第一第2半導(dǎo)體區(qū)域相接的第一第3半導(dǎo)體區(qū)域、和在上述第二第2半導(dǎo)體區(qū)域的與上述第I半導(dǎo)體區(qū)域相反的一側(cè)設(shè)置并與上述第二第2半導(dǎo)體區(qū)域相接的第二第3半導(dǎo)體區(qū)域； 上述第I電極具有:在上述第一第3半導(dǎo)體區(qū)域與上述第二第3半導(dǎo)體區(qū)域之間設(shè)置的第一第I電極、和在上述第二第3半導(dǎo)體區(qū)域的與上述第一第I電極相反的一側(cè)設(shè)置的第二第I電極； 上述第一第I電極的與上`述第2電極相反的一側(cè)的端部位于上述第一第3半導(dǎo)體區(qū)域的與上述第一第2半導(dǎo)體區(qū)域相反的一側(cè)的端部以及上述第二第3半導(dǎo)體區(qū)域的與上述第二第2半導(dǎo)體區(qū)域相反的一側(cè)的端部之上； 上述第二第I電極的上端位于上述第一第3半導(dǎo)體區(qū)域的上端以及上述第二第3半導(dǎo)體區(qū)域的上端之下； 在上述第一第3半導(dǎo)體區(qū)域之上設(shè)置有上述第4半導(dǎo)體區(qū)域； 在上述第二第3半導(dǎo)體區(qū)域之上沒有設(shè)置上述第4半導(dǎo)體區(qū)域。
8.如權(quán)利要求7記載的半導(dǎo)體裝置， 該半導(dǎo)體區(qū)域還具備第6半導(dǎo)體區(qū)域，該第6半導(dǎo)體區(qū)域設(shè)在上述第二第3半導(dǎo)體區(qū)域之上，與上述第二第3半導(dǎo)體區(qū)域相接，具有比上述第3半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度，并與上述第3電極相接。
9.如權(quán)利要求1記載的半導(dǎo)體裝置， 上述第2半導(dǎo)體區(qū)域、上述第3半導(dǎo)體區(qū)域、上述第I電極以及上述第2電極分別在上述第3方向上延伸。
10.如權(quán)利要求1記載的半導(dǎo)體裝置， 該半導(dǎo)體裝置還具備在上述第I電極與上述第3半導(dǎo)體區(qū)域之間設(shè)置的絕緣膜。
11.如權(quán)利要求1記載的半導(dǎo)體裝置， 上述第2半導(dǎo)體區(qū)域的雜質(zhì)濃度小于IX IO17CnT 3。
12.如權(quán)利要求1記載的半導(dǎo)體裝置， 上述第3電極與上述第3半導(dǎo)體區(qū)域肖特基連接。
13.如權(quán)利要求1記載的半導(dǎo)體裝置， 該半導(dǎo)體裝置還具備第2導(dǎo)電型的第6半導(dǎo)體區(qū)域，該第6半導(dǎo)體區(qū)域設(shè)在上述第3半導(dǎo)體區(qū)域的與上述第2半導(dǎo)體區(qū)域相反的一側(cè)并與上述第3半導(dǎo)體區(qū)域相接，具有比上述3半導(dǎo)體區(qū)域的雜質(zhì)濃度高的雜質(zhì)濃度，并且與上述第4半導(dǎo)體區(qū)域在上述第3方向上排列； 上述第3電極經(jīng)由上述6半導(dǎo)體區(qū)域而與上述第3半導(dǎo)體區(qū)域歐姆連接。
14.如權(quán)利要求7記載的半導(dǎo)體裝置， 上述第二第3半導(dǎo)體區(qū)域在上述第I方向上與上述第3電極分開大于等于0.05微米。
15.如權(quán)利要求7記載的半導(dǎo)體裝置， 上述第二第3半導(dǎo)體區(qū)域在上述第I方向上與上述第二第I電極分開大于等于0.05微 米。
【文檔編號(hào)】H01L29/41GK103681798SQ201310369496
【公開日】2014年3月26日 申請(qǐng)日期:2013年8月22日 優(yōu)先權(quán)日:2012年9月19日
【發(fā)明者】北川光彥 申請(qǐng)人:株式會(huì)社東芝