晶片對(duì)準(zhǔn)方法和裝置制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種晶片對(duì)準(zhǔn)的方法和裝置。該晶片對(duì)準(zhǔn)方法包括：在待對(duì)準(zhǔn)晶片上形成對(duì)準(zhǔn)標(biāo)記；將對(duì)準(zhǔn)標(biāo)記耦合到位于待對(duì)準(zhǔn)位置的激勵(lì)源，該耦合引起該對(duì)準(zhǔn)標(biāo)記內(nèi)部的電磁場(chǎng)發(fā)生變化；測(cè)量表示該對(duì)準(zhǔn)標(biāo)記內(nèi)部的電磁場(chǎng)強(qiáng)度的一個(gè)或多個(gè)參數(shù)；以及將檢測(cè)到一個(gè)或多個(gè)參數(shù)的最大值的晶片位置作為對(duì)準(zhǔn)位置。本發(fā)明還公開(kāi)了用于操作該晶片對(duì)準(zhǔn)方法的裝置。本發(fā)明的晶片對(duì)準(zhǔn)方法和裝置通過(guò)使用針對(duì)對(duì)準(zhǔn)標(biāo)記的電磁檢測(cè)輔助手段，來(lái)實(shí)現(xiàn)晶片的對(duì)準(zhǔn)。本發(fā)明的晶片對(duì)準(zhǔn)方法特別適用于基于TSV的3D封裝。
【專(zhuān)利說(shuō)明】晶片對(duì)準(zhǔn)方法和裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片封裝技術(shù)，特別是涉及一種用于3D (三維)封裝中的晶片對(duì)準(zhǔn)方法。

【背景技術(shù)】
[0002]在半導(dǎo)體封裝【技術(shù)領(lǐng)域】，為了增加電子器件功能密度和減少總封裝成本，提出了3D封裝技術(shù)。3D封裝的主要特征是將兩個(gè)或更多芯片(1C，集成電路)垂直堆疊在一起以便占用更少空間。利用3D封裝，可以使單個(gè)封裝體實(shí)現(xiàn)更多的功能，并使外圍設(shè)備PCB的面積進(jìn)一步縮小。此外，封裝的芯片之間的導(dǎo)線(xiàn)長(zhǎng)度顯著縮短，信號(hào)傳輸速度得以提高，減少了信號(hào)時(shí)延與線(xiàn)路干擾，進(jìn)一步提高了電氣性能。
[0003]一種典型的3D封裝技術(shù)中使用包含TSV (Through-Silicon-Via,娃通孔)的襯底。TSV技術(shù)是通過(guò)在芯片和芯片之間、晶片和晶片之間制作垂直導(dǎo)通，代替邊緣引線(xiàn)實(shí)現(xiàn)芯片之間互連的技術(shù)。通常，在晶片電路圖形稀疏的區(qū)域刻蝕高縱橫比的TSV，并將上下層的TSV焊接在一起，從而提供兩晶片間垂直的電接觸。傳統(tǒng)的電連接中可能需要幾厘米的電路徑長(zhǎng)度，采用此方法僅用幾微米即可實(shí)現(xiàn)，并且增強(qiáng)了這種回路的性能。
[0004]要實(shí)現(xiàn)上述使用TSV的3D封裝，一個(gè)關(guān)鍵工藝是保持兩個(gè)待鍵合晶片之間的對(duì)準(zhǔn)。由于3D封裝中的TSV和IC上其他焊點(diǎn)的體積小、密度高，一旦出現(xiàn)對(duì)準(zhǔn)失誤可能會(huì)導(dǎo)致電路連接失敗，對(duì)器件的電性能產(chǎn)生嚴(yán)重不良的影響。另外，對(duì)準(zhǔn)的精度越高，TSV互連所占用的晶片面積越小，節(jié)省下來(lái)的空間可以用于進(jìn)一步提高電路圖形面積。
[0005]目前廣泛使用的晶片對(duì)準(zhǔn)方法是光學(xué)對(duì)準(zhǔn)。通過(guò)光學(xué)的手段檢測(cè)各晶片上的對(duì)準(zhǔn)標(biāo)記是否匹配，來(lái)實(shí)現(xiàn)晶片之間的對(duì)準(zhǔn)。但是實(shí)現(xiàn)這類(lèi)技術(shù)存在各種特定工藝限制(例如針對(duì)對(duì)準(zhǔn)標(biāo)記的材料、硅襯底的摻雜濃度)，或者需要特定的光學(xué)檢測(cè)設(shè)備如紅外燈、顯微鏡坐寸ο
[0006]中國(guó)專(zhuān)利CN1983591提出了一種晶片間對(duì)準(zhǔn)的方法和結(jié)構(gòu)。其中分別在待對(duì)準(zhǔn)晶片中設(shè)置電容耦合結(jié)構(gòu)，通過(guò)測(cè)量對(duì)應(yīng)電容耦合結(jié)構(gòu)組成的電容器的電容量，來(lái)保持晶片間的對(duì)準(zhǔn)。這種方法在對(duì)準(zhǔn)操作期間有很多具體的約束，例如兩晶片必須直接物理接觸且兩電容耦合結(jié)構(gòu)之間電絕緣，用于對(duì)準(zhǔn)的電容耦合結(jié)構(gòu)必須為可構(gòu)成電容器的特定形狀，并且必須沿著特定方向來(lái)移動(dòng)晶片以獲得對(duì)準(zhǔn)，因?yàn)椴⒎撬械木苿?dòng)方向都是容易檢測(cè)。這些限制都使得該專(zhuān)利對(duì)準(zhǔn)方法和結(jié)構(gòu)不能很方便地使用和獲得推廣。
[0007]如果能提供一種能夠克服上述現(xiàn)有技術(shù)缺陷的新穎晶片對(duì)準(zhǔn)方法，無(wú)疑是理想的。


【發(fā)明內(nèi)容】

[0008]本發(fā)明的第一方面，提出了一種用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的方法，包括以下步驟:
[0009]a在所述晶片上形成對(duì)準(zhǔn)標(biāo)記；
[0010]b將所述對(duì)準(zhǔn)標(biāo)記耦合到位于待對(duì)準(zhǔn)位置的激勵(lì)源，所述耦合引起電磁場(chǎng)發(fā)生變化；
[0011]c測(cè)量表示所述耦合的強(qiáng)度的一個(gè)或多個(gè)參數(shù)；
[0012]d將檢測(cè)到所述一個(gè)或多個(gè)參數(shù)的最大值的晶片位置作為對(duì)準(zhǔn)位置；以及
[0013]e將所述晶片移動(dòng)到所述對(duì)準(zhǔn)位置。
[0014]本發(fā)明的第二方面，提出了一種用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的裝置，包括:
[0015]工作臺(tái)，包括:
[0016]托架，用于承載待對(duì)準(zhǔn)的晶片，所述晶片上形成有對(duì)準(zhǔn)標(biāo)記；以及
[0017]驅(qū)動(dòng)器，用于驅(qū)動(dòng)所述晶片移動(dòng)；
[0018]激勵(lì)源，其位于待對(duì)準(zhǔn)位置并且與所述對(duì)準(zhǔn)標(biāo)記相耦合，所述耦合引起電磁場(chǎng)發(fā)生變化；
[0019]測(cè)量?jī)x，用于測(cè)量表示所述耦合的強(qiáng)度的一個(gè)或多個(gè)參數(shù)；以及
[0020]處理器，用于將所述測(cè)量?jī)x檢測(cè)到的所述一個(gè)或多個(gè)參數(shù)的最大值的晶片位置確定為對(duì)準(zhǔn)位置，并控制所述工作臺(tái)的驅(qū)動(dòng)器將所述晶片移動(dòng)到該對(duì)準(zhǔn)位置。
[0021]根據(jù)本發(fā)明的晶片對(duì)準(zhǔn)方法和裝置，利用電磁檢測(cè)輔助手段來(lái)實(shí)現(xiàn)晶片之間的對(duì)準(zhǔn)。相對(duì)于現(xiàn)有技術(shù)中的光對(duì)準(zhǔn)和電容檢測(cè)對(duì)準(zhǔn)，本發(fā)明的電磁檢測(cè)輔助對(duì)準(zhǔn)操作簡(jiǎn)便，其中對(duì)對(duì)準(zhǔn)標(biāo)記的形狀、位置、材料等要求低，并且不需要昂貴的檢測(cè)設(shè)備，具有較高的成本效益。
[0022]本發(fā)明的晶片對(duì)準(zhǔn)方法和裝置特別適合于使用TSV的晶片級(jí)3D封裝，可以用于各種面對(duì)面、背對(duì)背或者面對(duì)背的晶片間對(duì)準(zhǔn)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0023]通過(guò)結(jié)合附圖來(lái)參考下文中對(duì)具體實(shí)施例的描述，可獲得對(duì)本發(fā)明的原理、特征和優(yōu)點(diǎn)的更好理解。附圖中相同或相應(yīng)的標(biāo)號(hào)表示相應(yīng)或相同的部分:
[0024]圖1是典型的半導(dǎo)體3D封裝的示意性截面圖；
[0025]圖2是使用TSV的晶片級(jí)3D封裝的示意性透視圖；
[0026]圖3是根據(jù)本發(fā)明的使用TSV的晶片對(duì)準(zhǔn)的示意性截面圖；
[0027]圖4是根據(jù)本發(fā)明的在晶片上設(shè)置對(duì)準(zhǔn)標(biāo)記的示意性平面圖；
[0028]圖5是根據(jù)本發(fā)明的用于實(shí)現(xiàn)電磁測(cè)量輔助晶片對(duì)準(zhǔn)的系統(tǒng)的結(jié)構(gòu)示意圖；
[0029]圖6示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的兩個(gè)晶片相對(duì)于工作臺(tái)分別對(duì)準(zhǔn)的示意圖；
[0030]圖7是根據(jù)本發(fā)明的測(cè)量表示耦合強(qiáng)度的一個(gè)或多個(gè)參數(shù)的值的曲線(xiàn)圖；以及
[0031]圖8是根據(jù)本發(fā)明的用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的方法的示意性流程圖。

【具體實(shí)施方式】
[0032]如前所述，在使用TSV的晶片級(jí)3D封裝中，晶片之間的對(duì)準(zhǔn)是影響整個(gè)封裝工藝過(guò)程的關(guān)鍵因素之一。本發(fā)明的一個(gè)基本思想是，利用針對(duì)晶片上預(yù)先設(shè)置的對(duì)準(zhǔn)標(biāo)記的電磁檢測(cè)來(lái)輔助實(shí)現(xiàn)晶片之間的機(jī)械對(duì)準(zhǔn)。由于電磁檢測(cè)操作方便、結(jié)果精確、對(duì)檢測(cè)對(duì)象以及檢測(cè)工具要求簡(jiǎn)單，因此電磁檢測(cè)輔助對(duì)準(zhǔn)方法具有良好的技術(shù)前景，可以成為光學(xué)對(duì)準(zhǔn)方法的有效替代，甚至有望取代光學(xué)對(duì)準(zhǔn)方法成為新一代通用對(duì)準(zhǔn)技術(shù)。
[0033]圖1所示為一個(gè)典型的3D封裝結(jié)構(gòu)，其采用了最常見(jiàn)的裸芯片疊層3D封裝技術(shù)。在該技術(shù)中，先將生長(zhǎng)凸點(diǎn)的合格芯片倒扣并焊接在薄膜襯底上，這種薄膜襯底的材質(zhì)例如為陶瓷或環(huán)氧玻璃，其上有導(dǎo)體布線(xiàn)，內(nèi)部也有互連焊點(diǎn)，兩側(cè)還有外部互連焊點(diǎn)，然后再將多個(gè)薄膜襯底進(jìn)行疊裝互連。
[0034]如圖所示，示意性地示出了三個(gè)疊層，每個(gè)疊層包括芯片10、填料20、焊點(diǎn)30、以及襯底40。在進(jìn)行3D封裝時(shí)，首先將生長(zhǎng)凸點(diǎn)的合格芯片10倒扣并焊接在薄膜襯底40上。薄膜襯底40的材料例如是S1、Ge、絕緣體上硅SO1、絕緣體上鍺G01、AL203、陶瓷或環(huán)氧玻璃等。然后再進(jìn)行下填料，例如可以在芯片與襯底之間0.05mm的縫隙內(nèi)填入填料20如環(huán)氧樹(shù)脂膠。最后，將生長(zhǎng)有凸點(diǎn)的襯底疊裝在一起，該襯底上的凸點(diǎn)是焊點(diǎn)30，其成分可以為Pb/Sn或Sn/Ag。圖1所示僅僅是示例性的，實(shí)際上，進(jìn)行疊層3D封裝的晶片的數(shù)目可以是更少或更多個(gè)，其具體的疊層結(jié)構(gòu)也可以有不同的形式。
[0035]圖2示出了使用TSV的晶片級(jí)3D封裝的示意性透視圖。圖中示出了兩個(gè)需要疊裝在一起的晶片10a與100b，其中晶片10a與10b均使用了 TSV作為用于進(jìn)行電互連的結(jié)構(gòu)。如圖所不，在晶片10a和10b內(nèi)部、電路圖形稀疏的區(qū)域(例如晶片邊緣)制作聞縱橫比的TSV (參見(jiàn)圖中多個(gè)小圓柱體)。該TSV從頂?shù)降椎卮┩妇?，中間填充諸如金屬之類(lèi)的導(dǎo)電材料。該TSV的制作可以在芯片制造工藝的不同階段完成。既可以在形成集成電路之前形成該TSV，此種TSV形成方法稱(chēng)為“Via First”(先通孔);也可以在形成集成電路之后形成該TSV，此種TSV形成方法稱(chēng)為“Via Last”(后通孔)。一般而言，TSV技術(shù)包含以下的基本工藝步驟=TSV形成、TSV隔離、晶種層和阻擋層沉積、用導(dǎo)電材料進(jìn)行TSV填充以及再分布與修整。當(dāng)對(duì)包含TSV的晶片進(jìn)行3D疊裝時(shí)，通過(guò)例如焊接工藝將兩晶片的TSV鍵合在一起，從而實(shí)現(xiàn)兩晶片的電互連。上下層晶片的相應(yīng)TSV之間需要精確對(duì)準(zhǔn)，以提供上下層晶片上電路之間的正確連接。相反，對(duì)準(zhǔn)失誤將可能導(dǎo)致后續(xù)的鍵合工藝不能完成，從而整個(gè)3D封裝失敗或者封裝后器件的電性能?chē)?yán)重降級(jí)。
[0036]在本發(fā)明的另一個(gè)實(shí)施例(參考圖3)中，可能僅上面的晶片10a具有TSV,其下部末端突出于該晶片10a的下表面。而下面的晶片10b并不使用TSV，僅包含相應(yīng)的布線(xiàn)和焊點(diǎn)，由下面晶片的上表面上突出的焊點(diǎn)來(lái)與上面晶片的TSV連接以實(shí)現(xiàn)上下層晶片之間的電互連。
[0037]為了清楚起見(jiàn)，圖2中僅示出了兩個(gè)封裝的晶片，疊裝在一起的晶片個(gè)數(shù)當(dāng)然可以是二個(gè)或更多。
[0038]圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的使用TSV的晶片對(duì)準(zhǔn)的示意性透視圖。上面的晶片10a中包含多個(gè)用于電互連的TSV102a，下面的晶片10b在上表面上包含突出的焊點(diǎn)103b。如上所述，在進(jìn)行封裝鍵合時(shí)，將上面晶片10a的TSV102a與下面晶片10b的焊點(diǎn)103b鍵合在一起以提供上下層晶片之間的電互連。
[0039]在晶片10a的下表面和晶片10b的上表面，分別設(shè)置了對(duì)準(zhǔn)標(biāo)記1la和101b。本發(fā)明中晶片之間的對(duì)準(zhǔn)，即是通過(guò)晶片上的對(duì)準(zhǔn)標(biāo)記1la和1lb之間的對(duì)準(zhǔn)來(lái)實(shí)現(xiàn)的。圖中僅示意性地示出了晶片上的一個(gè)對(duì)準(zhǔn)標(biāo)記，實(shí)際上，對(duì)準(zhǔn)標(biāo)記可以是多個(gè)，并且多個(gè)對(duì)準(zhǔn)標(biāo)記之間可以相互連接。此外，圖3中示出了上下晶片具有形狀相同的對(duì)準(zhǔn)標(biāo)記，實(shí)際上，要對(duì)準(zhǔn)的各晶片上的對(duì)準(zhǔn)標(biāo)記不需要具有完全對(duì)應(yīng)的圖案和分布。
[0040]應(yīng)當(dāng)理解，由于使用了貫穿晶片厚度的TSV，本發(fā)明的對(duì)準(zhǔn)標(biāo)記可以設(shè)置在晶片的背面，也可以設(shè)置在晶片的正面。因此，本發(fā)明的對(duì)準(zhǔn)方法可以適用于晶片的面對(duì)面、背對(duì)背或者面對(duì)背對(duì)準(zhǔn)。在下文中將結(jié)合圖4對(duì)對(duì)準(zhǔn)標(biāo)記的設(shè)置進(jìn)行更詳細(xì)的說(shuō)明。
[0041]圖4示出了根據(jù)本發(fā)明的在晶片上設(shè)置對(duì)準(zhǔn)標(biāo)記的示意性平面圖。圖中分別示出了四個(gè)晶片100a、100b、10c和100d，每個(gè)晶片上分別形成有對(duì)準(zhǔn)標(biāo)記101a、101b、1lc和101d。如圖所示，對(duì)準(zhǔn)標(biāo)記1la-1Old可以是任何形狀，諸如圓形、方形、十字形、不規(guī)則形狀等。如晶片10c所示，單獨(dú)的對(duì)準(zhǔn)標(biāo)記1lc之間還可以相互連通。這些對(duì)準(zhǔn)標(biāo)記1la-1Old可以位于襯底上不用于電路圖形的任何位置，優(yōu)選地，其位于靠近襯底邊緣的區(qū)域中，以賦予更大的電路空間設(shè)計(jì)自由度。對(duì)準(zhǔn)標(biāo)記可以如在晶片100a、100b和10c的例子中的對(duì)準(zhǔn)標(biāo)記101a、101b和1lc—樣，呈對(duì)稱(chēng)圖形分布；也可以如在晶片10d的例子中一樣，呈非對(duì)稱(chēng)圖形分布。對(duì)準(zhǔn)標(biāo)記1la-1Old的數(shù)目可以是任意的數(shù)目。應(yīng)當(dāng)理解，在可用于放置對(duì)準(zhǔn)標(biāo)記的空間固定的情況下，對(duì)準(zhǔn)標(biāo)記的數(shù)目與其大小成反比。如果對(duì)準(zhǔn)標(biāo)記小而且多，則對(duì)晶片之間的相對(duì)移動(dòng)更加敏感，即采集到的測(cè)量結(jié)果更加精確，從而對(duì)準(zhǔn)精度也更高。但是對(duì)準(zhǔn)標(biāo)記的大小的選擇還可能受到周?chē)季€(xiàn)(特別是銅布線(xiàn))的電磁干擾的限制，因此需要在提高精度和避免干擾的兩方面影響因素之間取得折中。
[0042]通常，對(duì)準(zhǔn)標(biāo)記1la-1Old可以呈現(xiàn)為圖形化的電磁薄膜的形式。該圖形化的電磁薄膜可以是任意種類(lèi)的導(dǎo)電材料或磁材料薄膜。在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，對(duì)準(zhǔn)標(biāo)記1la-1Old的材料是磁材料,例如可以采用Fe、N1、Co或其合金等。在本發(fā)明的另一個(gè)優(yōu)選實(shí)施例中，對(duì)準(zhǔn)標(biāo)記1la-1Old的材料是任意種類(lèi)的導(dǎo)電材料，例如Cu、Al、Au、T1、Ta、TiN、TaN導(dǎo)電薄膜。該磁/導(dǎo)電薄膜可以通過(guò)現(xiàn)有技術(shù)已知的各種工藝形成，如物理氣相沉積PVD、化學(xué)氣相沉積CVD或原子層沉積ALD等。在本發(fā)明的一個(gè)特別優(yōu)選的實(shí)施例中，對(duì)準(zhǔn)標(biāo)記例如可以是摻雜的S1、Ge、SO1、GOI的圖形化區(qū)域，其可以通過(guò)任意種類(lèi)的離子(諸如B、As、P或In)注入來(lái)形成,或者其還可以是通過(guò)原位摻雜(in situ doping)或注入來(lái)?yè)诫s的多晶硅。上述電磁薄膜的圖形化可以通過(guò)現(xiàn)有技術(shù)中已知的各種工藝來(lái)完成，如光亥IJ、刻蝕或者大馬士革技術(shù)等。
[0043]對(duì)準(zhǔn)標(biāo)記的表面可以用諸如Si02或Si304之類(lèi)的電介質(zhì)覆蓋，以避免可能的金屬污染。電介質(zhì)的沉積可以利用現(xiàn)有技術(shù)中已知的各種工藝來(lái)實(shí)現(xiàn)，如物理氣相沉積PVD、化學(xué)氣相沉積CVD或原子層沉積ALD等。在沉積了電介質(zhì)之后，還可以對(duì)其進(jìn)行化學(xué)機(jī)械拋光(CMP)。
[0044]圖5示出了根據(jù)本發(fā)明的用于通過(guò)電磁測(cè)量輔助方法來(lái)進(jìn)行晶片對(duì)準(zhǔn)的系統(tǒng)結(jié)構(gòu)的示意圖。在本發(fā)明的一個(gè)實(shí)施例中，將待對(duì)準(zhǔn)的晶片10c保持在專(zhuān)門(mén)的夾持裝置(未示出)上，該晶片100c上形成有電磁薄膜對(duì)準(zhǔn)標(biāo)記101c。由驅(qū)動(dòng)器501驅(qū)動(dòng)該夾持裝置移動(dòng)晶片100c的位置。作為激勵(lì)源的電感504位于晶片100c需要對(duì)準(zhǔn)的位置，該位置可以是另一個(gè)晶片或者是工作臺(tái)上的特定位置。驅(qū)動(dòng)器501移動(dòng)晶片100a，使該晶片上的對(duì)準(zhǔn)標(biāo)記1lc與電感504感應(yīng)耦合。通過(guò)外部電路(未示出)在電感504中引入變化的電流，該變化的電流產(chǎn)生磁場(chǎng)，該磁場(chǎng)引起對(duì)準(zhǔn)標(biāo)記1la內(nèi)部的電磁場(chǎng)發(fā)生變化。如圖所示，測(cè)量?jī)x503連接到對(duì)準(zhǔn)標(biāo)記101c，并測(cè)量表示該電磁場(chǎng)變化(其變化強(qiáng)度與該耦合強(qiáng)度直接相關(guān))的參數(shù)。在本例中，該參數(shù)例如是對(duì)準(zhǔn)標(biāo)記1lc內(nèi)部的互感抗。應(yīng)當(dāng)理解,也可以將該測(cè)量?jī)x503連接到電感504，測(cè)量該電感內(nèi)部的互感抗。實(shí)際上，由于電感504的位置保持不變，因此將測(cè)量?jī)x503連接到其上并測(cè)量其內(nèi)部參數(shù)可能是更方便的。測(cè)量?jī)x503將測(cè)量結(jié)果發(fā)送給處理器502。處理器502根據(jù)參數(shù)變化(相對(duì)于最大值的偏移)確定對(duì)準(zhǔn)位置，向驅(qū)動(dòng)器501提供控制信號(hào)，由其驅(qū)動(dòng)晶片10c移動(dòng)并達(dá)到對(duì)準(zhǔn)位置。
[0045]在晶片10c相對(duì)于激勵(lì)源504進(jìn)行移動(dòng)的過(guò)程中，由于激勵(lì)源504與晶片10c要對(duì)準(zhǔn)的位置(例如工作臺(tái)上的規(guī)定位置或者已經(jīng)放置在同一工作臺(tái)上的另一晶片)共位，因此檢測(cè)到晶片10c與之耦合最強(qiáng)的位置，即是對(duì)準(zhǔn)位置。當(dāng)晶片10c偏離該對(duì)準(zhǔn)位置，將導(dǎo)致耦合程度下降，晶片10c的對(duì)準(zhǔn)標(biāo)記1lc內(nèi)部的電磁場(chǎng)強(qiáng)度偏離最大值。在本發(fā)明的一個(gè)優(yōu)選的實(shí)施例中，磁材料的激勵(lì)源504位于工作臺(tái)測(cè)試區(qū)域中心，待對(duì)準(zhǔn)的晶片10c位于該激勵(lì)源504的正上方，晶片10c上的磁材料對(duì)準(zhǔn)標(biāo)記1lc與激勵(lì)源504感應(yīng)耦合。在激勵(lì)源504內(nèi)部感應(yīng)變化的磁場(chǎng)，該變化的磁場(chǎng)將引起對(duì)準(zhǔn)標(biāo)記1lc中磁通量變化。通過(guò)連接到該對(duì)準(zhǔn)標(biāo)記1lc的磁通計(jì)，可以測(cè)量到該磁通量變化的大小，從而獲得耦合最強(qiáng)所對(duì)應(yīng)的對(duì)準(zhǔn)位置。
[0046]圖5中所示的系統(tǒng)結(jié)構(gòu)僅僅是激勵(lì)源耦合的一個(gè)例子。在本發(fā)明的另一個(gè)實(shí)施例中，激勵(lì)源可以是閉合線(xiàn)圈，其位于工作臺(tái)的特定區(qū)域。兩個(gè)待對(duì)準(zhǔn)的晶片分別包括金屬材料的回路作為對(duì)準(zhǔn)標(biāo)記，分別夾持兩個(gè)待對(duì)準(zhǔn)的晶片將其靠近激勵(lì)源。在該閉合線(xiàn)圈激勵(lì)源中引入交變電流，該交變電流在兩個(gè)晶片的對(duì)準(zhǔn)標(biāo)記中感應(yīng)出渦流。兩個(gè)晶片的對(duì)準(zhǔn)標(biāo)記中的渦流產(chǎn)生相同方向的磁場(chǎng)，使得兩個(gè)晶片的對(duì)準(zhǔn)標(biāo)記之間具有吸引性的磁作用力。通過(guò)牛頓計(jì)等測(cè)量?jī)x來(lái)測(cè)量?jī)删g的磁作用力，可以得到最佳對(duì)準(zhǔn)位置。在這種情況下，是直接將兩個(gè)晶片相互對(duì)準(zhǔn)，而不是將這些晶片分別對(duì)準(zhǔn)工作臺(tái)上的某一特定位置。
[0047]應(yīng)當(dāng)理解，根據(jù)激勵(lì)源的不同，表征電磁場(chǎng)變化的參數(shù)可以不同。這些參數(shù)可以是磁場(chǎng)強(qiáng)度、電場(chǎng)強(qiáng)度、電感或電流，也可以是磁作用力。
[0048]激勵(lì)源可以機(jī)械固定到用于承載待對(duì)準(zhǔn)晶片的工作臺(tái)上。在本發(fā)明的一個(gè)特別優(yōu)選的實(shí)施例中，在工作臺(tái)上提供對(duì)準(zhǔn)標(biāo)記，并以該對(duì)準(zhǔn)標(biāo)記本身作為激勵(lì)源。該激勵(lì)源對(duì)準(zhǔn)標(biāo)記可以是帶有電荷或帶有磁性的，從而對(duì)相應(yīng)的晶片對(duì)準(zhǔn)標(biāo)記進(jìn)行感應(yīng)激勵(lì)。晶片對(duì)準(zhǔn)標(biāo)記在被激勵(lì)情況下，其內(nèi)部電磁場(chǎng)發(fā)生變化，該變化由測(cè)量?jī)x捕獲，并進(jìn)一步傳遞給處理器以及驅(qū)動(dòng)電路，最終完成對(duì)準(zhǔn)。圖6示出了兩個(gè)待對(duì)準(zhǔn)晶片與工作臺(tái)分別對(duì)準(zhǔn)的例子。其中，工作臺(tái)600上具有對(duì)準(zhǔn)標(biāo)記601,該對(duì)準(zhǔn)標(biāo)記601本身是電或磁的激勵(lì)源。通過(guò)本發(fā)明的對(duì)準(zhǔn)方法分別將第一晶片10a上的對(duì)準(zhǔn)標(biāo)記1la和第二晶片10b上的對(duì)準(zhǔn)標(biāo)記1lb與工作臺(tái)600的對(duì)準(zhǔn)標(biāo)記601進(jìn)行對(duì)準(zhǔn)，從而得到第一晶片10a與第二晶片10b的對(duì)準(zhǔn)。
[0049]圖7示出了測(cè)量參數(shù)S相對(duì)于相對(duì)位置P的曲線(xiàn)圖。在一個(gè)實(shí)施例中，如下執(zhí)行晶片10a的對(duì)準(zhǔn)。驅(qū)動(dòng)器相對(duì)于待對(duì)準(zhǔn)位置驅(qū)動(dòng)晶片10a依次通過(guò)對(duì)應(yīng)于點(diǎn)A、B、C、D、E、F的相對(duì)位置，測(cè)量?jī)x分別測(cè)量各位置處的參數(shù)值。處理器接收這些參數(shù)值，并產(chǎn)生相應(yīng)于點(diǎn)A、B、C、D、E、F的擬合曲線(xiàn)，并找到該擬合曲線(xiàn)的最大點(diǎn)M。處理器確定與最大點(diǎn)M相關(guān)的水平軸上的相對(duì)位置最接近的相對(duì)位置D。作為結(jié)果，處理器控制驅(qū)動(dòng)電路將晶片10a移動(dòng)到該相對(duì)位置D，從而完成該晶片10a的對(duì)準(zhǔn)。
[0050]圖8示出了根據(jù)本發(fā)明的用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的方法800的示意性流程圖。在步驟801處，方法開(kāi)始。在步驟802處，在待對(duì)準(zhǔn)晶片上形成對(duì)準(zhǔn)標(biāo)記。如上所述，可以通過(guò)離子注入工藝在襯底上形成摻雜的S1、Ge、SO1、G0I，通過(guò)原位摻雜或注入來(lái)形成摻雜的多晶硅，或者通過(guò)PVD、CVD或ALD等沉積工藝在襯底上形成金屬材料或磁材料的電磁薄膜。然后，通過(guò)光刻、刻蝕或者大馬士革技術(shù)對(duì)電磁薄膜或摻雜區(qū)域進(jìn)行圖形化。可選地，可以在對(duì)準(zhǔn)標(biāo)記的表面覆蓋電介質(zhì)，諸如Si02或Si304，以避免金屬被氧化。在沉積了電介質(zhì)之后，可以通過(guò)化學(xué)機(jī)械拋光工藝對(duì)其表面進(jìn)行平坦化處理。
[0051]在步驟803處，將對(duì)準(zhǔn)標(biāo)記耦合到激勵(lì)源。在本發(fā)明的一種實(shí)現(xiàn)中，在工作臺(tái)上預(yù)先設(shè)定晶片需要對(duì)準(zhǔn)的位置，激勵(lì)源與該位置共位。當(dāng)以上述方法將晶片對(duì)準(zhǔn)該位置之后，以同樣的過(guò)程對(duì)第二晶片進(jìn)行對(duì)準(zhǔn)。當(dāng)兩個(gè)晶片都相對(duì)于該位置對(duì)準(zhǔn)，則兩個(gè)晶片之間是對(duì)準(zhǔn)的。
[0052]在本發(fā)明的另一種實(shí)現(xiàn)中，預(yù)先將第一晶片固定在工作臺(tái)上。激勵(lì)源與該第一晶片共位，則認(rèn)為第二晶片與激勵(lì)源耦合最強(qiáng)的位置是該晶片與第一晶片對(duì)準(zhǔn)的位置。
[0053]該激勵(lì)源可以機(jī)械固定于工作臺(tái)的托架上，驅(qū)動(dòng)器控制夾臺(tái)將晶片移動(dòng)靠近激勵(lì)源，晶片上的電磁對(duì)準(zhǔn)標(biāo)記與激勵(lì)源感應(yīng)耦合。通過(guò)外部電路在激勵(lì)源中引入變化的電流或磁場(chǎng)，該變化的電流或磁場(chǎng)將引起對(duì)準(zhǔn)標(biāo)記內(nèi)部的電磁場(chǎng)產(chǎn)生變化。在互感耦合的情況下，該對(duì)準(zhǔn)標(biāo)記內(nèi)部的磁場(chǎng)變化還可能在激勵(lì)源方面感應(yīng)出互感抗。相關(guān)參數(shù)的變化量可以直接反映出激勵(lì)源與對(duì)準(zhǔn)標(biāo)記之間的耦合強(qiáng)度。
[0054]在步驟804處，測(cè)量表示該耦合強(qiáng)度的一個(gè)或多個(gè)參數(shù)。根據(jù)不同的實(shí)現(xiàn)方式，可以測(cè)量晶片對(duì)準(zhǔn)標(biāo)記或者激勵(lì)源內(nèi)部的電磁場(chǎng)參數(shù)，諸如磁通、電感或電流，也可以是對(duì)準(zhǔn)標(biāo)記之間或者對(duì)準(zhǔn)標(biāo)記與激勵(lì)源之間的磁作用力。
[0055]在步驟805處，處理器將檢測(cè)到的一個(gè)或多個(gè)參數(shù)的最大值的晶片位置作為對(duì)準(zhǔn)位置。在這一步驟中，處理器利用采集到的多個(gè)參數(shù)值繪制擬合曲線(xiàn)，并定位曲線(xiàn)最大值，將最接近該曲線(xiàn)最大值的測(cè)量位置作為晶片要移動(dòng)到的對(duì)準(zhǔn)位置。
[0056]隨后，在步驟806處，處理器控制驅(qū)動(dòng)器將晶片移動(dòng)到對(duì)準(zhǔn)位置。
[0057]在步驟807處，過(guò)程800結(jié)束。至此，第一晶片被放置在預(yù)先設(shè)定的其需要對(duì)準(zhǔn)的位置。針對(duì)需要疊裝的其他晶片分別重復(fù)上述過(guò)程，直至將所有的晶片相互對(duì)準(zhǔn)。然后，可以進(jìn)行對(duì)準(zhǔn)之后的晶片鍵合工藝。
[0058]以上對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行了非限制性的描述。本領(lǐng)域技術(shù)人員能夠理解，在不脫離本發(fā)明的構(gòu)思和范圍的情況下，可以對(duì)本發(fā)明做出許多其它改變和改型。應(yīng)當(dāng)理解，本發(fā)明不限于所描述的特定實(shí)施方式，本發(fā)明的范圍僅由所附權(quán)利要求限定。
【權(quán)利要求】
1.一種用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的方法，包括以下步驟: a在所述晶片上形成對(duì)準(zhǔn)標(biāo)記； b將所述對(duì)準(zhǔn)標(biāo)記耦合到位于待對(duì)準(zhǔn)位置的激勵(lì)源，所述耦合引起電磁場(chǎng)發(fā)生變化； c測(cè)量表示所述耦合的強(qiáng)度的一個(gè)或多個(gè)參數(shù)； d將檢測(cè)到所述一個(gè)或多個(gè)參數(shù)的最大值的晶片位置作為對(duì)準(zhǔn)位置；以及 e將所述晶片移動(dòng)到所述對(duì)準(zhǔn)位置。
2.根據(jù)權(quán)利要求1所述的方法，其中所述對(duì)準(zhǔn)標(biāo)記是圖形化的薄膜。
3.根據(jù)權(quán)利要求2所述的方法，其中所述圖形化的薄膜是具有摻雜的S1、Ge、SOI或GOI的圖形化區(qū)域。
4.根據(jù)權(quán)利要求2所述的方法，其中所述圖形化的薄膜是金屬或磁材料薄膜。
5.根據(jù)權(quán)利要求1所述的方法，其中在步驟b中通過(guò)電磁耦合將所述對(duì)準(zhǔn)標(biāo)記耦合到所述激勵(lì)源。
6.根據(jù)權(quán)利要求1所述的方法，其中在步驟b中通過(guò)互感耦合將所述對(duì)準(zhǔn)標(biāo)記耦合到所述激勵(lì)源。
7.根據(jù)權(quán)利要求5或6所述的方法，其中所述激勵(lì)源是電感、磁力線(xiàn)圈或?qū)щ娀芈贰?br> 8.根據(jù)權(quán)利要求1所述的方法，其中所述一個(gè)或多個(gè)參數(shù)是所述激勵(lì)源或所述對(duì)準(zhǔn)標(biāo)記內(nèi)部的電場(chǎng)強(qiáng)度、磁場(chǎng)強(qiáng)度、電感或電流，或者是所述對(duì)準(zhǔn)標(biāo)記與所述激勵(lì)源之間的互感抗或互作用力。
9.根據(jù)權(quán)利要求1所述的方法，其中步驟c進(jìn)一步包括利用驅(qū)動(dòng)器驅(qū)動(dòng)所述晶片相對(duì)于所述激勵(lì)源移動(dòng)多個(gè)相對(duì)位置，分別測(cè)量每個(gè)位置處的所述一個(gè)或多個(gè)參數(shù)。
10.根據(jù)權(quán)利要求1所述的方法，其中步驟d進(jìn)一步包括繪制多個(gè)參數(shù)值的擬合曲線(xiàn)，并將與最接近曲線(xiàn)峰值的參數(shù)值對(duì)應(yīng)的晶片位置確定為對(duì)準(zhǔn)位置。
11.一種用于實(shí)現(xiàn)晶片對(duì)準(zhǔn)的裝置，包括: 工作臺(tái)，包括: 托架，用于承載待對(duì)準(zhǔn)的晶片，所述晶片上形成有對(duì)準(zhǔn)標(biāo)記；以及 驅(qū)動(dòng)器，用于驅(qū)動(dòng)所述晶片移動(dòng)； 激勵(lì)源，其位于待對(duì)準(zhǔn)位置并且與所述對(duì)準(zhǔn)標(biāo)記相耦合，所述耦合引起電磁場(chǎng)發(fā)生變化； 測(cè)量?jī)x，用于測(cè)量表示所述耦合的強(qiáng)度的一個(gè)或多個(gè)參數(shù)；以及處理器，用于將所述測(cè)量?jī)x檢測(cè)到的所述一個(gè)或多個(gè)參數(shù)的最大值的晶片位置確定為對(duì)準(zhǔn)位置，并控制所述工作臺(tái)的驅(qū)動(dòng)器將所述晶片移動(dòng)到該對(duì)準(zhǔn)位置。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述對(duì)準(zhǔn)標(biāo)記是圖形化的薄膜。
13.根據(jù)權(quán)利要求11所述的裝置，其中所述圖形化的薄膜是具有摻雜的S1、Ge、S0I或GOI的圖形化區(qū)域。
14.根據(jù)權(quán)利要求11所述的裝置，其中所述圖形化的薄膜是金屬或磁材料薄膜。
15.根據(jù)權(quán)利要求11所述的裝置，其中所述激勵(lì)源通過(guò)電磁耦合與所述對(duì)準(zhǔn)標(biāo)記相耦口 ο
16.根據(jù)權(quán)利要求11所述的裝置，其中所述激勵(lì)源通過(guò)互感耦合與所述對(duì)準(zhǔn)標(biāo)記相耦口 ο
17.根據(jù)權(quán)利要求11所述的裝置，其中所述激勵(lì)源是電感、磁力線(xiàn)圈或?qū)щ娀芈贰?br> 18.根據(jù)權(quán)利要求11所述的裝置，其中所述測(cè)量?jī)x是測(cè)量所述激勵(lì)源或所述對(duì)準(zhǔn)標(biāo)記內(nèi)部的電場(chǎng)強(qiáng)度、磁場(chǎng)強(qiáng)度、電感或電流，或者是所述對(duì)準(zhǔn)標(biāo)記與所述激勵(lì)源之間的互感抗或互作用力的裝置。
19.根據(jù)權(quán)利要求11所述的裝置，所述驅(qū)動(dòng)器驅(qū)動(dòng)所述晶片相對(duì)于所述激勵(lì)源移動(dòng)多個(gè)相對(duì)位置，并且所述測(cè)量?jī)x分別測(cè)量每個(gè)位置處的所述一個(gè)或多個(gè)參數(shù)。
20.根據(jù)權(quán)利要求11所述的裝置，其中所述處理器繪制多個(gè)參數(shù)值的擬合曲線(xiàn)，并將與最接近曲線(xiàn)峰值的參數(shù)值對(duì)應(yīng)的晶片位置確定為對(duì)準(zhǔn)位置。
【文檔編號(hào)】H01L21/68GK104282607SQ201310285901
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2013年7月9日 優(yōu)先權(quán)日:2013年7月9日
【發(fā)明者】趙超, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所