一種制作閃存的方法
【專利摘要】本發(fā)明公開了一種制作閃存的方法，包括，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域；在所述半導(dǎo)體襯底上沉積柵極材料層；刻蝕所述閃存單元區(qū)域中所述柵極材料層，以形成控制柵極；在所述半導(dǎo)體襯底上形成底部抗反射層和第一光刻膠層；去除位于所述邏輯電路區(qū)域的所述第一光刻膠層，以保留所述閃存單元區(qū)域的所述第一光刻膠層；在露出的所述底部抗反射層和所述第一光刻膠層上形成第二光刻膠層。根據(jù)本發(fā)明提出的方法采用雙光刻膠層覆蓋所述控制柵極，以解決在刻蝕形成邏輯柵極環(huán)路的工藝過(guò)程中對(duì)閃存單元區(qū)域中的控制柵極的損傷問題，以提高閃存的整體的性能和閃存的良品率。
【專利說(shuō)明】一種制作閃存的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種制作閃存的方法。

【背景技術(shù)】
[0002]存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30 %，多年來(lái)，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來(lái)越多高密度的各種類型存儲(chǔ)器，如RAM (隨機(jī)存儲(chǔ)器)、DRAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM (鐵電存儲(chǔ)器)等。
[0003]隨機(jī)存儲(chǔ)器，例如DRAM與SRAM (靜態(tài)隨機(jī)存儲(chǔ)器)在使用過(guò)程中存在掉電后存儲(chǔ)數(shù)據(jù)丟失的問題。為了克服這個(gè)問題，人們已經(jīng)設(shè)計(jì)并開發(fā)了多種非易失性存儲(chǔ)器。最近，基于浮柵概念的閃存，由于其具有小的單元尺寸和良好的工作性能已成為最通用的非易失性存儲(chǔ)器。
[0004]非易失性存儲(chǔ)器主要包括兩種基本結(jié)構(gòu):柵極疊層(stack gate)結(jié)構(gòu)和分離柵極式(split gate)結(jié)構(gòu)。
[0005]柵極疊層結(jié)構(gòu)式存儲(chǔ)器包括依序形成于襯底上的遂穿氧化物層、存儲(chǔ)電子的浮置柵極多晶娃層、氧化物/氮化物/氧化物(oxide-nitride-oxide, 0N0)疊層和控制電子存儲(chǔ)和釋放的控制柵極多晶硅層。
[0006]分離柵極式存儲(chǔ)器也包括形成于襯底上的遂穿氧化物層、存儲(chǔ)電子的浮置柵極多晶娃層、氧化物/氮化物/氧化物(oxide-nitride-oxide, 0N0)疊層和控制電子存儲(chǔ)和釋放的控制柵極多晶硅層。
[0007]但與柵極疊層式存儲(chǔ)器不同的是，分離柵極式存儲(chǔ)器還在柵極疊層結(jié)構(gòu)的一側(cè)形成用作擦除柵極(erase gate)的多晶硅層。同時(shí)，分離柵極式快閃存儲(chǔ)器為實(shí)現(xiàn)一定功能，周圍會(huì)存在外圍電路(Periphery Circuit),包括高壓晶體管與邏輯晶體管。
[0008]如果將分離柵極式快閃存儲(chǔ)器、邏輯晶體管都做在單獨(dú)的集成芯片上，整個(gè)存儲(chǔ)器的運(yùn)行速度會(huì)受到快閃存儲(chǔ)器和外圍電路間的信號(hào)傳輸帶寬限制。目前，現(xiàn)有技術(shù)中也有將邏輯晶體管嵌入分離柵極式快閃存儲(chǔ)器的集成電路。
[0009]閃存存儲(chǔ)器即FLASH，其成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流，在各種各樣的FLASH器件中，嵌入式閃存是片上系統(tǒng)(SOC)的一種，在一片集成電路內(nèi)同時(shí)集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產(chǎn)品中有廣泛的用途。在嵌入邏輯電路的閃存存儲(chǔ)器技術(shù)逐漸成熟、存儲(chǔ)速度不斷加快、成本逐漸下降的發(fā)展過(guò)程中，人們開始對(duì)其制作方法提出了新的要求。
[0010]在集成電路內(nèi)制作邏輯電路模塊和閃存電路模塊的過(guò)程中，圖1為現(xiàn)有技術(shù)中閃存器件的刨面結(jié)構(gòu)示意圖。從圖1中可以看出，在半導(dǎo)體襯底100邏輯電路區(qū)域I中的邏輯柵極材料層101和在閃存單元區(qū)域II中的控制柵極102和浮置柵極103之間的階梯高度(St印height)較大，閃存單元區(qū)域II中的控制柵極102和浮置柵極103高于邏輯電路區(qū)域I中的邏輯柵極材料層101。階梯高度問題已成為影響半導(dǎo)體器件制造工藝的重要因素，例如，在KrF光刻技術(shù)的掃描器工具或者1-1ine光刻技術(shù)的掃描器工具中光刻圖案的線寬太大而不能進(jìn)行曝光，同時(shí)，在形成邏輯柵極環(huán)路(logic gate loop)的工藝過(guò)程中沉積在控制柵極上方的底部抗反射涂層(BARC) 104和光刻膠層105 (PR)的厚度較小不能保護(hù)其下方的控制柵極，造成閃存中的控制柵極的損傷問題。對(duì)于更先進(jìn)的技術(shù)節(jié)點(diǎn)而言，可以使用ArF光刻技術(shù)的掃描器來(lái)處理柵極的光刻膠層。但是，ArF光刻技術(shù)的光刻蝕劑的厚度較薄不能阻止其下方的閃存區(qū)域發(fā)生損傷。
[0011]傳統(tǒng)解決上述問題的方法為:(I)增加刻蝕過(guò)程中光刻膠層或/和底部抗反射涂層的厚度，但是不適合用于小尺寸的閃存結(jié)構(gòu)，這將影響光刻膠層和底部抗反射涂層下方形成的邏輯柵極的分辨率，如影響柵極線寬和柵極間距的關(guān)鍵尺寸；(2)采用硬掩膜層，其作為刻蝕保護(hù)層覆蓋在控制柵極上，硬掩膜層的材料可以為氮化硅或者氮氧化硅，但是不適合用于閃存結(jié)構(gòu)，因?yàn)樵诳涛g去除硬掩膜層時(shí)刻蝕劑會(huì)損傷控制柵極。所以，傳統(tǒng)的解決方法會(huì)產(chǎn)生新的工藝問題，容易引入其他雜質(zhì)，也使制作工藝變復(fù)雜。
[0012]因此，需要一種新的方法，以避免在形成邏輯柵極環(huán)路的工藝過(guò)程中對(duì)閃存單元區(qū)域中的控制棚極的損傷，以提聞閃存的整體的性能和閃存的良品率。


【發(fā)明內(nèi)容】

[0013]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0014]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作閃存的方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域，所述閃存單元區(qū)域上形成有浮置柵極；在所述半導(dǎo)體襯底上沉積柵極材料層，其中位于所述邏輯電路區(qū)域中的柵極材料層用于形成邏輯電路柵極，位于所述閃存區(qū)域中的柵極材料層用于形成控制柵極；刻蝕所述閃存單元區(qū)域中所述柵極材料層，以形成控制柵極；在所述半導(dǎo)體襯底上形成覆蓋所述邏輯電路區(qū)域中的柵極材料層和所述控制柵極的底部抗反射層和第一光刻膠層；去除位于所述邏輯電路區(qū)域的所述第一光刻膠層，以保留所述閃存單元區(qū)域的所述第一光刻膠層；在露出的所述底部抗反射層和所述第一光刻膠層上形成第二光刻膠層。
[0015]優(yōu)選地，還包括在形成所述第二光刻膠層之前在所述第一光刻膠層上形成交聯(lián)材料層的步驟。
[0016]優(yōu)選地，還包括在形成所述第二光刻膠層之前在所述邏輯電路區(qū)域中的所述底部抗反射涂層和所述閃存單元區(qū)域中的所述第一光刻膠層上形成交聯(lián)材料層的步驟。
[0017]優(yōu)選地，還包括在形成所述第二光刻膠層之前采用烘烤工藝處理所述第一光刻膠層以硬化所述第一光刻膠層的步驟。
[0018]優(yōu)選地，還包括圖案化位于所述邏輯電路區(qū)域的所述第二光刻膠層的步驟。
[0019]優(yōu)選地，以所述圖案化的第二光刻膠層為掩膜蝕刻所述柵極材料層以形成所述邏輯電路柵極。
[0020]優(yōu)選地，采用旋涂工藝形成所述底部抗反射層。
[0021]綜上所示，本發(fā)明的方法通過(guò)采用雙光刻膠層覆蓋所述控制柵極，以解決在刻蝕形成邏輯柵極環(huán)路的工藝過(guò)程中對(duì)閃存單元區(qū)域中的控制柵極的損傷問題，以提高閃存的整體的性能和閃存的良品率。

【專利附圖】

【附圖說(shuō)明】
[0022]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，
[0023]圖1為根據(jù)現(xiàn)有技術(shù)制作的閃存器件結(jié)構(gòu)的刨面結(jié)構(gòu)示意圖；
[0024]圖2A-2E為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0025]圖3為在閃存區(qū)域上方覆蓋雙光刻膠層之后雙光刻膠層厚度變化的示意圖；
[0026]圖4為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的工藝流程圖；
[0027]圖5A-5F為根據(jù)本發(fā)明另一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0028]圖6為根據(jù)本發(fā)明另一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的工藝流程圖。

【具體實(shí)施方式】
[0029]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0030]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何采用在控制柵極上沉積兩層光刻膠層來(lái)解決對(duì)快閃單元區(qū)域中控制柵極的損耗問題。顯然本發(fā)明的較佳實(shí)施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0031]在本發(fā)明中為了解決現(xiàn)有技術(shù)中存在的缺陷，在本發(fā)明提出了采用沉積形成雙光刻膠層和在雙光刻膠層之間形成交聯(lián)材料層的方法，通過(guò)所述方法以解決現(xiàn)有技術(shù)中存在的弊端。
[0032]下面將結(jié)合圖2A-2E對(duì)本發(fā)明所述閃存存儲(chǔ)器的制造方法進(jìn)行詳細(xì)描述，圖2A-2E為根據(jù)本發(fā)明的一個(gè)實(shí)施例制作閃存的過(guò)程中存儲(chǔ)器的結(jié)構(gòu)截面圖。
[0033]在本發(fā)明中為了解決現(xiàn)有技術(shù)中存在的缺陷，在本發(fā)明提出了另一種采用沉積形成雙光刻膠層的方法，通過(guò)所述方法以解決現(xiàn)有技術(shù)中存在的弊端。
[0034]如圖2A所示,提供半導(dǎo)體襯底200，半導(dǎo)體襯底可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs、InAs, InP,以及其它II1- V或I1-VI族化合物半導(dǎo)體。
[0035]將半導(dǎo)體襯底200分為兩個(gè)區(qū)域，分別為:用于；用于形成邏輯器件的第一區(qū)域I，邏輯電路區(qū)域I;形成閃存存儲(chǔ)器的第二區(qū)域II，閃存單元區(qū)域II。需要說(shuō)明的是，邏輯電路區(qū)域I在真實(shí)布局里都是位于外圍電路區(qū)，因此，邏輯器件位置關(guān)系不受本實(shí)施例所提供的圖的限制。
[0036]在半導(dǎo)體襯底上形成柵極氧化層，將半導(dǎo)體襯底與后續(xù)將形成的閃存存儲(chǔ)器浮置柵極、邏輯器件柵極隔離。柵極氧化層可以通過(guò)熱氧化、化學(xué)氣相沉積(CVD)或氧氮化工藝形成。柵極氧化層可以包括如下的任何傳統(tǒng)電介質(zhì):Si02、Si0N、Si0N2、以及包括鈣鈦礦型氧化物的其它類似氧化物。其中，柵極氧化層的材料優(yōu)選用氧化硅，形成方式采用熱氧化法。
[0037]在閃存單元區(qū)域中的柵極氧化層上形成多對(duì)依次疊加的浮置柵極201和柵介電層202，如圖2A所示。浮置柵極可以包括各種材料，所述各種材料包含但不限于:某些金屬、金屬合金、金屬氮化物和金屬娃化物，及其層壓制件和其復(fù)合物。柵極電極也可以包括摻雜的多晶硅和多晶硅-鍺合金材料以及多晶硅金屬硅化物材料(摻雜的多晶硅/金屬硅化物疊層材料)。類似地，也可以采用數(shù)種方法的任何一個(gè)形成前述材料。非限制性實(shí)例包括自對(duì)準(zhǔn)金屬硅化物方法、化學(xué)汽相沉積方法和物理汽相沉積方法。
[0038]柵介電層202可以為氧化物、氮化物、氧化物總共三層ONO三明治結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，柵介電層202也可以為一層氮化物、或者一層氧化物、或者一層氮化物上形成一層氧化物等柵介電層結(jié)構(gòu)?？梢允褂冒ǖ幌抻?化學(xué)汽相沉積方法和物理汽相沉積方法的方法形成絕緣層202。在本發(fā)明的一具體地實(shí)施方式中，所述控制柵極為材料為多晶娃。
[0039]在邏輯電路區(qū)域中去除浮置柵極以露出柵極氧化層，具體的，由于在閃存單元區(qū)域中形成浮置柵極的同時(shí)在邏輯電路區(qū)域中也沉積形成了浮置柵極，在閃存單元區(qū)域和邏輯電路區(qū)域中形成光刻膠層，根據(jù)光罩(reticle)采用光刻工藝經(jīng)曝光顯影等步驟后形成圖案化的光刻膠層。接著，根據(jù)圖案化的光刻膠層除去邏輯電路區(qū)域中的除浮置柵極?？梢圆捎酶煞涛g去除浮置柵極，干法蝕刻工藝包括但不限于:反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。接著，在所述半導(dǎo)體襯底200上沉積柵極材料層203，柵極材料層的材料優(yōu)選多晶硅，其中位于所述邏輯電路區(qū)域中的柵極材料層用于形成邏輯電路柵極，位于所述閃存區(qū)域中的柵極材料層用于形成控制柵極，具體的，在邏輯電路區(qū)域中的所述柵極氧化層上形成柵極材料層，在閃存單元區(qū)域中的柵介電層上形成柵極材料層，柵極材料層203的材料為多晶硅。
[0040]多晶硅的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅的工藝條件包括:反應(yīng)氣體為娃燒(SiH4),所述娃燒的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米萊柱(mTorr),如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體,所述緩沖氣體可為氦氣或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀??20升/分鐘(slm)，如8slm、10slm或 15slm。
[0041]如圖2A所示，在半導(dǎo)體襯底200上邏輯電路區(qū)域中形成柵極材料層203、在閃存單元區(qū)域中形成浮置柵極201、柵介電層202和柵極材料層203，其中，用于形成控制柵極的柵極材料層203和用于形成邏輯柵極材料層的柵極材料層203之間的階梯高度范圍為500埃至1500埃，控制柵極的柵極材料層高于邏輯電路柵極的柵極材料層。
[0042]在本發(fā)明的一具體地實(shí)施方式中，控制柵極的材料層和邏輯柵極的材料層是同時(shí)形成的。
[0043]刻蝕所述閃存單元區(qū)域中柵極材料層，以形成控制柵極204。
[0044]如圖2B所示，在半導(dǎo)體襯底200上沉積形成底部抗反射層205和光刻膠層206，底部抗反射層205和光刻膠層206覆蓋所述邏輯柵極材料層203和控制柵極204。
[0045]光刻膠材料可以包括選自包括正性光刻膠材料、負(fù)性光刻膠材料和混合光刻膠材料的組中的光刻膠材料。通常，掩模層包括具有厚度從大約2000到大約5000埃的正性光刻膠材料或負(fù)性光刻膠材料。
[0046]將底部抗反射涂層涂覆在光刻膠的底部來(lái)減少底部光的反射。有兩種涂層材料:有機(jī)抗反射涂層(Organic),在娃片表面旋涂,依靠有機(jī)層直接接收掉入射光線；無(wú)機(jī)抗反射涂層(Inorganic)，在硅片表面利用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)形成。一般材料為:TiN或SiN。通過(guò)特定波長(zhǎng)相位相消而起作用，最重要的參數(shù)有:材料折射率、薄膜厚度等。底部抗反射涂層的使用比較廣泛。
[0047]接著，采用與去除邏輯電路區(qū)域中的浮置柵極相同的光罩，經(jīng)曝光和顯影等步驟之后，去除邏輯電路區(qū)域中邏輯柵極材料層203上的光刻膠層，以露出底部抗反射涂層。如圖2C所示，在去除邏輯柵極材料層203上的光刻膠層的過(guò)程中沒有引入或者增加其他材料的掩膜層。
[0048]如圖2C所示，控制柵極204上方的底部抗反射涂層的厚度相比邏輯柵極材料層203上方的底部抗反射涂層的厚度小，因此保留控制柵極上204上的光刻膠層206。
[0049]烘烤(bake)控制柵極上204上的光刻膠層206，以使閃存單元區(qū)域中的光刻膠層變硬和變的平坦。烘烤的目的是為了控制光刻膠層206與后續(xù)形成在其上的第二光刻膠層發(fā)生溶解，適當(dāng)?shù)暮婵竟に嚄l件助于避免雙光刻膠層發(fā)生溶解。同時(shí)烘烤還能固化光刻膠，提高光刻膠對(duì)半導(dǎo)體襯底的粘附性，為下一步工藝做好準(zhǔn)備，如提高光刻膠的抗刻蝕能力。
[0050]在本發(fā)明的一具體地實(shí)施方式中，采用真空熱板來(lái)烘烤控制柵極上的光刻膠層206，烘烤的溫度為85-120°C，烘烤時(shí)間為30-60秒。烘烤工藝除去光刻膠層中溶劑(4?7%);增強(qiáng)光刻膠層與半導(dǎo)體襯底的黏附性；釋放光刻膠膜內(nèi)的應(yīng)力；防止光刻膠玷污設(shè)備。由于在光刻膠涂覆后，半導(dǎo)體襯底的正反兩面都會(huì)有光刻膠的堆積，在邊緣的光刻膠一般涂布不均勻，不能得到很好地圖形，在烘烤之后進(jìn)行邊緣光刻膠的去除。
[0051]然后，如圖2D所示，在底部抗反射涂層205和光刻膠層206上形成光刻膠層207。
[0052]兩層光致抗蝕劑相接觸處會(huì)發(fā)生混合或者溶解的現(xiàn)象改變雙層光致抗蝕劑的厚度，如圖3所示，但是事實(shí)上，光刻膠層之間的溶解是在一定的工藝條件下才能發(fā)生的，例如，在閃存區(qū)域中沒有經(jīng)過(guò)圖案化處理的光刻膠會(huì)發(fā)生相互溶解現(xiàn)象。在本發(fā)明中用于保護(hù)控制柵極的光刻膠層的最小厚度是可以控制的，上述步驟中烘烤光刻膠層206可以控制光刻膠層206與光刻膠層207發(fā)生溶解反應(yīng)。
[0053]如圖2E所示，圖案化邏輯電路區(qū)域中的光刻膠層207以形成圖案化的光刻膠層207，經(jīng)曝光、顯影之后形成圖案化的光刻膠層207，其中曝光采用的光罩為形成邏輯柵極的光罩。在控制柵極上方形成的抗反射涂層205、光刻膠層206、光刻膠層207組成的薄膜疊層208，該薄膜疊層208具有適當(dāng)?shù)暮穸?，在根?jù)圖案化的光刻膠層207刻蝕邏輯柵極材料層203時(shí)薄膜疊層208能夠保護(hù)其下方的控制柵極204。形成圖案化的光刻膠層是本領(lǐng)域技術(shù)人員熟知的技術(shù)手段在此就不詳細(xì)論述。
[0054]最后根據(jù)圖案化的光刻膠層207刻蝕邏輯電路區(qū)域中的邏輯柵極材料層204，以形成邏輯柵極。
[0055]參照?qǐng)D4，其中示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的工藝流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0056]在步驟401中，提供半導(dǎo)體襯底，將半導(dǎo)體襯底分為兩個(gè)區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域，邏輯電路區(qū)域；用于形成閃存存儲(chǔ)器的第一區(qū)域，閃存單元區(qū)域。在半導(dǎo)體襯底上形成柵極氧化層。在閃存單元區(qū)域的柵極氧化層上形成浮置柵極，在浮置柵極上形成柵介電層。在邏輯電路區(qū)域中去除浮置柵極以露出柵極氧化層，在所述半導(dǎo)體襯底上沉積柵極材料層，在邏輯電路區(qū)域中的所述柵極氧化層上形成邏輯柵極材料層，在閃存單元區(qū)域中形成控制柵極；
[0057]在步驟402中，在半導(dǎo)體襯底上依次沉積形成底部抗反射層和第一光刻膠層；
[0058]在步驟403中，去除邏輯電路區(qū)域中邏輯柵極材料層上方的第一光刻膠層，以露出底部抗反射涂層；
[0059]在步驟404中，采用烘烤工藝處理控制柵極上的所述第一光刻膠層，以使所述第一光刻膠層變硬和變平坦；
[0060]在步驟405中，在所述第一光刻膠層和底部抗反射涂層上形成第二光刻膠層，圖案化邏輯電路區(qū)域中的第二光刻膠層以形成圖案化的第二光刻膠層。
[0061]綜上所示，本發(fā)明的方法通過(guò)先采用烘烤工藝處理第一光刻膠層然后在第一光刻膠層上形成第二光刻膠層，雙光刻膠層覆蓋所述控制柵極，以解決在刻蝕形成邏輯柵極環(huán)路的工藝過(guò)程中對(duì)閃存單元區(qū)域中的控制柵極的損傷問題，以提高閃存的整體的性能和閃存的良品率。
[0062]下面將結(jié)合圖5A-5F對(duì)本發(fā)明所述閃存存儲(chǔ)器的制造方法進(jìn)行詳細(xì)描述，圖5A-5F為根據(jù)本發(fā)明的另一個(gè)實(shí)施例制作閃存的過(guò)程中存儲(chǔ)器的結(jié)構(gòu)截面圖。
[0063]如圖5A所示,提供半導(dǎo)體襯底500，半導(dǎo)體襯底可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs、InAs, InP,以及其它II1- V或I1-VI族化合物半導(dǎo)體。
[0064]將半導(dǎo)體襯底500分為兩個(gè)區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域I，邏輯電路區(qū)域I ;用于形成閃存存儲(chǔ)器的第二區(qū)域II，閃存單元區(qū)域II。需要說(shuō)明的是，邏輯電路區(qū)域I在真實(shí)布局里都是位于外圍電路區(qū)，因此，邏輯器件位置關(guān)系不受本實(shí)施例所提供的圖的限制。
[0065]在半導(dǎo)體襯底上形成柵極氧化層，將半導(dǎo)體襯底與后續(xù)將形成的閃存存儲(chǔ)器浮置柵極、邏輯器件柵極隔離。柵極氧化層可以通過(guò)熱氧化、化學(xué)氣相沉積(CVD)或氧氮化工藝形成。柵極氧化層可以包括如下的任何傳統(tǒng)電介質(zhì):Si02、Si0N、Si0N2、以及包括鈣鈦礦型氧化物的其它類似氧化物。其中，柵極氧化層的材料優(yōu)選用氧化硅，形成方式采用熱氧化法。
[0066]在閃存單元區(qū)域的柵極氧化層上形成多對(duì)依次疊加的浮置柵極501和柵介電層502，如圖5A所示。浮置柵極可以包括各個(gè)材料，所述各個(gè)材料包含但不限于:某些金屬、金屬合金、金屬氮化物和金屬硅化物，及其層壓制件和其復(fù)合物。柵極電極也可以包括摻雜的多晶硅和多晶硅-鍺合金材料以及多晶硅金屬硅化物材料(摻雜的多晶硅/金屬硅化物疊層材料)。類似地，也可以采用數(shù)種方法的任何一個(gè)形成前述材料。非限制性實(shí)例包括自對(duì)準(zhǔn)金屬硅化物方法、化學(xué)汽相沉積方法和物理汽相沉積方法。
[0067]柵介電層502可以為氧化物、氮化物、氧化物總共三層ONO三明治結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，柵介電層502也可以為一層氮化物、或者一層氧化物、或者一層氮化物上形成一層氧化物等柵介電層結(jié)構(gòu)?？梢允褂冒ǖ幌抻?化學(xué)汽相沉積方法和物理汽相沉積方法的方法形成柵介電層502。
[0068]在邏輯電路區(qū)域中去除浮置柵極以露出柵極氧化層，具體的，根據(jù)圖案化的光罩(reticle)除去邏輯電路區(qū)域中的除浮置柵極。可以采用干法刻蝕去除浮置柵極，干法蝕刻工藝包括但不限于:反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。接著，在所述半導(dǎo)體襯底500上沉積柵極材料層503，柵極材料層的材料優(yōu)選多晶硅，其中位于所述邏輯電路區(qū)域中的柵極材料層用于形成邏輯電路柵極，位于所述閃存區(qū)域中的柵極材料層用于形成控制柵極，具體的，在邏輯電路區(qū)域中的所述柵極氧化層上形成柵極材料層，在閃存單元區(qū)域中的柵介電層上形成柵極材料層，柵極材料層503的材料為多晶硅。
[0069]多晶硅的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅的工藝條件包括:反應(yīng)氣體為娃燒(SiH4),所述娃燒的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米萊柱(mTorr),如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體,所述緩沖氣體可為氦氣或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀??20升/分鐘(slm)，如8slm、1slm或 15slm。
[0070]如圖5A所示，在半導(dǎo)體襯底500上邏輯電路區(qū)域中形成柵極材料層503、在閃存單元區(qū)域中形成浮置柵極501、柵介電層502和柵極材料層503，其中，用于形成控制柵極的柵極材料層503和用于形成邏輯柵極材料層的柵極材料層503之間的梯度高度范圍為500埃至1500埃，控制柵極的柵極材料層高于邏輯電路柵極的柵極材料層。
[0071]在本發(fā)明的一具體地實(shí)施方式中，控制柵極的材料層和邏輯柵極的材料層是同時(shí)形成的。
[0072]刻蝕所述閃存單元區(qū)域中柵極材料層，以形成控制柵極504。
[0073]如圖5B所示，在半導(dǎo)體襯底500上沉積形成底部抗反射層505和光刻膠層506，底部抗反射層505和光刻膠層506覆蓋所述邏輯柵極材料層503和控制柵極504。
[0074]光刻膠材料可以包括選自包括正性光刻膠材料、負(fù)性光刻膠材料和混合光刻膠材料的組中的光刻膠材料。通常，掩模層包括具有厚度從大約2000到大約5000埃的正性光刻膠材料或負(fù)性光刻膠材料。
[0075]將底部抗反射涂層涂覆在光刻膠的底部來(lái)減少底部光的反射。有兩種涂層材料:有機(jī)抗反射涂層(Organic),在娃片表面旋涂,依靠有機(jī)層直接接收掉入射光線；無(wú)機(jī)抗反射涂層(Inorganic)，在硅片表面利用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)形成。一般材料為:TiN或SiN。通過(guò)特定波長(zhǎng)相位相消而起作用，最重要的參數(shù)有:材料折射率、薄膜厚度等。底部抗反射涂層的使用比較廣泛。
[0076]接著，采用與去除邏輯電路區(qū)域中的浮置柵極相同的光罩，經(jīng)曝光和顯影等步驟之后，去除邏輯電路區(qū)域中邏輯柵極材料層503上的光刻膠層，以露出底部抗反射涂層。如圖5C所示，在去除邏輯柵極材料層503上的光刻膠層的過(guò)程中沒有引入或者增加其他材料的掩膜層。
[0077]如圖5C所示，控制柵極504上方的底部抗反射涂層的厚度相比邏輯柵極材料層503上方的底部抗反射涂層的厚度小，因此保留控制柵極上504上的光刻膠層。
[0078]然后，如圖所示，在邏輯柵極材料層503上的底部抗反射涂層505和控制柵極504上方的光刻膠層506上形成交聯(lián)材料層507。交聯(lián)材料層507可以防止雙光刻膠層之間發(fā)生溶解，以使單光刻膠層的厚度不發(fā)生變化。
[0079]在本發(fā)明的一具體地實(shí)施方式中，在底部抗反射涂層505和光刻膠層506上涂覆交聯(lián)材料層507，其中光刻膠層506的材料為能產(chǎn)生光酸分子的光刻膠，例如1-1ine型光刻膠、ArF型光刻膠或KrF型光刻膠。教練材料層507的材料可以是AZ電子材料公司提供的化學(xué)收縮輔助解析增強(qiáng)刻蝕用材料(RELACS)。
[0080]如圖5E所示，烘烤(bake)上述步驟形成的涂覆有交聯(lián)材料層507的襯底500，以便使交聯(lián)材料層507發(fā)生交聯(lián)反應(yīng)，而在交聯(lián)材料層507的與控制柵極503上方的光刻膠層506接觸的部分形成交聯(lián)層503。其中，烘烤的溫度為60-120°C，烘烤時(shí)間為60-90秒。在烘烤過(guò)程中，控制柵極503上方的光刻膠層506與交聯(lián)材料層507在邊界處(即交聯(lián)材料層507的與光刻膠層506接觸的部分)發(fā)生交聯(lián)反應(yīng)，在控制柵極504的上方光刻膠層506的表面形成一層不溶于水的交聯(lián)層507’。然后經(jīng)由水溶性顯影液的顯影步驟，去除交聯(lián)材料層507中未發(fā)生交聯(lián)反應(yīng)的部分，以留下交聯(lián)層507’。
[0081]根據(jù)本發(fā)明的實(shí)施方式，交聯(lián)材料層的材料為RELACS。RELACS主要是由水溶性的高分子與交聯(lián)劑所組成。光刻膠中含有光酸分子，經(jīng)過(guò)曝光、顯影等工藝后，由于堿性的顯影液會(huì)與光刻膠層邊緣的光酸分子產(chǎn)生中和作用，使得邊緣的光酸分子濃度下降。在烘烤步驟中，殘留在光刻膠中的光酸分子因?yàn)槭軣岫a(chǎn)生擴(kuò)散運(yùn)動(dòng)，在擴(kuò)散的過(guò)程中會(huì)同時(shí)產(chǎn)生新的光酸分子，這些光酸分子會(huì)擴(kuò)散進(jìn)入RELACS層內(nèi)，催化RELACS的交聯(lián)反應(yīng)，具體的反應(yīng)過(guò)程可以視之為三個(gè)分子參與的化學(xué)反應(yīng):P+C+H+ — PC+H+，其中，P代表RELACS試劑中的高分子，C代表RELACS中的交聯(lián)分子，H+為光刻膠在形成具有圖案的光刻層后殘留的光酸分子，PC則代表高分子與交聯(lián)分子產(chǎn)生交聯(lián)反應(yīng)后的產(chǎn)物。
[0082]如圖5E所示，在交聯(lián)層507’和露出的底部抗反射涂層上形成光刻膠層508，如圖5F所示，圖案化邏輯電路區(qū)域中的光刻膠層以形成圖案化的光刻膠層508，經(jīng)曝光、顯影之后形成圖案化的光刻膠層508，其中曝光采用的光罩為形成邏輯柵極的光罩。在控制柵極上方形成的抗反射涂層505、光刻膠層506、交聯(lián)層507’和光刻膠層508組成的薄膜疊層509,該薄膜疊層509具有適當(dāng)?shù)暮穸?，在根?jù)圖案化的光刻膠層508刻蝕邏輯柵極504時(shí)薄膜疊層509能夠保護(hù)其下方的控制柵極503。形成圖案化的光刻膠層是本領(lǐng)域技術(shù)人員熟知的技術(shù)手段在此就不詳細(xì)論述。
[0083]最后根據(jù)圖案化的光刻膠層508刻蝕邏輯電路區(qū)域中的邏輯柵極材料層504，以形成邏輯柵極。
[0084]參照?qǐng)D6，其中示出了根據(jù)本發(fā)明另一個(gè)實(shí)施方式制作閃存器件結(jié)構(gòu)的工藝流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0085]在步驟601中，提供半導(dǎo)體襯底，將半導(dǎo)體襯底分為兩個(gè)區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域，邏輯電路區(qū)域；用于形成閃存存儲(chǔ)器的第一區(qū)域，閃存單元區(qū)域。在半導(dǎo)體襯底上形成柵極氧化層。在閃存單元區(qū)域的柵極氧化層上形成浮置柵極，在浮置柵極上形成柵介電層。在邏輯電路區(qū)域中去除浮置柵極以露出柵極氧化層，在所述半導(dǎo)體襯底上沉積柵極材料層，在邏輯電路區(qū)域中的所述柵極氧化層上形成邏輯柵極材料層，在閃存單元區(qū)域中形成控制柵極；
[0086]在步驟602中，在半導(dǎo)體襯底上依次沉積形成底部抗反射層和第一光刻膠層；
[0087]在步驟603中，去除邏輯電路區(qū)域中邏輯柵極材料層上方的第一光刻膠層，以露出底部抗反射涂層；
[0088]在步驟304中，在底部抗反射涂層和第一光刻膠層上形成交聯(lián)材料層，經(jīng)烘烤后形成交聯(lián)層；
[0089]在步驟605中，在露出的底部抗反射涂層和交聯(lián)層上形成第二光刻膠層，圖案化邏輯電路區(qū)域中的第二光刻膠層以形成圖案化的第二光刻膠層。
[0090]綜上所示，本發(fā)明的方法通過(guò)先在第一光刻膠層上形成交聯(lián)層，然后在交聯(lián)層層上形成第二光刻膠層，雙光刻膠層覆蓋所述控制柵極，以解決在刻蝕形成邏輯柵極環(huán)路的工藝過(guò)程中對(duì)閃存單元區(qū)域中的控制柵極的損傷問題，以提高閃存的整體的性能和閃存的良品率。
[0091]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。
【權(quán)利要求】
1.一種制作閃存的方法，包括: 提供半導(dǎo)體襯底， 所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域， 所述閃存單元區(qū)域上形成有浮置柵極； 在所述半導(dǎo)體襯底上沉積柵極材料層，其中位于所述邏輯電路區(qū)域中的柵極材料層用于形成邏輯電路柵極，位于所述閃存區(qū)域中的柵極材料層用于形成控制柵極； 刻蝕所述閃存單元區(qū)域中所述柵極材料層，以形成控制柵極； 在所述半導(dǎo)體襯底上形成覆蓋所述邏輯電路區(qū)域中的柵極材料層和所述控制柵極的底部抗反射層和第一光刻膠層； 去除位于所述邏輯電路區(qū)域的所述第一光刻膠層，以保留所述閃存單元區(qū)域的所述第一光刻膠層； 在露出的所述底部抗反射層和所述第一光刻膠層上形成第二光刻膠層。
2.如權(quán)利要求1所述的方法，其特征在于，還包括在形成所述第二光刻膠層之前在所述邏輯電路區(qū)域中的所述底部抗反射涂層和所述閃存單元區(qū)域中的所述第一光刻膠層上形成交聯(lián)材料層的步驟。
3.如權(quán)利要求2所述的方法，其特征在于，還包括在形成所述交聯(lián)材料層之后采用烘烤工藝處理所述交聯(lián)材料層以形成交聯(lián)層的步驟。
4.如權(quán)利要求1所述的方法，其特征在于，還包括在形成所述第二光刻膠層之前采用烘烤工藝處理所述第一光刻膠層以硬化所述第一光刻膠層的步驟。
5.如權(quán)利要求1所述的方法，其特征在于，還包括圖案化位于所述邏輯電路區(qū)域的所述第二光刻膠層的步驟。
6.如權(quán)利要求5所述的方法，其特征在于，以所述圖案化的第二光刻膠層為掩膜蝕刻所述柵極材料層以形成所述邏輯電路柵極。
7.如權(quán)利要求1所述的方法，其特征在于，采用旋涂工藝形成所述底部抗反射層。
【文檔編號(hào)】H01L21/8247GK104282630SQ201310274904
【公開日】2015年1月14日 申請(qǐng)日期:2013年7月2日 優(yōu)先權(quán)日:2013年7月2日
【發(fā)明者】李天慧, 張海洋, 王新鵬, 舒強(qiáng) 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司