本發(fā)明屬于顯示技術領域，具體涉及一種陣列基板及其制作方法和顯示裝置。

背景技術：
近年來，顯示技術得到快速的發(fā)展，如薄膜晶體管技術由原來的a-Si（非晶硅）薄膜晶體管發(fā)展到現(xiàn)在的LTPS（低溫多晶硅）薄膜晶體管、MILC（金屬誘導橫向晶化）薄膜晶體管、Oxide（氧化物）薄膜晶體管等。而發(fā)光技術也由原來的LCD（液晶顯示器）、PDP（等離子顯示屏）發(fā)展為現(xiàn)在的OLED（有機發(fā)光二極管）等。目前，氧化物薄膜晶體管以其諸多優(yōu)勢日益受到重視。使用氧化物半導體作為有源層的薄膜晶體管的遷移率高，均一性好，透明，開關特性更優(yōu)，可以適用于需要快速響應和較大電流的應用，如高頻、高分辨率、大尺寸的顯示器以及有機發(fā)光顯示器等。但是，現(xiàn)有技術中的氧化物薄膜晶體管陣列基板制作工藝較為復雜，一般要經過6道光刻工藝，如圖1所示為現(xiàn)有氧化物薄膜晶體管陣列基板典型結構圖，該氧化物薄膜晶體管陣列基板包括基板1、柵極2、柵極絕緣層3、氧化物有源層4、刻蝕阻擋區(qū)5、漏極602、源極601、鈍化層7和像素電極8。這種結構的氧化物薄膜晶體管陣列基板需要通過6道光刻分別形成包括柵極2，氧化物有源層4，刻蝕阻擋區(qū)5，源極601和漏極602，鈍化層7過孔和像素電極8的圖案?？梢?，這種結構的氧化物薄膜晶體管陣列基板制作工藝復雜，制作成本較高。

技術實現(xiàn)要素：
本發(fā)明所要解決的技術問題包括，針對現(xiàn)有的氧化物薄膜晶體管陣列基板制作工藝復雜，制作成本較高的問題，提供一種制作工藝簡單，制作成本低的陣列基板的制作方法。解決本發(fā)明技術問題所采用的技術方案是一種陣列基板的制作方法，所述陣列基板包括：柵極、柵極絕緣層、源極、漏極、像素電極和有源區(qū)，所述陣列基板的制作方法包括以下步驟：在基板上通過構圖工藝形成包括柵極的圖形，并形成柵極絕緣層；在完成上述步驟的基板上通過構圖工藝形成包括有源區(qū)和刻蝕阻擋區(qū)的圖形；形成透明導電層薄膜，通過構圖工藝用透明導電層薄膜形成包括源極、漏極的圖形；通過構圖工藝用透明導電層薄膜形成包括像素電極的圖形。優(yōu)選的是，所述通過構圖工藝形成包括有源區(qū)和刻蝕阻擋區(qū)的圖形具體包括：依次形成有源層薄膜和刻蝕阻擋層薄膜，其中，有源層薄膜與所述柵極對應的部分構成有源區(qū)，并在刻蝕阻擋層薄膜上涂覆光刻膠層；對光刻膠層進行曝光、顯影，保留刻蝕阻擋區(qū)的光刻膠層；去除無光刻膠遮擋的刻蝕阻擋層薄膜，形成刻蝕阻擋區(qū)的圖形；去除剩余的光刻膠層。優(yōu)選的是，所述形成透明導電層薄膜，通過構圖工藝用透明導電層薄膜形成包括源極、漏極的圖形具體包括：依次形成透明導電層薄膜、過渡層薄膜、金屬層薄膜；通過構圖工藝去除與有源區(qū)相對應的金屬層薄膜、過渡層薄膜和透明導電層薄膜，以及各像素單元之間區(qū)域的金屬層薄膜、過渡層薄膜、透明導電層薄膜和有源層薄膜，形成包括源連接層、源過渡層、源極和漏極的圖形。進一步優(yōu)選的是，所述陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管區(qū)和顯示區(qū)，所述通過構圖工藝用透明導電層薄膜形成像素電極的圖形具體包括：形成鈍化層，并在鈍化層上涂覆光刻膠層；對光刻膠層進行曝光、顯影，其中顯示區(qū)無剩余光刻膠層；通過干刻法去除顯示區(qū)無光刻膠層遮擋的鈍化層；通過濕刻法去除顯示區(qū)無光刻膠層遮擋的金屬層薄膜；通過干刻法去除顯示區(qū)無光刻膠遮擋的過渡層薄膜，使透明導電層薄膜暴露形成像素電極；去除剩余的光刻膠層。本發(fā)明的陣列基板制作方法，通過構圖工藝用同一層透明導電層薄膜形成包括源極、漏極、像素電極的圖形，故其制作工藝簡單，制作成本低。本發(fā)明所要解決的技術問題還包括，針對現(xiàn)有的氧化物薄膜晶體管陣列基板制作工藝復雜，制作成本較高的問題，提供一種制作工藝簡單，制作成本低的陣列基板。解決本發(fā)明技術問題所采用的技術方案是一種陣列基板，包括多個像素單元，每個像素單元包括薄膜晶體管區(qū)和顯示區(qū)，所述薄膜晶體管區(qū)設有薄膜晶體管，所述薄膜晶體管包括：柵極、柵極絕緣層、有源區(qū)，所述薄膜晶體管區(qū)和顯示區(qū)還包括透明導電層，所述透明導電層在薄膜晶體管區(qū)構成薄膜晶體管的源極和漏極，在顯示區(qū)構成像素電極。優(yōu)選的是，所述的陣列基板還包括：位于所述源極上的源過渡層和位于所述源過渡層上的源連接層。進一步優(yōu)選的是，所述源極、源過渡層、源連接層圖案相同。進一步優(yōu)選的是，所述源過渡層的材料為重摻雜的非晶硅；所述源連接層為鉬、鉬鈮合金、鋁、鋁釹合金、鈦、銅中的一種或多種材料形成的單層或多層復合疊層。優(yōu)選的是，所述的陣列基板還包括鈍化層，所述鈍化層覆蓋所述薄膜晶體管區(qū)。優(yōu)選的是，所述有源區(qū)的材料為金屬氧化物半導體。優(yōu)選的是，所述的陣列基板還包括設于有源區(qū)上的刻蝕阻擋區(qū)。本發(fā)明的陣列基板包括薄膜晶體管區(qū)和顯示區(qū)，所述薄膜晶體管區(qū)和顯示區(qū)還包括透明導電層，因為本發(fā)明的陣列基板的源極、漏極和像素電極都是由同一層透明導電層產生的，故其制作工藝簡單，制作成本低。本發(fā)明所要解決的技術問題還包括，針對現(xiàn)有的包括氧化物薄膜晶體管陣列基板的顯示裝置制作工藝復雜，制作成本較高的問題，提供一種制作工藝簡單，制作成本低的顯示裝置。解決本發(fā)明技術問題所采用的技術方案是一種顯示裝置，其包括：上述任意一種陣列基板。本發(fā)明顯示裝置的陣列基板包括薄膜晶體管區(qū)和顯示區(qū)，所述薄膜晶體管區(qū)和顯示區(qū)還包括透明導電層，因為本發(fā)明的陣列基板的源極、漏極和像素電極都是由同一層透明導電層產生的，故其制作工藝簡單，制作成本低。附圖說明圖1為現(xiàn)有的氧化物薄膜晶體管陣列基板的結構示意圖；圖2為本發(fā)明的實施例1的陣列基板的結構示意圖；圖3為本發(fā)明的實施例2的陣列基板形成包括透明導電層薄膜、過渡層薄膜以及金屬層薄膜的圖形的結構示意圖；圖4為本發(fā)明的實施例2的陣列基板形成源連接層后的結構示意圖；圖5為本發(fā)明的實施例2的陣列基板形成源過渡層后的結構示意圖；圖6為本發(fā)明的實施例2的陣列基板形成源極和漏極后沿圖7中A-A方向的剖視圖；圖7為本發(fā)明的實施例2的陣列基板形成源極和漏極后的俯視圖；圖8為本發(fā)明的實施例2的陣列基板形成鈍化層后的結構示意圖；圖9為本發(fā)明的實施例2的陣列基板去除顯示區(qū)鈍化層后的結構示意圖；圖10為本發(fā)明的實施例2的陣列基板去除顯示區(qū)過渡層薄膜后的結構示意圖；其中附圖標記為：1、基板；2、柵極；3、柵極絕緣層；4、有源層；401、有源區(qū)；5、刻蝕阻擋區(qū)；601、源極；602、漏極；7、鈍化層；8、像素電極；9、源過渡層；10、源連接層；Q1、薄膜晶體管區(qū)；Q2、顯示區(qū)。具體實施方式為使本領域技術人員更好地理解本發(fā)明的技術方案，下面結合附圖和具體實施方式對本發(fā)明作進一步詳細描述。實施例1：如圖2所示，本實施例提供一種陣列基板，該陣列基板包括薄膜晶體管區(qū)Q1和顯示區(qū)Q2，薄膜晶體管區(qū)Q1設有薄膜晶體管，所述薄膜晶體管包括：柵極2、柵極絕緣層3、有源層4，其中有源層4對應柵極2的部分為有源區(qū)401。其中，所述柵極2位于基板1上，所述柵極絕緣層3覆蓋所述柵極2，所述有源層4位于所述柵極絕緣層3上。優(yōu)選的是，所述有源區(qū)401的材料（當然也就是有源層4的材料）為金屬氧化物半導體。例如其材料可以為氧化銦鎵鋅、氧化銦鋅或氧化銦鎵錫，優(yōu)選為氧化銦鎵鋅或氧化銦鋅；所述有源層4的厚度優(yōu)選的在10nm至100nm之間。需要說明的是，如圖2所示，從簡化制備工藝的角度考慮，在顯示區(qū)Q2也有所述有源層4，即所述有源層4可以延伸到顯示區(qū)Q2，顯然，此時的有源層4應當是透明的，而金屬氧化物材料半導體均為透明材料，因此是優(yōu)選的。薄膜晶體管區(qū)Q1和顯示區(qū)Q2還包括透明導電層（例如氧化銦錫層），并且，所述透明導電層在薄膜晶體管區(qū)Q1構成薄膜晶體管的源極601和漏極602，在顯示區(qū)Q2構成像素電極8。也就是說，源極601、漏極602和像素電極8都是由同一層透明導電層產生的。現(xiàn)有技術中，薄膜晶體管的源極601和漏極602由一層源漏金屬產生，像素電極8是由一層透明導電層產生，通常情況，像素電極8是通過源漏金屬上鈍化層7過孔與漏極602形成電連接的，而本發(fā)明的陣列基板中，源極601、漏極602和像素電極8由同一層透明導電層產生，如圖2所示，漏極602與像素電極8直接連接，故其制作工藝簡單，制作成本低。優(yōu)選的是，所述陣列基板還包括源連接層10。需要說明的是，所述源連接層10是用于與數(shù)據(jù)線（圖中未示出）電連接的，現(xiàn)有技術中，源極601是直接與數(shù)據(jù)線連接的，本實施例提供的陣列基板中優(yōu)選的通過源連接層10與數(shù)據(jù)線電連接，是因為本實施例中的源極601是由透明導電層構成的，而數(shù)據(jù)線通常是由金屬材料制成的，故二者連接處的導電能力不佳，會使數(shù)據(jù)信號在傳輸?shù)较袼仉姌O8的過程中數(shù)據(jù)信號失真較大，因此本實施例提供的陣列基板還優(yōu)選的包括源連接層10。所述源連接層10材料優(yōu)選的為鉬、鉬鈮合金、鋁、鋁釹合金、鈦、銅中的一種或多種材料形成的單層或多層復合疊層。優(yōu)選的是，本實施例提供的陣列基板還包括源過渡層9。需要說明的是，源過渡層9的作用是使得源連接層10與源極601電連接，因為源連接層10的材料為金屬或合金，源極601則由透明導電層構成，如果直接將源連接層10與源極601連接，而不設置源過渡層9，仍會存在源連接層10與源極601的接觸不良，導致在將源連接層10與數(shù)據(jù)線相連時，數(shù)據(jù)信號不能準確傳輸?shù)较袼仉姌O8上，從而影響像素電極8電壓的準確性和穩(wěn)定性，進而影響液晶顯示裝置的顯示效果。因此，本實施例提供的陣列基板上，在源極601和源連接層10之間還設置了源過渡層9。所述源過渡層9的材料為重摻雜的非晶硅（N+a-Si），這種材料能保證其良好的導電性能，也就保證了數(shù)據(jù)信號能準確的傳輸?shù)较袼仉姌O8上。進一步優(yōu)選的是，所述源過渡層9與所述源連接層10圖案相同。如圖2所示，源連接層10、源過渡層9和源極601的圖案相同，這主要是為了制作工藝簡單（即這些結構可在一次構圖工藝中產生），事實上，源連接層10、源過渡層9和源極601的圖案可以不同，根據(jù)具體需要具體設定。需要進一步說明的是，圖2中，在漏極602上方也有兩層，分別為：與源過渡層9同層形成的過渡層薄膜和與源連接層10同層形成的金屬層薄膜。這兩層的存在對薄膜晶體管的性能并無影響，故從簡化工藝的角度可將其保留，當然它們可以通過一定方式被去除。本實施例提供的陣列基板還優(yōu)選的包括：覆蓋所述薄膜晶體管區(qū)Q1和像素單元之間區(qū)域的鈍化層7。該鈍化層的作用在于保護薄膜晶體管等結構，如圖2所示，在薄膜晶體管區(qū)Q1有鈍化層7，而顯示區(qū)Q2像素電極8上方沒有鈍化層7，可以理解的是，像素電極8要與公共電極形成電場，上方不能設置鈍化層7。優(yōu)選的是，所述陣列基板還包括設于有源區(qū)401上的刻蝕阻擋區(qū)5，不難理解的是，所述刻蝕阻擋區(qū)5的作用是確保在對透明導電層薄膜刻蝕時，有源區(qū)401不被刻蝕。需要說明的是，本實施例提供的陣列基板的薄膜晶體管是以底柵型為例進行說明的，事實上，本發(fā)明所提及的技術方案也同樣適用于包括頂柵型結構薄膜晶體管的陣列基板，只要源極601、漏極602與像素電極8由同層透明導電層薄膜產生即可。需要說明的是，本實施例提供的陣列基板是以不包括公共電極（即公共電極設于彩膜基板上）的形式為例的，但若公共電極也設于陣列基板上（即為IPS模式或ADS模式的陣列基板），也是可行的，只要其源極601、漏極602與像素電極8由同層透明導電層薄膜產生即可。另外，圖中沒有顯示出數(shù)據(jù)線，但數(shù)據(jù)線只要與源連接層10相連（可使用過孔，也可直接連接等）即可。本發(fā)明的陣列基板包括薄膜晶體管區(qū)Q1和顯示區(qū)Q2，所述薄膜晶體管區(qū)Q1和顯示區(qū)Q2還包括透明導電層，因為本發(fā)明的陣列基板的源極601、漏極602和像素電極8都是由同一層透明導電層薄膜產生的，故其制作工藝簡單，制作成本低。實施例2：本實施例提供一種陣列基板的制作方法，所述陣列基板包括：柵極2、柵極絕緣層3、源極601、漏極602、像素電極8和有源區(qū)401，如圖3至10所示，具體包括以下步驟：S01、在基板1上通過構圖工藝形成包括柵極2的圖形。所述構圖工藝通常包括光刻膠涂覆、曝光、顯影、刻蝕、光刻膠剝離等工藝。其中，柵極2的材料為鉬（Mo）、鉬鈮合金（MoNb）、鋁（Al）、鋁釹合金（AlNd）、鈦（Ti）、銅（Cu）中的一種或多種材料形成的單層或多層復合疊層。優(yōu)選為鉬（Mo）、鋁（Al）或含鉬（Mo）、鋁（Al）的合金組成的單層或多層復合膜；優(yōu)選厚度為100nm～3000nm。S02、在完成上述步驟的基板1上形成包括柵極絕緣層3的圖形。其中柵極絕緣層3由硅的氧化物（SiOx）、硅的氮化物（SiNx）、鉿的氧化物（HfOx）、硅的氮氧化物（SiON）、鋁的氧化物（AlOx）等中的一種或兩種組成的多層復合膜組成。所述柵極絕緣層3優(yōu)選的用等離子體增強化學氣相沉積技術(PlasmaEnhancedChemicalVaporDeposition，PECVD)形成。上述兩步可以根據(jù)不同的需要具體設定，例如，其中還可包括形成柵極線等步驟（例如與柵極2同步形成），本發(fā)明不做限定。S03、在完成上述步驟的基板1上通過構圖工藝形成包括有源區(qū)401和刻蝕阻擋區(qū)5的圖形。優(yōu)選的是，S03步驟具體包括以下：S031、依次形成有源層薄膜和刻蝕阻擋層薄膜，同時，在刻蝕阻擋層薄膜上方形成光刻膠層，所述形成薄膜通常有沉積、涂敷、濺射等多種方式，其中，有源層薄膜與所述柵極2對應的部分構成有源區(qū)401，刻蝕阻擋層薄膜與有源區(qū)401相對應的部分形成刻蝕阻擋區(qū)5；其中，有源層薄膜為金屬氧化物半導體薄膜，如氧化銦鎵鋅、氧化銦鋅、氧化銦鎵錫等。蝕刻阻擋層薄膜可以由硅的氧化物（SiOx）、硅的氮化物（SiNx）、鉿的氧化物（HfOx）、（鋁的氧化物）AlOx或由其中兩種或三種組成的多層疊層膜組成。所述蝕刻阻擋層薄膜含有較低的氫含量。S032、對光刻膠層進行曝光、顯影，同時保留與刻蝕阻擋區(qū)相對應的光刻膠層；S033、去除無光刻膠遮擋的刻蝕阻擋層薄膜，形成包括刻蝕阻擋區(qū)5的圖形；需要說明的是，本步驟保留顯示區(qū)Q2的有源層4，以簡化工藝，但事實上顯示區(qū)Q2的有源層4部分沒有實際作用，去除亦可。去除剩余的光刻膠層。S04、形成透明導電層薄膜，通過構圖工藝用透明導電層薄膜形成包括源極601、漏極602的圖形。如圖3至7所示，S04步驟優(yōu)選的具體包括以下：S041、依次形成包括透明導電層薄膜、過渡層薄膜以及金屬層薄膜的圖形；其中，透明導電層薄膜優(yōu)選的使用ITO（氧化銦錫）材料制作，用濺射成膜的方法制備非晶態(tài)的ITO（氧化銦錫）薄膜，再通過退火使之晶化。透明導電層薄膜的厚度優(yōu)選的為20～150nm。所述過渡層薄膜優(yōu)選的使用重摻雜的非晶硅（N+a-Si）制成，具體的工藝可以采用等離子體增強化學氣相沉積技術形成過渡層薄膜，沉積溫度在350℃以下，過渡層薄膜的厚度為優(yōu)選為所述金屬層薄膜優(yōu)選的為鉬（Mo）、鉬鈮合金（MoNb）、鋁（Al）、鋁釹合金（AlNd）、Ti、Cr、Cu中的一種或多種材料形成的單層或多層復合疊層。優(yōu)選為Mo、Al或含Mo、Al的合金組成的單層或多層復合膜；其厚度優(yōu)選的為100nm～3000nm。S042、通過構圖工藝去除與有源區(qū)相對應的金屬層薄膜、過渡層薄膜和透明導電層薄膜，以及各像素單元之間區(qū)域的金屬層薄膜、過渡層薄膜、透明導電層薄膜以及有源層薄膜，形成包括源連接層10、源過渡層9、源極601和漏極602的圖形。需要說明的是，如圖4至6所示，去除有源區(qū)401和各像素單元之間區(qū)域的金屬層薄膜、過渡層薄膜、透明導電層薄膜和有源層薄膜的過程是同步進行的，但是因為在有源區(qū)401上方有刻蝕阻擋區(qū)5，因此在同步去除有源層4時，真正去除的只是各像素單元之間區(qū)域的有源層薄膜，有源區(qū)的有源層薄膜不被刻蝕。所述去除與有源區(qū)相對應的金屬層薄膜、過渡層薄膜和透明導電層薄膜，以及各像素單元之間區(qū)域的金屬層薄膜、過渡層薄膜、透明導電層薄膜和有源層薄膜優(yōu)選的方法包括：S0421、如圖4所示，對金屬層薄膜進行濕刻，從而形成了包括源連接層10的圖形，但此時去除的只是有源區(qū)和各像素單元之間區(qū)域的金屬層薄膜，而對顯示區(qū)Q2的金屬層薄膜進行保留；S0422、如圖5所示，對過渡層薄膜進行干刻，去除有源區(qū)和各像素單元之間區(qū)域的過渡層薄膜，同理，保留其他區(qū)域的過渡層薄膜（因為其被覆蓋在未被刻蝕的金屬層薄膜之下，故不會被刻蝕）；S0423、如圖6所示，對有源區(qū)的透明導電層薄膜和各像素單元之間區(qū)域的透明導電層薄膜與有源層薄膜進行濕刻，也就是說，在薄膜晶體管區(qū)Q1，所述透明導電層薄膜在有源區(qū)處斷開，同時形成斷開的源極601和漏極602（該漏極602與像素電極8相連）；在各像素單元之間區(qū)域透明導電層薄膜和有源層薄膜同時被去除，也就是各相鄰像素單元之間沒有多余的層。具體的，如圖7所示，所述陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管區(qū)Q1和顯示區(qū)Q2。需要說明的是，為了清楚的顯示結構，圖7中僅畫出了源極601、漏極602、柵極2、像素電極8和刻蝕阻擋層5，并沒有畫出柵絕緣層3、源過渡層9、源連接層10等層，本領域技術人員應當理解并知曉其他層的結構和位置?？梢?，S04步驟后，透明導電層薄膜在有源區(qū)處斷開，裸露出刻蝕阻擋區(qū)5，并形成了源極601（實際上源極601上方還有源過渡層9和源連接層10，未畫出）和漏極602（圖中為了顯示出漏極602與像素電極8直接相連而做出了標示，但實際上漏極602上還覆蓋有剩余的過渡層薄膜和金屬層薄膜）。同時，如圖7中所示，也去除了各像素之間區(qū)域的金屬層薄膜、過渡層薄膜、透明導電層薄膜和有源層薄膜，使得各相鄰像素之間沒有多余的層。S05、通過構圖工藝用透明導電層薄膜形成包括像素電極8的圖形。如圖8至10所示，S05步驟優(yōu)選的具體包括以下：S051、如圖8所示，形成鈍化層7，并在鈍化層7上涂覆光刻膠層；其中，所述鈍化層7優(yōu)選的由硅的氧化物（SiOx）、硅的氮化物（SiNx）、鉿的氧化物（HfOx）、硅的氮氧化物（SiON）、鋁的氧化物（AlOx）或由其中兩種或多種組成的多層疊層膜組成，鈍化層7可以用等離子體增強化學氣相沉積技術制作，其特點是膜層含有較低的低氫含量、并且有很好的表面特性。S052、對光刻膠層進行曝光、顯影，其中顯示區(qū)Q2無剩余光刻膠層；S053、如圖9所示，通過干刻法去除顯示區(qū)Q2無光刻膠層遮擋的鈍化層7；如圖10所示，通過濕刻法去除顯示區(qū)Q2無光刻膠層遮擋的金屬層薄膜；通過干刻法去除顯示區(qū)Q2無光刻膠遮擋的過渡層薄膜，使透明導電層薄膜暴露形成包括像素電極8的圖形，即形成圖2所示的陣列基板；也就是說，在本步驟（S05）的形成包括像素電極8的圖形的過程中，實際并未對透明導電層薄膜進行刻蝕，只是去除了顯示區(qū)Q2中的鈍化層7、金屬層薄膜、過渡層薄膜，從而使顯示區(qū)Q2的透明導電層薄膜暴露形成包括像素電極8的圖形；S054、去除剩余的光刻膠層。需要說明的是，因為過渡層薄膜可以通過干刻法去除，使得位于顯示區(qū)Q2的透明導電層薄膜在去除過渡層薄膜這一步時不會受到不良影響。這是因為對于透明導電層薄膜來說，若位于其上的層需要通過濕刻去除的話，必然也會將透明導電層薄膜去除一部分，干刻法則不能去除透明導電層薄膜。需要進一步說明的是，在顯示區(qū)Q2如果沒有過渡層薄膜和金屬層薄膜也是可行的，也就是說，在S05步驟之前（S04步驟）已經去除了透明電極層上的過渡層薄膜和金屬層薄膜，或者本實施例的陣列基板薄膜晶體管區(qū)Q1和顯示區(qū)Q2都不包括過渡層薄膜和金屬層薄膜（這種情況下，數(shù)據(jù)線與源極601的電連接性能不好，但是也是可行的），即顯示區(qū)Q2透明導電層上方就是鈍化層7，可以直接通過干刻法去除所述鈍化層7，也可以形成像素電極8。本實施例提供的陣列基板制作方法，雖然增加了源過渡層9和源連接層10，但是因為這兩層是同源極601和漏極602在一次構圖工藝中制作得到的，并沒有增加更多的構圖工藝，同時，由于本實施的陣列基板上的源極601、漏極602和像素電極8是由同一層透明導電層薄膜形成的，無需通過鈍化層7過孔使得像素電極8與漏極602連接，將現(xiàn)有技術中需要通過6道光刻分別形成柵極2，氧化物有源層4，刻蝕阻擋區(qū)5，源極601和漏極602，鈍化層7過孔和像素電極8的氧化物薄膜晶體管陣列基板的制作方法簡化為只需4道光刻的陣列基板制作方法，故其制作工藝簡單，制作成本低。實施例3：本實施例提供了一種顯示裝置，該顯示裝置包括實施例1中所述的陣列基板。該顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產品或部件。本實施例的顯示裝置中具有實施例1中的陣列基板，故其制作工藝簡單，制作成本低。當然，本實施例的顯示裝置中還可以包括其他常規(guī)結構，如電源單元、顯示驅動單元等。可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發(fā)明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。