本發(fā)明涉及一種半導體裝置及其制備方法。

背景技術：
存儲如數字數據的存儲器裝置被廣泛地使用在電子產品中。動態(tài)隨機存取內存(dynamicrandomaccessmemory；DRAM)是一種存儲器裝置，其通常包含數百萬相同的電路單元，這些電路單元通稱為存儲單元(memorycells)，而該存儲單元可被充電至代表一數字數據值的一電壓。圖1為一現有DRAM存儲單元10的示意圖。DRAM存儲單元10具有一電容12及一晶體管14。電容12可存儲代表一位元數據的電荷。晶體管14可作為開關，其可控制電荷流進或流出電容12。晶體管14的控制柵極耦接一字元線(wordline)16，晶體管14的漏極耦接一數字線(digitline)18。當讀取存儲單元時，晶體管14是通過字元線16啟動，電容12內的電荷可經由數字線18被讀出放大器(senseamplifier)所讀取，經處理后可決定出存儲單元10內的位元狀態(tài)。將多個存儲單元10安排在一起，并使沿一數字線18排列的存儲單元10不共用一相同的字元線16，且使沿一字元線16排列的存儲單元10不共用一相同的數字線18，即可建構出一存儲陣列(memoryarray)。一典型的存儲陣列可包含數千或百萬的存儲單元。隨著存儲器裝置的尺寸縮減，一定存儲容量的裝置元件也隨著變小及/或排列得更為密集。較小的DRAM可利用埋藏字元線技術(buriedwordlinetechnology)來制作。此技術通常先形成一溝槽，接著一字元線形成于該溝槽內。通常使用氧化物(oxide)來隔離字元線。之后，形成數字線。然后，對絕緣層進行蝕刻，以于其上形成多個存儲單元接觸孔(cellcontactholes)。通常，用來隔離字元線的氧化物并未被妥善地保護，因而在進行蝕刻工藝時，氧化物會受損或在該氧化物上容易形成鎖眼孔(keyholes)或蝕孔(etchedholes)。

技術實現要素：
本發(fā)明的目的在于提供一種半導體裝置，其包含一基材、一字元線、一絕緣材料，以及一蝕刻停止材料?；陌恢w，而該柱體包含一有源區(qū)。字元線形成于基材上。絕緣材料形成于字元線上。蝕刻停止材料形成于絕緣材料上并圍繞著柱體。本發(fā)明的另一目的在于提供一種半導體裝置，其包含一基材、多個字元線、一絕緣材料，以及一蝕刻停止材料。基材包含多個有源區(qū)柱體。多個字元線形成于基材上。絕緣材料遮蓋所述多個字元線。蝕刻停止材料覆蓋(capping)絕緣材料，其中所述多個有源區(qū)柱體的柱體頂面曝露出該蝕刻停止材料。本發(fā)明一實施例揭露一種半導體裝置的制備方法，該制備方法包含下列步驟：形成多個第一溝槽于一基材上；填充一第一絕緣材料于所述多個第一溝槽；形成多個第二溝槽于該基材上，其中所述多個第一溝槽與所述多個第二溝槽界定多個柱體，且各該柱體包含一有源區(qū)；形成一字元線于各該第二溝槽；填充一第二絕緣材料于所述多個第二溝槽；形成一凹陷于該第一絕緣材料與該第二絕緣材料；以及沉積一蝕刻停止材料，覆蓋該凹陷。本發(fā)明的有益效果在于，蝕刻停止材料可在蝕刻工藝中保護絕緣材料，而可避免發(fā)生短路或降低裝置性能等問題。附圖說明圖1為一現有DRAM存儲單元的示意圖。圖2為本發(fā)明一實施例的一半導體裝置的示意圖。圖3為一基材的俯視示意圖，其用于例示一實施例的半導體裝置的制備方法的一些步驟。圖4為沿圖3剖面線1-1的剖面圖。圖5是一實施例的剖視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。圖6為一俯視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。圖7是沿圖6剖面線2-2的剖視圖。圖8是一剖視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。圖9為一俯視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。圖10是沿圖9的剖面線3-3的剖視圖。圖11A和圖11B為剖視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。圖12為一俯視圖，其用于例示一實施例的半導體裝置的制備方法的另一些步驟。其中，附圖標記說明如下：2半導體裝置10存儲單元12電容14晶體管16字元線18數字線21有源區(qū)22字元線23數位線24電容31基材32隔離溝槽33絕緣材料41溝槽42柱體43導電材料44凹陷45絕緣材料51蝕刻停止材料81多晶硅層82金屬層83蓋層91數字線92區(qū)域121間隔層122絕緣材料123襯層131掩模421柱體頂面具體實施方式以下的實施例是配合附圖，例示保護隔開字元線的隔層的技術，所述多個實施例僅為例示，并非本發(fā)明的限制。圖2為本發(fā)明一實施例的一半導體裝置2的示意圖。如圖2所示，半導體裝置2包含多個有源區(qū)(activeareas)21、多個字元線(wordlines)22、多個數字元線(bitlines)或數字線23，以及多個電容24，其中字元線22形成于對應有源區(qū)21之間，數字線23耦接部分的有源區(qū)21，電容24耦接其他部分的有源區(qū)21。一實施例的半導體裝置2的制備方法配合圖3至圖12說明如下。圖3為一基材的俯視示意圖，其用于例示一實施例的半導體裝置2的制備方法的一些步驟。圖4為沿圖3剖面線1-1的剖面圖。如圖3所示，半導體裝置的制備方法首先提供一基材31?；?1可包含硅基材或其他適合用于制作半導體裝置2的基底的基材。在一些實施例中，基材31可先制備，以包括一第一導電型(如N型)層、在第一導電型層上的一第二導電型(如P型)層，以及在第二導電型層上的另一第一導電型(如N+型)層。以光刻工藝(lithographicprocess)，在基材31上形成多個隔離溝槽32。在一些實施例中，光刻工藝包含間隔層圖案技術(spacer-basedpatterningtechniques)。隔離溝槽32可大體為直的且大體為相互平行的。隔離溝槽32可以干蝕刻或其他合適的蝕刻工藝來形成。隔離溝槽32可具有大體上為垂直及/或些微傾斜的側壁。隔離溝槽32然后可以適合的絕緣材料33填充，例如二氧化硅(silicondioxide)。在一些實施例中，絕緣材料33可為旋涂式絕緣材料(spin-ondielectric)。如圖4所示，接著利用光刻工藝，將多個溝槽41形成于基材31上。在一些實施例中，光刻工藝包含間隔層圖案技術(spacer-basedpatterningtechniques)。溝槽41可大體為直的且大體為相互平行的。溝槽41可以干蝕刻或其他合適的蝕刻工藝來形成。溝槽41可具有大體上為垂直及/或些微傾斜的側壁。隔離溝槽32和溝槽41可共同界定多個柱體42，其中各柱體42包含基材31上的一有源區(qū)。參照圖4所示，通過沉積或其他適合工藝，在溝槽41的底面和側壁上形成絕緣材料45(例如：二氧化硅)。利用合適工藝，沉積導電材料43(例如：鎢、氮化鈦(titaniumnitride)、氮化鎢(tungstennitride)或其他適合材料)。接著，凹蝕(recess)導電材料至所需的深度。在溝槽41內剩下的導電材料43構成字元線，其中所述多個字元線在有源區(qū)柱體42之間或鄰近對應的有源區(qū)柱體42。之后，利用適合的工藝再沉積絕緣材料45，以覆蓋留下的導電材料43。接著，利用濕蝕刻或干蝕刻工藝，凹蝕絕緣材料33和45至一深度(從柱體頂面421向下測量)，以形成一凹陷44，其中柱體42的較高部分凸伸于凹陷44中。圖5是一實施例的剖視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。利用一適合工藝，沉積蝕刻停止材料51，并讓沉積蝕刻停止材料51填充凹陷44，覆蓋柱體42。在一些實施例中，蝕刻停止材料51的總厚度H約為柱體42的柱體頂面421上方的蝕刻停止材料51的厚度H1的1.5至2倍。蝕刻停止材料51一般是用來在后續(xù)蝕刻工藝中保護絕緣材料45，以避免絕緣材料45被破壞。蝕刻停止材料51可包含氮化硅(nitride)；然而，其他可用來保護絕緣材料45在接著的蝕刻工藝中不被破壞的合適材料，亦可用作蝕刻停止材料。圖6為一俯視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。圖7是沿圖6剖面線2-2的剖視圖。參照圖6與圖7所示，利用光刻工藝，圖案化蝕刻停止材料51，以露出用來連接數字線的柱體42的有源區(qū)。如圖7所示，利用光刻工藝或其他適合的工藝，將部分的蝕刻停止材料51移除，以露出部分柱體42的有源區(qū)。甚至，在該部分的蝕刻停止材料51移除后，留下凹蝕低于柱體42的有源區(qū)的蝕刻停止材料51。留下的蝕刻停止材料51依然圍繞著對應的柱體42。在一些實施例中，多個呈細長狀的蝕刻停止材料被移除，以露出柱體42的有源區(qū)。在一些實施例中，移除的細長狀的蝕刻停止材料是在平行導電材料43的延伸方向延伸。圖8是一剖視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。沉積用于形成數字線的材料。任何適合形成數字線的材料均可運用在半導體裝置2的制備方法中。在一些實施例中，利用適合的工藝，依序沉積多晶硅層(polysiliconlayer)81、金屬層82及一蓋層(caplayer)83，以形成數字線。圖9為一俯視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。圖10是沿圖9的剖面線3-3的剖視圖。如圖9與圖10所示，在一些實施例中，利用光刻工藝或適合的工藝，圖案化多晶硅層81、金屬層82及蓋層83，以形成多個條數字線91。各數字線91可耦接一行的有源區(qū)。在對應柱體42上及兩相鄰數字線91之間的部分蝕刻停止材料51可至少部分地被移除。在一些實施例中，在兩相鄰數字線91間的部分蝕刻停止材料51被部分地移除，使得對應柱體42的有源區(qū)是局部地露出。在一些實施例中，在兩相鄰數字線91間的對應柱體42的有源區(qū)是完全地露出，且留下的蝕刻停止材料51凹陷入凹陷44內并圍繞對應柱體42。特而言之，運用在兩相鄰數字線91的部分蝕刻停止材料51的凹陷工藝(recessingprocess)可用來進一步降低在柱體42間、接觸著數字線91的蝕刻停止材料51(如圖9所示的區(qū)域92處)的高度。如此，在區(qū)域92處的蝕刻停止材料51的高度會低于在兩數字線91間的區(qū)域中其他留下的蝕刻停止材料51的高度。如圖10所示，圍繞在各柱體42的蝕刻停止材料51具有多個高度不同的部分。在圍繞著圖10所示的柱體42中，有部分的蝕刻停止材料51是低于柱體頂面421，而另有部分的蝕刻停止材料51是高于柱體頂面421。在本實施例中，在數字線91下方的蝕刻停止材料51是高于柱體頂面421。圖11A和圖11B為剖視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。如圖11A所示，在數字線91形成后，間隔層(spacer)121以合適的工藝形成在數字線91上。間隔層121可先沉積隔層材料，然后將間隔層121中在蓋層83和數字線91間的間隔(spaces)底部等的部分以移除工藝(例如：蝕刻工藝)移除。間隔層121可包含蝕刻停止材料。在一些實施例中，間隔層121包含氮化硅(nitride)。接著，如圖11B所示，襯層(linerlayer)123在間隔層121形成后可選擇性地沉積形成。襯層123可包含絕緣材料。在一些實施例中，襯層123可相當地薄，使得后續(xù)的材料沉積或蝕刻工藝不會受到影響。接著，絕緣材料122填充于數字線91間的間隔內，覆蓋數字線91間的柱體42。絕緣材料122可以沉積、旋涂(spincoating)或其他合適的工藝來形成。絕緣材料122可包含氧化硅(siliconoxide)或其他適合的材料。圖12為一俯視圖，其用于例示一實施例的半導體裝置2的制備方法的另一些步驟。如圖12所示，掩模131被用來蝕刻在數字線91間的絕緣材料122，以露出對應柱體42的有源區(qū)。掩模131具有線與間隔圖案(lineandspacepattern)，如圖12所示。從圖12可看出，在本實施例中，在隔離溝槽32內的部分絕緣材料33未被掩模131所遮蓋，且在字元線22上方的部分蝕刻停止材料51未被掩模131所遮蓋。利用適合的蝕刻劑(etchant)，對未被掩模131所遮蓋的在蝕刻停止材料51及/或間隔層121上方的部分絕緣材料122(如圖12所示)進行選擇性蝕刻。此接觸孔蝕刻工藝(contactetchprocess)會停止于蝕刻停止材料51。由于使用蝕刻停止材料51的緣故，絕緣材料45和在隔離溝槽32內的部分絕緣材料33可受保護，而不會在接觸孔蝕刻工藝中被破壞，從而接點(contact)與字元線22間不會發(fā)生短路，而且在隔離溝槽32內的部分絕緣材料33不會變薄或被穿透，使得裝置性能降低。在一些其他實施例中，具有多個對應在數字線91間的柱體42的穿孔的掩?？捎脕硎怪w42的有源區(qū)顯露。在數字線91間的柱體42的有源區(qū)露出后，電容元件可形成并連接露出的有源區(qū)。本發(fā)明的技術內容及技術特點已揭示如上，然而本技術領域的技術人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護范圍應不限于實施范例所揭示者，而應包括各種不背離本發(fā)明的替換及修飾，并為權利要求所涵蓋。