半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，包括襯底、襯底上的柵極、柵極兩側(cè)的源漏區(qū)，在源漏區(qū)上形成有第一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面；在第一接觸金屬層上形成有第二接觸金屬層，第二接觸金屬層的頂面高于柵極的頂面。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在假柵極兩側(cè)形成較低的第一接觸金屬層，去除假柵極之后再在第一接觸金屬層上形成低電阻的第二接觸金屬層，有效降低了源漏接觸電阻，并同時(shí)提高了器件可靠性。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能簡(jiǎn)易實(shí)現(xiàn)低電阻率 的自對(duì)準(zhǔn)接觸結(jié)構(gòu)的三維多柵FinFET及其制造方法。 半導(dǎo)體器件及其制造方法

【背景技術(shù)】
[0002] 在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate)是主要的器件結(jié) 構(gòu)，這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003] 例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑 制短溝道效應(yīng)（SCE)以及漏致感應(yīng)勢(shì)壘降低（DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝 道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動(dòng)電流， 降低了對(duì)于有效柵氧厚度（EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū) 頂面以及兩個(gè)側(cè)面，柵極控制能力更強(qiáng)。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢(shì)。
[0004] 現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多 個(gè)平行的沿第一方向延伸的鰭片和溝槽；對(duì)鰭片執(zhí)行離子注入或者沉積摻雜層并退火，在 鰭片中部形成穿通阻擋層（PTSL)以抑制寄生溝道效應(yīng)；在溝槽中填充絕緣材料，回刻以露 出部分鰭片，形成淺溝槽隔離（STI);在鰭片頂部以及側(cè)壁沉積通常為氧化硅的較薄(例如 僅1?5nm)假柵極絕緣層，在假柵極絕緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻 蝕假柵極層和假柵極絕緣層，形成沿第二方向延伸的假柵極堆疊，其中第二方向優(yōu)選地垂 直于第一方向；以假柵極堆疊為掩模，對(duì)鰭片進(jìn)行淺摻雜形成輕摻雜漏結(jié)構(gòu)（LDD)以抑制 漏致感應(yīng)勢(shì)壘降低效應(yīng)；在假柵極堆疊的沿第一方向的兩側(cè)沉積并刻蝕形成柵極側(cè)墻；在 柵極側(cè)墻的沿第一方向的兩側(cè)的鰭片上外延生長(zhǎng)相同或者相近材料形成源漏區(qū)，優(yōu)選采用 SiGe、SiC等高于Si應(yīng)力的材料以提高載流子遷移率；優(yōu)選地，在源漏區(qū)上形成接觸刻蝕停 止層（CESL);在晶片上沉積層間介質(zhì)層（ILD);刻蝕去除假柵極堆疊，在ILD中留下柵極溝 槽；在柵極溝槽中沉積高k材料（HK)的柵極絕緣層以及金屬/金屬合金/金屬氮化物（MG) 的柵極導(dǎo)電層，并優(yōu)選包括氮化物材質(zhì)的柵極蓋層以保護(hù)金屬柵極。進(jìn)一步地，利用掩?？?蝕ILD形成源漏接觸孔，暴露源漏區(qū)；可選地，為了降低源漏接觸電阻，在源漏接觸孔中形 成金屬硅化物。填充金屬/金屬氮化物形成接觸塞，通常優(yōu)選填充率較高的金屬W、Ti。由 于CESL、柵極側(cè)墻的存在，填充的金屬W、Ti會(huì)自動(dòng)對(duì)準(zhǔn)源漏區(qū)，最終形成接觸塞。
[0005] 然而，值得注意的是，上述W接觸塞的形成是在HK/MG的最終柵極堆疊之后。通常， 沉積、濺射形成金屬W、Ti層之后會(huì)采用CMP或者回刻工藝平坦化W、Ti層直至暴露柵極堆 疊，這種對(duì)于金屬W、Ti的CMP或者刻蝕同時(shí)也會(huì)作用于金屬柵極，使得柵極導(dǎo)電層頂部出 現(xiàn)凹陷，由此影響了柵極的電學(xué)特性。
[0006] 因此為了避免影響柵極堆疊，對(duì)于接觸塞的平坦化以及刻蝕控制高度受到限制， 也即接觸塞W、Ti的頂面至少要高于柵極堆疊中金屬材質(zhì)的柵極導(dǎo)電層的頂面，并優(yōu)選地 高于其上方的柵極蓋層。如此，接觸塞大部分由電阻率較高的金屬W、Ti來制作，使得接觸 塞電阻較大，影響了器件性能提高。
[0007] 另一方面，由于接觸孔尺寸窄小，常用的其他低電阻填充金屬Cu、A1的填充率較 低，容易在接觸孔中形成孔隙，使得接觸可靠性降低。而延展性較佳、電阻率較低的Ag、Au 等則由于價(jià)格昂貴，難以用于大規(guī)模器件制造。


【發(fā)明內(nèi)容】

[0008] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET結(jié)構(gòu)及其 制造方法，能通過簡(jiǎn)化工藝低成本的實(shí)現(xiàn)低電阻率的自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
[0009] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成柵極、柵極兩 側(cè)的源漏區(qū)；在源漏區(qū)上形成第一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面； 在第一接觸金屬層上形成第二接觸金屬層，第二接觸金屬層的頂面高于柵極的頂面。
[0010] 其中，形成柵極、源漏區(qū)的步驟進(jìn)一步包括：在襯底上沿第一方向延伸的多個(gè)鰭片 和溝槽；在溝槽中形成淺溝槽隔離；在鰭片上形成沿第二方向延伸的假柵極堆疊；在假柵 極堆疊的沿第一方向的側(cè)面形成柵極側(cè)墻和源漏區(qū)。
[0011] 其中，在形成淺溝槽隔離之前進(jìn)一步包括：在鰭片中和/或底部形成穿通阻擋層。 [0012] 其中，形成第一接觸金屬層的步驟進(jìn)一步包括：在器件上形成層間介質(zhì)層；刻蝕 層間介質(zhì)層，形成暴露源漏區(qū)的接觸孔；在接觸孔中形成第一接觸金屬層；回刻第一接觸 金屬層，使得第一接觸金屬層的頂面低于柵極的頂面。
[0013] 其中，形成第二接觸金屬層的步驟進(jìn)一步包括：在器件上形成層間介質(zhì)層；刻蝕 層間介質(zhì)層，形成暴露第一接觸金屬層的接觸孔；在接觸孔中形成第二接觸金屬層。
[0014] 其中，在形成第二接觸金屬層之前進(jìn)一步包括：在器件上形成層間介質(zhì)層；去除 假柵極堆疊，在層間介質(zhì)層中留下柵極溝槽；在柵極溝槽中形成最終的柵極堆疊。
[0015] 其中，第一接觸金屬層的電阻率高于第二接觸金屬層的電阻率。
[0016] 其中，第一接觸金屬層的材料包括金屬、金屬的合金、金屬的氮化物，其中所述金 屬選自1、11、？1了 &、1〇及其組合。
[0017] 其中，第二接觸金屬層的材料包括金屬、金屬的合金、金屬的氮化物，其中所述金 屬選自Cu、Al、Ag、Au及其組合。
[0018] 本發(fā)明還提供了一種半導(dǎo)體器件，包括襯底、襯底上的柵極、柵極兩側(cè)的源漏區(qū)， 其特征在于：源漏區(qū)上具有第一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面；第 一接觸金屬層上具有第二接觸金屬層，第二接觸金屬層的頂面高于柵極的頂面。
[0019] 其中，襯底上具有沿第一方向延伸的多個(gè)鰭片以及鰭片之間的淺溝槽隔離，柵極 沿第二方向延伸并且跨越了每個(gè)鰭片，源漏區(qū)位于柵極沿第一方向的兩側(cè)的鰭片上。
[0020] 其中，第一接觸金屬層的電阻率高于第二接觸金屬層的電阻率。
[0021] 其中，第一接觸金屬層的材料包括金屬、金屬的合金、金屬的氮化物，其中所述金 屬選自W、Ti、Pt、Ta、Mo及其組合。
[0022] 其中，第二接觸金屬層的材料包括金屬、金屬的合金、金屬的氮化物，其中所述金 屬選自Cu、Al、Ag、Au及其組合。
[0023] 其中，鰭片中和/或底部具有穿通阻擋層。
[0024] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在假柵極兩側(cè)形成較低的第一接觸金屬 層，去除假柵極之后再在第一接觸金屬層上形成低電阻的第二接觸金屬層，有效降低了源 漏接觸電阻，并同時(shí)提高了器件可靠性。

【專利附圖】

【附圖說明】
[0025] 以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中：
[0026] 圖1至圖14為依照本發(fā)明的FinFET制造方法各步驟的剖面示意圖；
[0027] 圖15為依照本發(fā)明的FinFET的示意性透視圖；以及
[0028] 圖16為依照本發(fā)明的FinFET制造方法的示意性流程圖。

【具體實(shí)施方式】
[0029] 以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了能有效降低了源漏接觸電阻并同時(shí)提高器件可靠性的三維多柵FinFET及 其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語"第 一"、"第二"、"上"、"下"等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明 并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0030] 值得注意的是，以下各個(gè)附圖中上部部分為器件沿圖15中第一方向（鰭片延伸方 向，源漏延伸方向，也即Y-Y'軸線)的剖視圖，中間部分為器件沿第二方向(柵極堆疊延伸方 向，垂直于第一方向，也即X-X'軸線）的柵極堆疊中線的剖視圖，下部部分為器件沿平行于 第二方向且位于柵極堆疊之外(第一方向上具有一定距離）位置處(也即Χ1-ΧΓ軸線）獲得 的剖視圖。
[0031] 如圖1所示，在襯底1上形成沿第一方向延伸的多個(gè)鰭片結(jié)構(gòu)1F以及鰭片結(jié)構(gòu) 之間的溝槽1G，其中第一方向?yàn)槲磥砥骷系绤^(qū)延伸方向（圖15中的Y-Y'軸線)。提供襯 底1，襯底1依照器件用途需要而合理選擇，可包括單晶體硅（Si)、單晶體鍺（Ge)、應(yīng)變硅 (Strained Si)、鍺娃（SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵（GaN)、砷化鎵（GaAs)、 磷化銦（InP)、銻化銦（InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS 工藝兼容的考慮，襯底1優(yōu)選地為體Si。優(yōu)選地，在襯底1上通過LPCVD、PECVD等工藝沉 積形成硬掩模2,材質(zhì)例如為氧化娃、氮化娃、氮氧化娃及其組合。以硬掩模2為掩模，光刻 /刻蝕襯底1，在襯底1中形成多個(gè)沿第一方向平行分布的溝槽1G以及溝槽1G之間剩余的 襯底1材料所構(gòu)成的鰭片1F?？涛g優(yōu)選各向異性的刻蝕，例如等離子體干法刻蝕、反應(yīng)離子 刻蝕（RIE)或者四甲基氫氧化銨（TMAH)濕法腐蝕，使得溝槽1G的深寬比優(yōu)選地大于5:1。
[0032] 如圖2所示，在鰭片1F之間的溝槽1G中通過PECVD、HDPCVD、RTO (快速熱氧化)、 旋涂、FlowCVD等工藝沉積填充材質(zhì)例如為氧化硅、氮氧化硅、氫氧化硅、有機(jī)物等的隔離層 3。優(yōu)選地，在圖2之后、圖3之前進(jìn)一步執(zhí)行CMP、回刻等平坦化工藝，對(duì)隔離層3平坦化直 至暴露硬掩模層2。
[0033] 如圖3所示，在鰭片1F中和/或底部形成STI穿通阻擋層（STI PTSL) 4。在圖2 所示結(jié)構(gòu)平坦化露出硬掩模層2之后，執(zhí)行離子注入，可以包括N、C、F、P、Cl、As、B、In、Sb、 Ga、Si、Ge等及其組合。隨后執(zhí)行退火，例如在500?1200攝氏度下熱處理lms?lOmin， 使得注入的元素與鰭片IF反應(yīng)，形成高摻雜的(摻雜上述材料的Si)或者絕緣材料的(例如 摻雜有上述元素的氧化硅)的穿通阻擋層4。在本發(fā)明一個(gè)實(shí)施例中，控制注入能量和劑量， 僅在鰭片1F中形成了溝道穿通阻擋層4B，如圖3所示，以抑制溝道區(qū)通過STI側(cè)面的泄漏。 然而，在本發(fā)明另一優(yōu)選實(shí)施例中，控制注入能量和劑量，使得穿通阻擋層4還分布在鰭片 1F底部與襯底1界面處作為STI穿通阻擋層4A，以有效隔絕鰭片1F中溝道區(qū)、源漏區(qū)與相 鄰鰭片有源區(qū)之間的泄漏電流。層4B材質(zhì)可以與層4A材質(zhì)相同，也可以包含上述元素中 的不同組分(但至少包含氧)。層4B可以與層4A同時(shí)一次性注入形成(不同元素注入深度 不同)，也可以先后兩次不同深度、劑量的注入，例如可以先深距離注入形成層4A，后淺距離 注入形成層4B，反之亦然。此外，除了上述高摻雜的穿通阻擋層之外，也可以注入大量的氧 (〇)以形成氧化硅基的絕緣層以作為穿通阻擋層（該氧化硅層內(nèi)也可以進(jìn)一步摻雜上述雜 質(zhì))。值得注意的是，溝道穿通阻擋層4B距離鰭片1F頂部(或底部）的高度可以任意設(shè)定， 在本發(fā)明一個(gè)實(shí)施例中優(yōu)選為鰭片1F自身高度的1/3?1/2。STI穿通阻擋層4A和溝道 穿通阻擋層4B厚度例如是5?30nm。層4A的寬度(沿第一和/或第二方向）依照整個(gè)器 件有源區(qū)寬度而設(shè)定，層4B的寬度則與鰭片1F相同，也即層4A的寬度明顯大于層4B的寬 度。
[0034] 如圖4所示，選擇性刻蝕隔離層3,再次形成溝槽1G，暴露出鰭片1F-部分?？梢?采用光刻膠圖形或者其他硬掩模圖形，選擇各向異性的刻蝕方法，例如等離子體干法刻蝕、 RIE，刻蝕隔離層3,使得剩余的隔離層3構(gòu)成了淺溝槽隔離（STI) 3。優(yōu)選地，溝槽1G的深 度，也即STI3頂部距離鰭片1F頂部的距離，大于等于溝道穿通阻擋層4B頂部距離鰭片1F 頂部的距離，以便完全抑制溝道區(qū)之間的穿通。隨后，濕法腐蝕去除了硬掩模2。
[0035] 如圖5所示，在鰭片1F頂部形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)5。在整個(gè)器 件上通過LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、熱氧化、化學(xué)氧化、蒸發(fā)、濺射等 工藝形成假柵極絕緣層5A和假柵極材料層5B，并優(yōu)選進(jìn)一步包括硬掩模層5C。層5A例如 是氧化硅，層5B例如是多晶硅、非晶硅、非晶碳、氮化硅等，層5C例如是氮化硅。以具有垂 直于第一方向的第二方向的矩形開口的掩模板，依次光刻/刻蝕（同樣地，刻蝕是各向異性 的，優(yōu)選等離子體干法刻蝕、RIE)硬掩模層5C、假柵極材料層5B以及假柵極絕緣層5A，在 鰭片1F頂部形成沿第二方向延伸的假柵極堆疊5。如圖5上部以及中部所示，假柵極堆疊 5 (5C/5B/5A)僅分布在沿X-X'軸線的一定寬度范圍內(nèi)，在一定距離之外的Χ1-ΧΓ軸線處 沒有分布。
[0036] 如圖6所示，在多個(gè)假柵極堆疊5的側(cè)壁形成側(cè)墻6。優(yōu)選地，形成側(cè)墻之前先以 假柵極堆疊5為掩模，對(duì)鰭片1F頂部進(jìn)行輕摻雜，包括多角度淺注入或者分子摻雜、擴(kuò)散摻 雜等，在鰭片1F頂部形成了輕摻雜源漏區(qū)（LDD結(jié)構(gòu))1LS和1LD。隨后，在整個(gè)器件上通過 LPCVD、PECVD、HDPCVD、UHVCVD、M0CVD、MBE、ALD、蒸發(fā)、濺射等工藝形成側(cè)墻材料層6，其材質(zhì) 例如氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、類金剛石無定形碳（DLC)等 及其組合。在本發(fā)明一個(gè)實(shí)施例中，優(yōu)選氮化硅。隨后，采用各向同性或者側(cè)面刻蝕較小的 各向異性(側(cè)壁與底部刻蝕速率比例如大于等于1:3)的刻蝕工藝，例如調(diào)整碳氟基氣體碳 氟比的RIE使得對(duì)于側(cè)壁以及底部的過刻蝕（ 〇ver-etch，0E)較小，在假柵極堆疊5的沿第 一方向的側(cè)壁留下側(cè)墻6。隨后可選地，在鰭片1F上被假柵極堆疊5覆蓋部分之外的區(qū)域 上外延生長(zhǎng)提升源漏1HS和1HD。例如通過PECVD、MOCVD、MBE、ALD、熱分解、蒸發(fā)、濺射等工 藝，在鰭片1F頂部輕摻雜區(qū)1LS和1LD上方外延生長(zhǎng)提升漏區(qū)1HD和提升源區(qū)1HS。其中， 提升源漏區(qū)1HS/1HD材質(zhì)可以與襯底1、鰭片1F相同，例如均為Si，也可以材質(zhì)不同，例如 具有更高應(yīng)力的SiGe、Si : C、Si : H、SiSn、GeSn、SiGe: C等及其組合。優(yōu)選地，在外延生長(zhǎng)提 升源漏的同時(shí)進(jìn)行原位摻雜或者外延之后進(jìn)行離子注入而重?fù)诫s，使得提升源漏1HD/1HS 具有高于輕摻雜源漏1LD/1LS的雜質(zhì)濃度。隨后，退火以激活摻雜的雜質(zhì)。
[0037] 如圖7所示，在整個(gè)器件上形成接觸刻蝕停止層（CESL) 7A以及層間介質(zhì)層（ILD) 7B。優(yōu)選地，先在器件上通過PECVD、HDPCVD、濺射等工藝形成氮化硅的接觸刻蝕停止層 7A (可以省略)。隨后，通過旋涂、噴涂、絲網(wǎng)印刷、CVD、PVD等工藝形成氧化硅、低k材料的 ILD7B，其中低k材料包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、 無機(jī)低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟娃玻璃、1^、？36、1^6)、多孔低1^材 料(例如二硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F 多孔無定形碳、多孔金剛石、多孔有機(jī)聚合物)。隨后，采用CMP、回刻等工藝平坦化ILD7B以 及硬掩模層5C直至暴露假柵極堆疊5的假柵極材料層5B。
[0038] 如圖8所示，在ILD7B上形成光刻膠圖形8,用于限定源漏接觸孔的位置。光刻膠 圖形8具有開口 8A，暴露了 ILD7B頂部，下方即未來需要形成源漏接觸孔的區(qū)域，也即源漏 區(qū)1HS、1HD正上方。由圖8上部可知，光刻膠圖形8覆蓋了假柵極堆疊5的區(qū)域。
[0039] 如圖9所示，以光刻膠圖形8為掩模，依次刻蝕ILD7B、接觸刻蝕停止層7A，直至暴 露源漏區(qū)1HS/1HD，形成接觸孔7C?？涛g方法優(yōu)選各向異性的干法刻蝕，例如等離子干法刻 蝕或者RIE。由于柵極側(cè)墻6、柵極蓋層5C以及接觸刻蝕停止層7A為材質(zhì)較硬的氮化硅材 料，刻蝕最終停止在源漏區(qū)上，假柵極堆疊5受到側(cè)墻6和蓋層5C的保護(hù)而未受影響。此 時(shí)，如圖9上部所示，假柵極堆疊5頂部還具有部分CESL的層7A ;如圖9下部所示，源漏區(qū) 頂部的CESL的層7A則被去除。優(yōu)選地，通過濕法或者干法工藝去除光刻膠圖形8。
[0040] 如圖10所示，在接觸孔7C中填充第一接觸金屬層9A。例如通過M0CVD、MBE、ALD、 蒸發(fā)、濺射等工藝，形成了第一接觸金屬層9A。層9A優(yōu)選延展性較好、填充率較高并且相 對(duì)低成本的材料，例如包括W、Ti、Pt、Ta、Mo等金屬、這些金屬的合金、以及這些金屬的相應(yīng) 氮化物。層9A的電阻率相對(duì)稍后的層9B較大。隨后，采用CMP、回刻等工藝平坦化第一接 觸金屬層9A，直至暴露假柵極堆疊5頂部的CESL層7A。此外，優(yōu)選地，在填充層9A之前 優(yōu)選在源漏區(qū)上形成金屬硅化物(未示出）以降低接觸電阻。例如，在接觸孔中蒸發(fā)、濺射、 MOCVD、MBE、ALD形成金屬層(未示出），其材質(zhì)例如Ni、Pt、Co、Ti、W等金屬以及金屬合金。 在250?1000攝氏度下退火lms?lOmin，使得金屬或金屬合金與源漏區(qū)中所含的Si元素 反應(yīng)形成金屬硅化物，以降低接觸電阻。
[0041] 如圖11所示，回刻（etch-back)第一接觸金屬層9A使其頂部低于假柵極堆疊5 的頂部(例如低于假柵極蓋層5C的頂部，并且優(yōu)選進(jìn)一步低于假柵極材料層5B的頂部)，重 新在ILD7B中露出了接觸孔的一部分?；乜坦に嚳梢圆捎玫入x子干法刻蝕、RIE，也可以針 對(duì)金屬材質(zhì)選用濕法腐蝕，例如硝酸、硫酸、鹽酸等濃酸。隨后，在接觸孔中再次形成層間介 質(zhì)層（ILD)7D并平坦化直至暴露假柵極蓋層5C。層7D的形成工藝和材料可以與ILD7B相 同，也可以不同。優(yōu)選地，進(jìn)一步去除了假柵極堆疊5頂部的假柵極蓋層5C。
[0042] 如圖12所示，去除假柵極堆疊5,形成最終柵極堆疊10。去除假柵極堆疊5,可以 采用濕法腐蝕，例如熱磷酸針對(duì)氮化硅，TMAH針對(duì)多晶硅、非晶硅，強(qiáng)酸(硫酸、硝酸）以及 強(qiáng)氧化劑(臭氧、雙氧水）組合針對(duì)非晶碳、DLC，HF基腐蝕液(稀釋HF或者ΒΟΕ，Β0Ε為緩釋 刻蝕劑，NH4F與HF混合溶液）針對(duì)氧化硅，由此去除假柵極材料層5B以及假柵極絕緣層 5A，直至暴露鰭片1F頂部。此外，也可以采用各向異性的干法刻蝕(僅沿第二方向的X-X' 軸線)，調(diào)節(jié)碳氟基氣體的配比，使得底部刻蝕速率大于側(cè)壁刻蝕速率(刻蝕比例如大于5:1 并優(yōu)選10?15:1)，由此刻蝕形成垂直側(cè)壁形貌的柵極溝槽(未示出）。隨后，采用PECVD、 HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等工藝，在柵極溝槽中形成了柵極堆疊10。柵極堆疊 10至少包括高k材料的柵極絕緣層10A以及金屬基材料的柵極導(dǎo)電層10B。高k材料包括 但不限于包括選自 Hf〇2、HfSiOx、HfSiON、HfA10x、HfTaO x、HfLaOx、HfAlSiOx、HfLaSiOx 的鉿 基材料(其中，各材料依照多元金屬組分配比以及化學(xué)價(jià)不同，氧原子含量x可合理調(diào)整， 例如可為1?6且不限于整數(shù))，或是包括選自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基高K 介質(zhì)材料，或是包括A1203，以其上述材料的復(fù)合層。柵極導(dǎo)電層10B則可為多晶硅、多晶鍺 硅、或金屬，其中金屬可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、 Er、La等金屬單質(zhì)、或這些金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層10B中還可摻雜 有(：4、隊(duì)0、8、？^8等元素以調(diào)節(jié)功函數(shù)。柵極導(dǎo)電層1(?與柵極絕緣層1(^之間還優(yōu)選 通過PVD、CVD、ALD等常規(guī)方法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為M xNy、MxSiyNz、 MxAlyNz、MaAlxSi yNz，其中Μ為了&、11、!^、21^〇、1或其它元素。值得注意的是，由于在圖11 中回刻第一接觸金屬層9Α使其頂面低于假柵極堆疊5的層5Β頂面，因此在圖12中層9Α 同樣低于最終柵極堆疊10的層10Β頂面。
[0043] 如圖13所示，在整個(gè)器件上形成最終的頂層ILD7E。與ILD7B、ILD7D類似，通過 旋涂、噴涂、絲網(wǎng)印刷、CVD、PVD等工藝形成氧化硅、低k材料的ILD7E，其中低k材料包括但 不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無機(jī)低k材料(例如無定形碳 氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷（SSQ)基 多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F多孔無定形碳、多孔金剛石、 多孔有機(jī)聚合物)。優(yōu)選地，各個(gè)ILD層7B、7D、7E材質(zhì)相同。
[0044] 如圖14所示，刻蝕ILD7E、7D直至暴露第一接觸金屬層9A，在ILD層中再次形成 源漏接觸孔。隨后，通過M0CVD、MBE、ALD、蒸發(fā)、濺射等工藝形成第二接觸金屬層9B。層9B 的材質(zhì)與層9A不同，優(yōu)選較低電阻率的金屬。層9A直接與硅或者金屬硅化物接觸，因此優(yōu) 先考慮填充率高、接合強(qiáng)度高的材料；層9B與金屬的層9A接觸，因此可以優(yōu)先考慮電阻率 低、成本低的材料。在本發(fā)明一個(gè)實(shí)施例中，第二接觸金屬層9B的材料包括Cu、Al、Ag、Au 等金屬、這些金屬的合金、以及這些金屬的氮化物。隨后，平坦化層9B直至暴露ILD7E。通 過控制ILD7E的高度/厚度，可以控制最終層9B的厚度。優(yōu)選地，使得層9B的頂面高于柵 極堆疊10中柵極導(dǎo)電層10B的頂面，以便提供良好的低電阻源漏接觸。
[0045] 最終形成的器件結(jié)構(gòu)透視圖如圖15所示，剖視圖如圖14所示，器件包括：襯底上 沿第一方向延伸的多個(gè)鰭片，沿第二方向延伸（與第一方向相交并且優(yōu)選地垂直）并且跨越 了每個(gè)鰭片的柵極，位于柵極沿第一方向的兩側(cè)的鰭片上的源漏區(qū)，其中，源漏區(qū)上具有第 一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面(可以避免平坦化第一接觸金屬層 時(shí)損害金屬柵極）；第一接觸金屬層上還具有第二接觸金屬層，第二接觸金屬層的頂面高于 柵極的頂面(可以有效增大接觸金屬的體積從而降低電阻）；第一接觸金屬層與第二接觸金 屬層材質(zhì)不同。優(yōu)選地，第二接觸金屬層的電阻率低于第一接觸金屬層(可以通過底層的高 電阻率的W層提高填充率和粘附力，通過上層的低電阻率的Cu層降低接觸電阻)。此外，鰭 片中和/或鰭片與襯底界面處具有穿通阻擋層。其余各個(gè)部件結(jié)構(gòu)以及參數(shù)、材料均在方 法中詳述，在此不再贅述。
[0046] 此外，雖然本發(fā)明實(shí)施例中列舉了 FinFET作為示例，然而本發(fā)明的技術(shù)方案也可 以用于各種平面M0SFET，只要其源漏接觸包括上下兩層電阻率不同的金屬即可。
[0047] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在假柵極兩側(cè)形成較低的第一接觸金屬 層，去除假柵極之后再在第一接觸金屬層上形成低電阻的第二接觸金屬層，有效降低了源 漏接觸電阻，并同時(shí)提高了器件可靠性。
[0048] 盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需 脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可 做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在 于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu) 及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上形成柵極、柵極兩側(cè)的源漏區(qū)； 在源漏區(qū)上形成第一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面； 在第一接觸金屬層上形成第二接觸金屬層，第二接觸金屬層的頂面高于柵極的頂面。
2. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成柵極、源漏區(qū)的步驟進(jìn)一步包括： 在襯底上沿第一方向延伸的多個(gè)鰭片和溝槽； 在溝槽中形成淺溝槽隔離； 在鰭片上形成沿第二方向延伸的假柵極堆疊； 在假柵極堆疊的沿第一方向的側(cè)面形成柵極側(cè)墻和源漏區(qū)。
3. 如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，在形成淺溝槽隔離之前進(jìn)一步包括：在 鰭片中和/或底部形成穿通阻擋層。
4. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成第一接觸金屬層的步驟進(jìn)一步包 括： 在器件上形成層間介質(zhì)層； 刻蝕層間介質(zhì)層，形成暴露源漏區(qū)的接觸孔； 在接觸孔中形成第一接觸金屬層； 回刻第一接觸金屬層，使得第一接觸金屬層的頂面低于柵極的頂面。
5. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成第二接觸金屬層的步驟進(jìn)一步包 括： 在器件上形成層間介質(zhì)層； 刻蝕層間介質(zhì)層，形成暴露第一接觸金屬層的接觸孔； 在接觸孔中形成第二接觸金屬層。
6. 如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，在形成第二接觸金屬層之前進(jìn)一步包 括：在器件上形成層間介質(zhì)層；去除假柵極堆疊，在層間介質(zhì)層中留下柵極溝槽；在柵極溝 槽中形成最終的柵極堆疊。
7. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，第一接觸金屬層的電阻率高于第二接 觸金屬層的電阻率。
8. 如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，第一接觸金屬層的材料包括金屬、金屬 的合金、金屬的氮化物，其中所述金屬選自W、Ti、Pt、Ta、Mo及其組合。
9. 如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，第二接觸金屬層的材料包括金屬、金屬 的合金、金屬的氮化物，其中所述金屬選自Cu、Al、Ag、Au及其組合。
10. -種半導(dǎo)體器件，包括襯底、襯底上的柵極、柵極兩側(cè)的源漏區(qū)，其特征在于：源漏 區(qū)上具有第一接觸金屬層，第一接觸金屬層的頂面低于柵極的頂面；第一接觸金屬層上具 有第二接觸金屬層，第二接觸金屬層的頂面高于柵極的頂面。
11. 如權(quán)利要求10的半導(dǎo)體器件，其中，襯底上具有沿第一方向延伸的多個(gè)鰭片以及 鰭片之間的淺溝槽隔離，柵極沿第二方向延伸并且跨越了每個(gè)鰭片，源漏區(qū)位于柵極沿第 一方向的兩側(cè)的鰭片上。
12. 如權(quán)利要求10的半導(dǎo)體器件，其中，第一接觸金屬層的電阻率高于第二接觸金屬 層的電阻率。
13. 如權(quán)利要求12的半導(dǎo)體器件，其中，第一接觸金屬層的材料包括金屬、金屬的合 金、金屬的氮化物，其中所述金屬選自W、Ti、Pt、Ta、Mo及其組合。
14. 如權(quán)利要求12的半導(dǎo)體器件，其中，第二接觸金屬層的材料包括金屬、金屬的合 金、金屬的氮化物，其中所述金屬選自Cu、Al、Ag、Au及其組合。
15. 如權(quán)利要求11的半導(dǎo)體器件，其中，鰭片中和/或底部具有穿通阻擋層。
【文檔編號(hào)】H01L23/528GK104124164SQ201310151460
【公開日】2014年10月29日 申請(qǐng)日期:2013年4月27日 優(yōu)先權(quán)日:2013年4月27日
【發(fā)明者】殷華湘, 朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所