一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成蝕刻停止層；在所述蝕刻停止層上形成致密低k介電層；在所述致密低k介電層上形成多孔低k介電層。根據(jù)本發(fā)明，可以增強芯片結(jié)構(gòu)中的多孔低k介電層和蝕刻停止層之間的附著性，從而減輕芯片-封裝相互作用所造成的封裝失效。
【專利說明】一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種提高多孔低k介電層與其下方的 蝕刻停止層之間的附著性的方法。

【背景技術(shù)】
[0002] 近幾年來，倒裝芯片（Flip-Chip)已經(jīng)發(fā)展成為高端半導(dǎo)體器件以及高密度器件 封裝領(lǐng)域中經(jīng)常采用的封裝形式。該封裝技術(shù)是在芯片的焊盤上沉積鉛錫焊球，然后將芯 片翻轉(zhuǎn)加熱，利用熔融的鉛錫焊球與陶瓷基板的粘合來實現(xiàn)芯片與基板之間的互連。
[0003] 在如圖1所示的芯片結(jié)構(gòu)中，半導(dǎo)體襯底100上形成有有源器件層。所述有源器件 層包括柵極結(jié)構(gòu)，作為一個示例，柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層、柵極材料 層和柵極硬掩蔽層。在半導(dǎo)體襯底1〇〇中位于柵極結(jié)構(gòu)的正下方的兩側(cè)形成有源/漏區(qū)， 在源/漏區(qū)之間是溝道區(qū)；在柵極結(jié)構(gòu)以及源/漏區(qū)上形成有自對準硅化物。所述有源器 件層中還形成有一層或多層互連金屬層，為了簡化，圖1只示出半導(dǎo)體襯底100。
[0004] 在半導(dǎo)體襯底100上形成有自下而上依次層疊的蝕刻停止層101和層間介電層 102。蝕刻停止層101的材料優(yōu)選摻雜氮的碳化硅，其作用是防止銅互連金屬的縱向擴散以 及作為蝕刻層間介電層102以在其中形成用于填充銅互連金屬的溝槽和通孔的蝕刻停止 層。為了使層間介電層102具有較低的介電常數(shù)（即k值)，通常在形成層間介電層102的 材料中含有造孔劑前體，通過紫外輻照的方式，提高層間介電層102的孔隙度，使層間介電 層102轉(zhuǎn)變?yōu)槎嗫椎蚹介電層。
[0005] 采用倒裝芯片技術(shù)封裝如圖1所示的芯片結(jié)構(gòu)時，由于多孔低k介電層的機械強 度較差進而導(dǎo)致其與蝕刻停止層之間的附著性變差，因此，在多孔低k介電層與蝕刻停止 層的界面位置會發(fā)生封裝失效現(xiàn)象，導(dǎo)致芯片結(jié)構(gòu)的部分脫落。
[0006] 因此，需要提出一種方法，以解決上述問題。


【發(fā)明內(nèi)容】

[0007] 針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體 襯底，在所述半導(dǎo)體襯底上形成蝕刻停止層；在所述蝕刻停止層上形成致密低k介電層；在 所述致密低k介電層上形成多孔低k介電層。
[0008] 進一步，形成所述多孔低k介電層的工藝步驟包括：在所述致密低k介電層上形成 層間介電層；采用紫外輻照工藝使所述層間介電層轉(zhuǎn)變?yōu)樗龆嗫椎蚹介電層。
[0009] 進一步，所述蝕刻停止層的材料為氮化硅、摻雜氮的碳化硅或者摻雜碳的氮化硅。
[0010] 進一步，在所述致密低k介電層的下方還形成有氧化物層。
[0011] 進一步，所述氧化物層的介電常數(shù)為3. 8-4. 6。
[0012] 進一步，所述致密低k介電層的介電常數(shù)為2. 7-3. 0。
[0013] 進一步，所述層間介電層的構(gòu)成材料為具有低介電常數(shù)的材料。
[0014] 進一步，所述層間介電層的構(gòu)成材料中含有造孔劑前體。
[0015] 進一步，所述多孔低k介電層的介電常數(shù)小于2. 7且與所述致密低k介電層的介 電常數(shù)相近。
[0016] 進一步，所述多孔低k介電層的介電常數(shù)為2. 55，所述致密低k介電層的介電常數(shù) 為 2. 7。
[0017] 進一步，所述致密低k介電層的介電常數(shù)為3. 0,所述多孔低k介電層包括自下而 上依次層疊的第一多孔低k介電層和第二多孔低k介電層，其中，所述第一多孔低k介電層 的介電常數(shù)為2. 55,所述第二多孔低k介電層的介電常數(shù)為2. 65
[0018] 根據(jù)本發(fā)明，可以增強芯片結(jié)構(gòu)中的多孔低k介電層和蝕刻停止層之間的附著 性，從而減輕芯片-封裝相互作用（CPI)所造成的封裝失效。

【專利附圖】

【附圖說明】
[0019] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。
[0020] 附圖中：
[0021] 圖1為根據(jù)現(xiàn)有技術(shù)形成的芯片結(jié)構(gòu)的示意性剖面圖；
[0022] 圖2A-圖2D為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器 件的示意性剖面圖；
[0023] 圖3為本發(fā)明示例性實施例的方法提高多孔低k介電層與其下方的蝕刻停止層之 間的附著性的流程圖。

【具體實施方式】
[0024] 在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進 行描述。
[0025] 為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出 的提高多孔低k介電層與其下方的蝕刻停止層之間的附著性的方法。顯然，本發(fā)明的施行 并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如 下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0026] 應(yīng)當理解的是，當在本說明書中使用術(shù)語"包含"和/或"包括"時，其指明存在所 述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整 體、步驟、操作、元件、組件和/或它們的組合。
[0027][示例性實施例]
[0028] 下面，參照圖2A-圖2D和圖3來描述根據(jù)本發(fā)明示例性實施例的方法提高多孔低 k介電層與其下方的蝕刻停止層之間的附著性的的詳細步驟。
[0029] 參照圖2A-圖2D，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所 分別獲得的器件的示意性剖面圖。
[0030] 首先，如圖2A所示，提供半導(dǎo)體襯底200,半導(dǎo)體襯底200的構(gòu)成材料可以采用未 摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅（SOI)等。作為示例，在本實施例中，半導(dǎo) 體襯底200的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底200中形成有隔離結(jié)構(gòu)和各種阱（well) 結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離（STI)結(jié)構(gòu)或者局部氧化硅（LOCOS)隔離結(jié)構(gòu)，其將半導(dǎo) 體襯底200分為NM0S區(qū)和PM0S區(qū)，為了簡化，在圖2A中只示出半導(dǎo)體襯底200。
[0031] 在半導(dǎo)體襯底200上形成有有源器件層。所述有源器件層包括柵極結(jié)構(gòu)，作為一 個示例，柵極結(jié)構(gòu)可包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。在 半導(dǎo)體襯底200中位于柵極結(jié)構(gòu)的正下方的兩側(cè)形成有源/漏區(qū)，在源/漏區(qū)之間是溝道 區(qū)；在柵極結(jié)構(gòu)以及源/漏區(qū)上形成有自對準硅化物。所述有源器件層中還形成有一層或 多層互連金屬層，為了簡化，在圖2A中只示出半導(dǎo)體襯底200。
[0032] 接下來，在半導(dǎo)體襯底200上形成蝕刻停止層201。蝕刻停止層201的材料包括 氮化硅、摻雜氮的碳化硅或者摻雜碳的氮化硅，其作用是防止銅互連金屬的縱向擴散以及 作為蝕刻后續(xù)形成的層間介電層以在其中形成用于填充銅互連金屬的溝槽和通孔的蝕刻 停止層。形成蝕刻停止層201的工藝可以采用本領(lǐng)域技術(shù)人員所熟習的各種適宜的工藝技 術(shù)，例如化學氣相沉積工藝。
[0033] 接著，如圖2B所示，在蝕刻停止層201上依次形成氧化物層202和致密低k介電 層203。形成氧化物層202和致密低k介電層203的工藝可以采用本領(lǐng)域技術(shù)人員所熟習 的各種適宜的工藝技術(shù)，例如采用化學氣相沉積工藝形成氧化物層202,采用化學氣相沉積 工藝或旋涂介電層工藝形成致密低k介電層203。氧化物層202的介電常數(shù)為3. 8-4. 6,致 密低k介電層203的介電常數(shù)為2. 7-3. 0。需要說明的是，氧化物層202的形成是可選步 驟。
[0034] 接著，如圖2C所示，在致密低k介電層203上形成層間介電層204。形成層間介 電層204的工藝可以采用本領(lǐng)域技術(shù)人員所熟習的各種適宜的工藝技術(shù)，例如化學氣相沉 積工藝或旋涂介電層工藝。層間介電層204的構(gòu)成材料為具有低介電常數(shù)（k值）的材料， 為了進一步降低層間介電層204的k值，形成層間介電層202的構(gòu)成材料中含有造孔劑前 體，例如C 1(IH16 (ATRP)。需要說明的是，形成致密低k介電層203的構(gòu)成材料中沒有造孔劑 前體。
[0035] 接著，如圖2D中的箭頭所示，通過紫外輻照的方式，提高層間介電層204的孔隙 度，使層間介電層204轉(zhuǎn)變?yōu)槎嗫椎蚹介電層204'，從而進一步降低層間介電層204的k 值，同時，還可以增強多孔低k介電層204'和致密低k介電層203之間的附著性。需要說 明的是，多孔低k介電層204'的k值小于2. 7且與致密低k介電層203的k值相近，例如， 在本實施例中，多孔低k介電層204'的k值為2. 55,致密低k介電層203的k值為2. 7 ;在 另一實施例中，致密低k介電層203的k值為3. 0,多孔低k介電層204'包括自下而上依 次層疊的第一多孔低k介電層和第二多孔低k介電層，其中，第一多孔低k介電層的k值為 2. 55,第二多孔低k介電層的k值為2. 65,并且，第二多孔低k介電層的厚度與致密低k介 電層203的厚度相近，第一多孔低k介電層的厚度大于第二多孔低k介電層的厚度。
[0036] 至此，完成了根據(jù)本發(fā)明示例性實施例的方法實施的工藝步驟，接下來，可以在上 述形成于半導(dǎo)體襯底200上的層疊結(jié)構(gòu)中形成銅互連金屬，形成所述銅互連金屬的工藝與 傳統(tǒng)工藝完全相同。需要說明的是，在本實施例中，所述層疊結(jié)構(gòu)包括自下而上依次層疊 的蝕刻停止層201、氧化物層202、致密低k介電層203和多孔低k介電層204'。根據(jù)本發(fā) 明，通過在蝕刻停止層201和多孔低k介電層204'之間設(shè)置自下而上依次層疊的氧化物層 202、致密低k介電層203,可以增強芯片結(jié)構(gòu)中的多孔低k介電層和蝕刻停止層之間的附著 性，從而減輕芯片-封裝相互作用所造成的封裝失效。
[0037] 參照圖3,其中示出了根據(jù)本發(fā)明示例性實施例的方法提高多孔低k介電層與其 下方的蝕刻停止層之間的附著性的流程圖，用于簡要示出整個制造工藝的流程。
[0038] 在步驟301中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成蝕刻停止層；
[0039] 在步驟302中，在蝕刻停止層上形成致密低k介電層；
[0040] 在步驟303中，在致密低k介電層上形成多孔低k介電層。
[0041] 本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1. 一種半導(dǎo)體器件的制造方法，包括： 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成蝕刻停止層； 在所述蝕刻停止層上形成致密低k介電層； 在所述致密低k介電層上形成多孔低k介電層。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述多孔低k介電層的工藝步驟包 括：在所述致密低k介電層上形成層間介電層；采用紫外輻照工藝使所述層間介電層轉(zhuǎn)變 為所述多孔低k介電層。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述蝕刻停止層的材料為氮化硅、摻雜氮 的碳化硅或者摻雜碳的氮化硅。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述致密低k介電層的下方還形成有氧 化物層。
5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，所述氧化物層的介電常數(shù)為3. 8-4. 6。
6. 根據(jù)權(quán)利要求1或4所述的方法，其特征在于，所述致密低k介電層的介電常數(shù)為 2· 7_3· 0。
7. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述層間介電層的構(gòu)成材料為具有低介 電常數(shù)的材料。
8. 根據(jù)權(quán)利要求7所述的方法，其特征在于，所述層間介電層的構(gòu)成材料中含有造孔 劑前體。
9. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多孔低k介電層的介電常數(shù)小于2. 7 且與所述致密低k介電層的介電常數(shù)相近。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，所述多孔低k介電層的介電常數(shù)為 2. 55,所述致密低k介電層的介電常數(shù)為2. 7。
11. 根據(jù)權(quán)利要求9所述的方法，其特征在于，所述致密低k介電層的介電常數(shù)為3.0， 所述多孔低k介電層包括自下而上依次層疊的第一多孔低k介電層和第二多孔低k介電 層，其中，所述第一多孔低k介電層的介電常數(shù)為2. 55,所述第二多孔低k介電層的介電常 數(shù)為2. 65。
【文檔編號】H01L21/768GK104124199SQ201310151401
【公開日】2014年10月29日 申請日期:2013年4月27日 優(yōu)先權(quán)日:2013年4月27日
【發(fā)明者】周鳴 申請人:中芯國際集成電路制造(上海)有限公司