專利名稱：基板及應用其的半導體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種基板及應用其的半導體結(jié)構(gòu)，且特別是有關(guān)于一種并非所有走線都連接到電鍍線的基板及應用其的半導體結(jié)構(gòu)。
背景技術(shù)：
傳統(tǒng)長條基板在單一化前通常會電鍍一接墊層于走線上，然后再進行切割。然而，切割后，所有的走線都殘留有一作為電鍍連接的線段，此些殘留線段導致線路信號損失增大。

發(fā)明內(nèi)容
本發(fā)明有關(guān)于一種基板及應用其的半導體結(jié)構(gòu)，可改善線路信號損失的問題。根據(jù)本發(fā)明一實施例，提出一種基板及應用其的半導體結(jié)構(gòu)?；灏ㄒ换摹⒁浑婂兙€、m條走線及一凹陷部?；木哂幸环庋b單元區(qū)。電鍍線鄰近封裝單元區(qū)的邊緣設置。m條走線形成于此些封裝單元區(qū)內(nèi)，m條走線中的η條走線延伸至電鍍線，其中m為等于或大于2的正整數(shù)，而η選自于I到(m-Ι)的其中一數(shù)值。凹陷部電性隔離m條走線。根據(jù)本發(fā)明另一實施例，提出一種基板及應用其的半導體結(jié)構(gòu)。半導體結(jié)構(gòu)包括一基板、一芯片及一電性連接件?；灏ㄒ换?、m條走線及一凹陷部?；木哂幸环庋b單元區(qū)。m條走線形成于此些封裝單元區(qū)內(nèi)，m條走線中的η條走線延伸至電鍍線，其中m等于或大于2的正整數(shù)，而η選自于I到(m-Ι)的其中一數(shù)值。凹陷部電性隔離m條走線。芯片設于基板上。電性連接件電性連接芯片與m條走線。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下:


圖1A繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的俯視圖。圖1B繪示圖1A沿方向1B-1B’的剖視圖。圖1C繪示圖1A沿方向1C-1C’的剖視圖。圖1D繪示圖1A沿方向1D-1D’的剖視圖。圖2繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。圖3繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。圖4繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。圖5A繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。圖5B繪示圖5A中沿方向5B-5B’的剖視圖。圖6繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的俯視圖。圖7繪示圖1的半導體結(jié)構(gòu)的信號測試圖。圖8A至SE繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的制造過程圖。
主要元件符號說明:100、200、300、400、500:半導體結(jié)構(gòu)
110:某板110u、lllu、112u:上表面111:基材Illb:下表面Ills:邊緣側(cè)面112:走線群組112e:走線延伸部112p:接墊部112t、112t，:走線112v、112v’:導通孔1121:走線段113:凹陷部114:連接線115:電鍍線120:芯片120R:芯片設置區(qū)120u:主動面130:電性連接件140:封裝體140R:封裝單元區(qū)150:保護層150a:開孔C1、C2:曲線
具體實施例方式請參照圖1A，其繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的俯視圖。半導體結(jié)構(gòu)100包括基板110、芯片120、數(shù)個電性連接件130、封裝體140 (圖1D)及保護層150?；?10包括基材111 (圖1B)、數(shù)個走線群組112及數(shù)個凹陷部113?；?11的材質(zhì)可選自于有機(organic)材料、陶瓷(ceramic)材料、娃基材或金屬。此外,基材111
可以是單層或多層線路基材?；?11具有邊緣側(cè)面Ills。各走線群組112形成于基材111上且包括m條走線112t。本例的走線群組112的數(shù)量以四個為例說明，其分別鄰近于芯片120的四個側(cè)邊；然而，數(shù)個走線群組112亦可鄰近于芯片120的單個側(cè)邊。此外，走線群組112的數(shù)量亦可少于或多于四個。各走線群組112中，走線112t的數(shù)量m為大于2的正整數(shù)，其上限值視實際的線路布局而定，本發(fā)明實施例不加以限制。m條走線112t中的η條延伸至對應的邊緣側(cè)面Ills,其中η選自于I到(m-Ι)的其中一數(shù)值。也就是說，至少一條但非所有的走線112t需延伸到基材111的邊緣側(cè)面Ills，因此可降低信號損失。當連接到邊緣側(cè)面Ills的走線112t愈少條，信號損失愈少。本例中，以走線112t’延伸至邊緣側(cè)面Ills為例說明。此外，各走線群組112中走線112t的數(shù)量可相異或完全相同。各走線群組112包括數(shù)個導通孔112v，其延伸于伸基材111的上表面lllu(圖1B)與下表面1111^(圖18)之間，以電性連接基材111的多層線路層或電性連接基材111的上表面Illu與下表面111b。此些導通孔112v中至少二者與邊緣側(cè)面Ills的距離可相同或相異，其位置可視線路布局而定，本發(fā)明實施例不加以限制。走線112t’連接于導通孔112v’，信號可經(jīng)由走線112t’傳輸于芯片120與導通孔112v’之間。導通孔112v’與邊緣側(cè)面Ills之間的走線段1121為電鍍線路，其并無實質(zhì)上的電路功能。本例中，導通孔112v’對應的走線群組112的所有導通孔112v中最靠近邊緣側(cè)面Ills的導通孔，如此，從導通孔112v’與邊緣側(cè)面Ills之間的走線段1121的長度可縮短，而降低信號損失。當走線段1121的長度愈短，信號損失愈少。各走線群組112中，單個凹陷部113經(jīng)過所有的走線112t，以電性隔離此些走線112t。舉例來說條走線112t各包括接墊部112p及走線延伸部112e,各走線延伸部112e從對應的接墊部112p延伸至凹陷部113而與其它走線延伸部112e經(jīng)由凹陷部113電性隔離。此外，凹陷部113可透 過激光、刀具或蝕刻方式形成。請參照圖1B(未繪示封裝體140)，其繪示圖1A沿方向1B-1B’的剖視圖。凹陷部113從走線延伸部112e的上表面112u經(jīng)由整個走線延伸部112e及基材111的部分厚度，以完全切斷走線延伸部112e。保護層150 (例如是防焊層)覆蓋走線112t且具有至少一開孔150a。本例中，單個開孔150a的區(qū)域?qū)趩蝹€走線群組112，然亦可多個開孔150a對應于單個走線群組112。各m條線112t的接墊部112p及走線延伸部112e從開孔150a露出，如此一來，在形成凹陷部113的形成工藝中，凹陷部113可透過開孔150a經(jīng)過而切斷露出的走線延伸部112e。由于接墊部112p從開孔150a露出，可使電性連接件130 (圖1D)經(jīng)由開孔150a連接接墊部112p。請參照圖1C(未繪示封裝體140)，其繪示圖1A沿方向1C-1C’的剖視圖。保護層150的開孔150a的面積大于m條走線112t的分布范圍，而露出m條走線112t,使凹陷部113得以經(jīng)過而切斷所有露出的走線延伸部112e。請參照圖1D，其繪示圖1A沿方向1D-1D’的剖視圖。凹陷部113位于芯片120與基板Iio的邊緣側(cè)面Ills之間。芯片120以其主動面120U朝上方位設于基板110上，且透過電性連接件130電性連接于走線112t的接墊部112p上，本例中，電性連接件130焊線。另一例中，芯片120可以是覆晶(flip chip)，其以其主動面120u朝下方位設于基板110的上表面IlOu上且透過至少一凸塊電性連接于走線112t的接墊部112p。本例中，走線群組112(圖1A)形成于基材111的上表面lllu，然另一例中亦可同時形成于上表面Illu與下表面111b。封裝體140形成于基板110的上表面IlOu且包覆芯片120及電性連接件130。封裝體140可包括酌.醒基樹脂(Novolac-based resin)、環(huán)氧基樹脂(epoxy-basedresin)、娃基樹脂(silicone-based resin)或其他適當?shù)陌矂?。封裝體140亦可包括適當?shù)奶畛鋭?，例如是粉狀的二氧化硅?？衫脭?shù)種封裝技術(shù)形成封裝體140，例如是壓縮成型(compression molding)、注身寸成型(injection molding)或轉(zhuǎn)注成型(transfermolding)。請參照圖2，其繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。半導體結(jié)構(gòu)200包括基板110、芯片120、數(shù)個電性連接件130、封裝體140 (未繪示)及保護層150?；?10包括基材111 (未繪示于圖2)、數(shù)個走線群組112及凹陷部113。本例中，保護層的開孔150a露出至少二走線群組112。各走線群組112中，走線112t的數(shù)量m大于2，其中的η條走線112t延伸至對應的邊緣側(cè)面11 ls，n選自于I到(m_l)的其中一數(shù)值。各走線群組112的其余特征已于上述說明，容此不再贅述。此外，各走線群組112中，凹陷部113切斷所有的走線112t，以電性隔離此些走線112t。請參照圖3，其繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。半導體結(jié)構(gòu)300包括基板110、芯片120數(shù)個電性連接件130、封裝體140 (未繪示)及保護層150?；?10包括基材111 (未繪示于圖3)、至少一走線群組112、凹陷部113及連接線114。走線群組112包括數(shù)條走線112t，其走線延伸部112e連接連接線114與接墊部112p，其中凹陷部113經(jīng)過走線延伸部112e而電性隔離接墊部112p與連接線114。依據(jù)此原則，凹陷部113切斷所有的走線112t，以電性隔離此些走線112t。請參照圖4，其繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。與圖3的結(jié)構(gòu)不同的是，本例的連接線114可受到保護層150覆蓋。請參照圖5A，其繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。半導體結(jié)構(gòu)400包括基板110、芯片120、數(shù)個電性連接件130、封裝體140 (未繪示)及保護層150?；?10包括基材111 (繪示于圖5B)、至少一走線群組112、凹陷部113及數(shù)條連接線114，各連接線114從對應的走線群組112延伸至凹陷部113。請參照圖5B，其繪示圖5A中沿方向5B-5B’的剖視圖。二連接線114分別從相鄰二接墊部112p對向地延伸至位于其間的凹陷部113，使相鄰二接墊部112p經(jīng)由位于其間的凹陷部113電性隔離。請參照圖6，其繪示依照本發(fā)明另一實施例的半導體結(jié)構(gòu)的局部俯視圖。半導體結(jié)構(gòu)500包括基板110、芯片120、數(shù)個電性連接件130、封裝體140 (未繪示)及保護層150?；?10包括基材111、單個走線群組112及單個凹陷部113，其中走線群組112包括數(shù)條走線112環(huán)繞芯片120。保護層150具有單個開孔150a (如粗實線的環(huán)狀區(qū)域)，其環(huán)繞芯片120并露出所有走線112，使在形成單個凹陷部113過程中，凹陷部113可透過開孔150a切斷所有走線112，使所有走線112彼此電性隔離。本例中，環(huán)狀的凹陷部113可單次切割(如單次進刀)或分次切割(如分次進刀)形成。雖然本例的凹陷部113以封閉環(huán)形為例說明，然另一例中，凹陷部113亦可為由數(shù)個分離的子凹陷部所構(gòu)成的開放環(huán)形凹陷部。然而，只要凹陷部113可切斷所有走線112t的電性連接關(guān)系即可，本發(fā)明實施例并不限定凹陷部113的設計。另外一提的是，本例的延伸至邊緣側(cè)面Ills的走線112t’可以只有一條，而大幅降低信號損失。請參照圖7，其繪示圖1的半導體結(jié)構(gòu)的信號測試圖。曲線Cl表示本例的半導體結(jié)構(gòu)100的走線112t的信號損失曲線，而曲線C2表示傳統(tǒng)半導體結(jié)構(gòu)中所有走線都延伸到邊緣側(cè)面Ills的信號損失曲線。相較于曲線C2，由于本例半導體結(jié)構(gòu)100中并非所有走線112t都延伸到邊緣側(cè)面Ills，因此其信號損失(曲線Cl)明顯地降低。請參照圖8A至SE，其繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的制造過程圖。
如圖8A所不,提供一基板110’?；?10’例如是長條基板，其包括基材111、至少一走線群組112、至少一連接線114及至少一電鍍線115。基材111具有至少一封裝單元區(qū)140R。于后續(xù)單一化工藝中，可沿封裝單元區(qū)140R的邊緣切割出至少一半導體結(jié)構(gòu)100。此外，基材111具有至少一芯片設置區(qū)120R，后續(xù)設置的芯片120可對應此芯片設置區(qū)120R配置。各走線群組112中，走線112t的數(shù)量m大于2,其中的η條走線112t延伸至對應的邊緣側(cè)面llls，n選自于I到(m-Ι)的其中一數(shù)值。也就是說，至少一條但非所有的走線112t可延伸到基材111的邊緣側(cè)面Ills，以直接電性連接于電鍍線115。本例中，以走線112t’直接電性連接于電鍍線115為例說明。此外，走線112t、連接線114與電鍍線115可于同一道工藝中一并形成，然此非用以限制本發(fā)明實施例。各連接線114連接對應的走線群組112中所有的走線112t，使未與電鍍線115連接的走線112t都可經(jīng)由連接線114間接地電性連接于電鍍線115。電鍍線115鄰近封裝單元區(qū)140R的邊緣設置，且延伸于相鄰二封裝單元區(qū)140R之間。多條電鍍線115彼此電性連接，并電性連接于一電鍍電極(未繪示)。如此一來，在后續(xù)電鍍工藝中，所有與電鍍線115直接或間接連接的走線112t都可透過電鍍線115電性連接于電鍍電極，進而可電鍍一接墊層(未繪示)于走線112t的接墊部112p上。此接墊層有助于后續(xù)形成的電性連接件130接合于接墊部112p上。如圖SB所示，在電鍍接墊層的工藝完成后，可采用例如是激光、刀具、蝕刻或其它合適材料移除技術(shù)，形成凹陷部113經(jīng)過連接線114，以移除整個連接線114，而切斷所有m條走線112t的電性連接關(guān)系。本例中，凹陷部113可一次切割形成；然亦可分次切割形成。然后，可使用例如是去離子水，清洗凹陷部113，以去除切割過程所產(chǎn)生的雜質(zhì)。如圖8C所示,可采用例如是表面黏貼技術(shù)(Surface Mounted Technology, SMT),設置至少一芯片120于基板110的上表面IlOu上，其中至少一芯片120設于對應的芯片設置區(qū)120R內(nèi)。在圖8C中,可采用焊線接合(wire-bonding)技術(shù),形成至少一電性連接件130,例如是焊線，連接芯片120的主動面120u與基板110的走線112t的接墊部112p。如圖8D所示，可采用例如是壓縮成型、注射成型或轉(zhuǎn)注成型，形成封裝體140包覆芯片120。如圖8E所示，執(zhí)行單一化步驟，以形成至少一半導體結(jié)構(gòu)100。例如，可采用例如是刀具或激光，沿封裝單元區(qū)140R(第SC圖)的邊緣形成至少一切割道P經(jīng)過封裝體140及基板110，以形成至少一如圖1D所示的半導體結(jié)構(gòu)100。其它半導體結(jié)構(gòu)200、300、400及500的制造方法相似于半導體結(jié)構(gòu)100的制造方
法，容此不再贅述。綜上所述，雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
1.一種基板，其特征在于，包括: 一基材，具有一封裝單元區(qū)； 一電鍍線，鄰近該封裝單元區(qū)的邊緣設置； m條走線，形成于該些封裝單元區(qū)內(nèi)，該m條走線中的η條走線延伸至該電鍍線，其中m為等于或大于2的正整數(shù)，而η選自于I到(m-Ι)的其中一數(shù)值；以及一凹陷部，電性隔離該m條走線。
2.如權(quán)利要求1所述的基板，其特征在于，該凹陷部經(jīng)過各該m條走線及該基材的部分厚度。
3.如權(quán)利要求1所述的基板，其特征在于，更包括: 一保護層，覆蓋該m條走線，且具有一開孔； 其中，各該m條走線包括一接墊部，該些接墊部及該凹陷部從該開孔露出。
4.如權(quán)利要求1所述的基板，其特征在于，該m條走線各包括一接墊部及一走線延伸部，該些走線延伸部從該些接墊部延伸至該凹陷部。
5.如權(quán)利要求1所述的基板，其特征在于，該m條走線各包括一接墊部及一走線延伸部，該基板更包括一連接線，該些走線延伸部連接該連接線與該些接墊部，該凹陷部經(jīng)過該些走線延伸部以電性隔離該些接墊部與該連接線。
6.如權(quán)利要求1所述的基板，其特征在于，該m條走線各包括一接墊部,該基板更包括數(shù)個條連接線及數(shù)個該凹陷部； 其中，相鄰二該連接線分別從相鄰二該接墊部對向延伸至對應的該凹陷部。
7.如權(quán)利要求1所述的基板，其特征在于，該基材具有一芯片設置區(qū)，該凹陷部位于該芯片設置區(qū)與該電鍍線之間。
8.如權(quán)利要求1所述的基板，其特征在于，更包括: 數(shù)個走線群組，各該走線群組包括該m條走線。
9.如權(quán)利要求1所述的基板，其特征在于，更包括: 數(shù)個導通孔，各該m條走線連接于對應的該導通孔，其中延伸至該電鍍線的該η條走線的一者所連接的該導通孔該些導通孔中最靠近該電鍍線的導通孔。
10.一種半導體結(jié)構(gòu)，其特征在于，包括: 一基板，包括: 一基材，具有一邊緣側(cè)面； m條走線,形成于該基材上，該m條走線中的η條該走線延伸至對應的該邊緣側(cè)面，其中m為等于或大于2的正整數(shù)，而η選自于I到(m-Ι)的其中一數(shù)值；及一凹陷部，電性隔離該m條走線； 一芯片，設于該基板上；以及 一電性連接件，電性連接該芯片與該m條走線。
11.如權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，該凹陷部經(jīng)過各該m條走線及該基材的部分厚度。
12.如權(quán)利要求11所述的半導體結(jié)構(gòu)，其特征在于，更包括: 一保護層，覆蓋該m條走線，且具有一開孔； 其中，各該m條走線包括一接墊部，該些接墊部及該凹陷部從該開孔露出。
13.如權(quán)利要求10所述的半導體結(jié)構(gòu),其特征在于,該m條走線各包括一接墊部及一走線延伸部，該些走線延伸部從該些接墊部延伸至該凹陷部。
14.如權(quán)利要求10所述的半導體結(jié)構(gòu)，其特征在于，更包括: 數(shù)個導通孔，各該m條走線連接于對應的該導通孔，其中延伸至該邊緣側(cè)面的該η條走線的一者所連接的該導通孔該 些導通孔中最靠近該邊緣側(cè)面的導通孔。
全文摘要
一種基板及應用其的半導體結(jié)構(gòu)。基板包括基材、電鍍線、m條走線及凹陷部。基材具有封裝單元區(qū)。電鍍線鄰近封裝單元區(qū)的邊緣設置。m條走線形成于此些封裝單元區(qū)內(nèi)，m條走線中的n條走線延伸至電鍍線，其中m等于或大于2的正整數(shù)，而n選自于1到(m-1)的其中一數(shù)值。凹陷部切斷m條走線，以電性隔離此些走線。
文檔編號H01L23/492GK103165560SQ20131004803
公開日2013年6月19日 申請日期2013年2月6日 優(yōu)先權(quán)日2013年2月6日
發(fā)明者謝村隆, 鄭宏祥 申請人:日月光半導體制造股份有限公司