半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，半導(dǎo)體器件包括：具有開口的層間絕緣層；形成在開口的下部中的接觸插塞，其中接觸插塞包括第一導(dǎo)電層；以及形成在開口的上部中且與接觸插塞耦接的位線，其中位線包括第二導(dǎo)電層。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2012年8月2日提交的韓國(guó)專利申請(qǐng)N0.10-2012-0084691的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及半導(dǎo)體器件及其制造方法，更具體而言涉及一種半導(dǎo)體器件及制造所述半導(dǎo)體器件的方法。
【背景技術(shù)】
[0004]半導(dǎo)體器件包括用于將數(shù)據(jù)輸入存儲(chǔ)器單元或從存儲(chǔ)器單元輸出數(shù)據(jù)的位線。這些位線通過(guò)接觸插塞與襯底的接觸區(qū)耦接。
[0005]由于接觸插塞與位線之間的覆蓋余量(overlay margin)因近來(lái)存儲(chǔ)器件的集成度增加所導(dǎo)致的有限單元面積而減小，因此接觸插塞與位線可能彼此對(duì)準(zhǔn)不良。結(jié)果，可能會(huì)在相鄰接觸插塞與位線之間形成橋(bridge)，或者可能在相鄰接觸插塞與位線之間發(fā)生泄漏電流。另外，保留在位線之間的刻蝕停止層可能會(huì)增加位線之間的電容。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的示例性實(shí)施例涉及一種防止位線與接觸插塞之間的對(duì)準(zhǔn)不良并減小位線之間的電容的半導(dǎo)體器件及其制造方法。
[0007]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件可以包括:具有開口的層間絕緣層；形成在開口的下部中的接觸插塞，其中，接觸插塞包括第一導(dǎo)電層；以及位線，所述位線被形成在開口的上部中且與接觸插塞耦接，其中位線包括第二導(dǎo)電層。
[0008]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法可以包括以下步驟:形成層間絕緣層；通過(guò)刻蝕層間絕緣層而形成接觸孔；通過(guò)用第一導(dǎo)電層填充接觸孔的下部而形成接觸插塞；在層間絕緣層中的接觸插塞之上形成位線溝槽；以及通過(guò)用第二導(dǎo)電層填充位線溝槽而形成位線，其中，位線與位于層間絕緣層內(nèi)部的接觸插塞耦接。
【專利附圖】

【附圖說(shuō)明】
[0009]圖1A至圖5B是制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的視圖，其中圖1B至圖5B是平面圖，圖1A至圖5A分別是沿圖1B至圖5B的線1_1’截取的截面圖；
[0010]圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的截面圖；
[0011]圖7至圖9是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖；
[0012]圖10是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的構(gòu)造的框圖；以及
[0013]圖11是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算系統(tǒng)的構(gòu)造的框圖。
【具體實(shí)施方式】[0014]在下文，將參照附圖詳細(xì)描述本發(fā)明的多種實(shí)施例。在附圖中，為了便于圖示，部件的厚度和距離相比于實(shí)際物理厚度和間距被進(jìn)行了放大。在以下描述中，省略了對(duì)已知的相關(guān)功能和結(jié)構(gòu)的詳細(xì)解釋，以避免不必要地混淆本發(fā)明的主題方式。在通篇說(shuō)明書和附圖中，相同的附圖標(biāo)記表示相似的元件。應(yīng)該容易理解，本發(fā)明公開內(nèi)容中的“上”和“之上”的含義應(yīng)該以最廣義的方式詮釋，使得“上”不僅可以表示“直接在某物上”，而且可以包括在具有中間特征或中間層的情況下的在某物“上”的含義，且“之上”不僅可以表示“位于某物之上”的含義，而且可以包括在沒有中間特征或中間層的情況下的在某物“之上”的含義(即，直接在某物上)。
[0015]另外，“連接/耦接”表示一個(gè)部件直接與另一部件耦接或經(jīng)由另一部件間接地耦接。在本說(shuō)明書中，只要沒有在句子中特意指出，單數(shù)形式可包括復(fù)數(shù)形式。另外，本說(shuō)明書中使用的“包含/包括”或“包含有/包括有”表示存在或增加一個(gè)或更多個(gè)部件、步驟、操作以及元件。
[0016]圖1A至圖5B是說(shuō)明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的視圖。圖1B至圖5B是平面圖，圖1A至圖5A分別是沿圖1B至圖5B的線1_1’截取的截面圖。
[0017]如圖1A和IB所示，在包括諸如柵極線的給定的下結(jié)構(gòu)(未示出)的結(jié)構(gòu)之上形成層間絕緣層11。隨后，可以在層間絕緣層11上形成刻蝕停止層12。
[0018]在此，刻蝕停止層12可以包括相對(duì)于層間絕緣層11具有高刻蝕選擇比的材料。例如，層間絕緣層11可包括氧化物層，刻蝕停止層12可以包括氮化物層。另外，層間絕緣層11可具有在約1500A至3000A范圍內(nèi)的厚度。刻蝕停止層12可具有在約10OA至3001范圍內(nèi)的厚度。
[0019]隨后，可以在刻蝕停止層12上形成位線接觸掩模圖案13。在此，位線接觸掩模圖案13可以包括光致抗蝕劑圖案。
[0020]位線接觸掩模圖案13可以包括用于限定形成位線接觸插塞的位置的第一開口Tl。在此，第一開口 Tl可以是具有第一寬度Wl的孔型開口。另外，第一開口 Tl可以布置成單個(gè)線或Z形圖案。當(dāng)?shù)谝婚_口 Tl布置成Z形圖案時(shí)，接觸區(qū)可以減小。
[0021]隨后，可以使用位線接觸掩模圖案13作為刻蝕阻擋層來(lái)刻蝕所述刻蝕停止層12。
[0022]如圖2A和圖2B所示，在去除位線接觸掩模圖案13之后，可以形成位線掩模圖案
14。例如，在利用位線接觸掩模圖案13而被圖案化的刻蝕停止層12上可以形成硬掩模層。在此，硬掩模層可包括具有在約200A至800A范圍內(nèi)的厚度的多晶硅層。隨后，可以在硬掩模層上形成光致抗蝕劑圖案15，以形成位線掩模圖案。隨后，可通過(guò)利用光致抗蝕劑圖案15作為刻蝕阻擋層刻蝕硬掩模層，而形成位線掩模圖案14。此時(shí)，在去除位線接觸掩模圖案13之后且在形成硬掩模層之前，可以執(zhí)行清潔工藝。
[0023]在此，位線掩模圖案14可以具有用于限定隨后形成位線的位置的第二開口 T2。在此，每個(gè)第二開口 T2可以具有第二寬度W2的線形狀，且第二寬度W2可以等于或小于第一寬度W1。由于第一寬度Wl等于或大于第二寬度W2，因此可以增大覆蓋余量。
[0024]隨后，可以利用位線掩模圖案14和刻蝕停止層12作為刻蝕阻擋層刻蝕層間絕緣層11，來(lái)形成接觸孔。此時(shí)，由于這些接觸孔是通過(guò)自對(duì)準(zhǔn)刻蝕工藝而形成的，因此可以刻蝕形成在第一開口 Tl與第二開口 T2之間的重疊區(qū)域處的層間絕緣層11。
[0025]在圖2A和圖2B中，僅為了圖示的目的，用虛線標(biāo)示形成在沿線1_1’截取的截面圖后側(cè)處的接觸孔。
[0026]隨后，可以去除光致抗蝕劑圖案15，且可以執(zhí)行清潔工藝。
[0027]如圖3A和3B所示，可以通過(guò)用第一導(dǎo)電層填充接觸孔的下部，來(lái)形成接觸插塞
16。例如，可以在包括接觸孔的整個(gè)結(jié)構(gòu)之上形成第一導(dǎo)電層。隨后，可以通過(guò)回蝕第一導(dǎo)電層，形成填充接觸孔的下部的接觸插塞16。在此，經(jīng)由隨后的工藝，可在接觸孔中的未形成接觸插塞16的上部中形成位線溝槽。因此,可以執(zhí)行回蝕工藝來(lái)控制位線的高度。
[0028]接觸插塞16可以包括具有良好間隙填充特性的材料，以無(wú)任何空隙地填充接觸孔。例如，每個(gè)接觸插塞16可以包括鎢層。
[0029]如圖4A和圖4B所示，可以利用位線掩模圖案14作為刻蝕阻擋層刻蝕層間絕緣層11的上部和刻蝕停止層12，來(lái)形成位線溝槽。此時(shí)，位線溝槽可以被形成為足以暴露出接觸插塞16表面的深度。
[0030]如圖5A和圖5B所示，可以通過(guò)用第二導(dǎo)電層填充位線溝槽而形成位線17，使得位線17可以與接觸插塞16耦接。在此，每個(gè)位線17可以包括具有低電阻的材料。例如，每個(gè)位線17可包括銅層。
[0031]結(jié)果，制造出如下的半導(dǎo)體器件，所述半導(dǎo)體器件包括:具有開口的層間絕緣層
11;形成在開口的下部中的接觸插塞16 ；以及形成在開口的上部中且與接觸插塞16耦接的位線17。在此，開口的下部是接觸孔，開口的上部是位線溝槽。
[0032]根據(jù)前述工藝，可以利用位線掩模圖案14和刻蝕停止層12作為刻蝕阻擋層刻蝕層間絕緣層11，來(lái)形成接觸孔。另外，可以通過(guò)利用位線掩模圖案14作為刻蝕阻擋層刻蝕所述刻蝕停止層12和層間絕緣層11，來(lái)形成位線溝槽。換言之，在用于形成接觸孔的刻蝕工藝和用于形成位線溝槽的刻蝕工藝的期間，位線掩模圖案14可以發(fā)揮刻蝕阻擋層的作用。如上所述，由于接觸孔和位線溝槽是利用自對(duì)準(zhǔn)方法而形成的，因此可以防止接觸插塞16和位線17彼此對(duì)準(zhǔn)不良。
[0033]另外，由于每個(gè)接觸插塞16可以包括鎢層，因此可以防止在接觸插塞16中形成空隙，并因此可以避免位線17的中斷。另外，由于每個(gè)位線17可以包括銅層，因此可以減小位線17的電阻和電容。
[0034]另外，由于接觸插塞16和位線17形成在一個(gè)層間絕緣層11中，因此在位線17之間不會(huì)保留刻蝕停止層12。由于刻蝕停止層12通常包括諸如氮化物層的高介電常數(shù)材料，因此當(dāng)刻蝕停止層12保留在位線17之間時(shí)，位線17之間的電容會(huì)增加。然而，根據(jù)本發(fā)明的本實(shí)施例，由于接觸插塞16可以穿通層間絕緣層11的下部，且位線17可以穿通層間絕緣層11的上部并與接觸插塞16耦接，因此在位線17之間不會(huì)保留刻蝕停止層12。因此，位線17之間的電容可減小。
[0035]圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的截面圖。
[0036]如圖6所示，根據(jù)本發(fā)明的本實(shí)施例的非易失性存儲(chǔ)器件可以包括漏極選擇線DSL、接觸區(qū)(未示出)、間隔件24、刻蝕停止層25、層間絕緣層26、接觸插塞BLC以及位線BL。漏極選擇線DSL可以形成在襯底SUB上。可通過(guò)用雜質(zhì)摻雜漏極選擇線DSL之間的襯底SUB，來(lái)形成接觸區(qū)。間隔件24可沿著每個(gè)漏極選擇線DSL的側(cè)壁形成。可以在形成有間隔件24的漏極選擇線DSL的整個(gè)表面之上形成刻蝕停止層25。層間絕緣層26可以形成在刻蝕停止層25上。接觸插塞BLC可以穿通層間絕緣層26。位線BL可以與接觸插塞BLC耦接。
[0037]在此，每個(gè)漏極選擇線DSL可以包括浮柵21、形成在浮柵21上的電介質(zhì)圖案22、以及經(jīng)由電介質(zhì)圖案22的開口而與浮柵21耦接的控制柵23?？刂茤?3可以具有多層結(jié)構(gòu)。例如，控制柵23可以包括層疊的多晶娃層23A和金屬層23B。
[0038]另外，可利用以上參照?qǐng)D1A至圖5B描述的實(shí)施例來(lái)形成接觸插塞BLC和位線BL。在此，接觸插塞BLC可以形成在相鄰的漏極選擇線DSL之間，并與襯底SUB的接觸區(qū)耦接。另外，接觸插塞BLC可以直接與接觸區(qū)耦接，或者可以經(jīng)由單獨(dú)的接觸插塞與接觸區(qū)耦接。
[0039]圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。出于說(shuō)明的目的，主要描述導(dǎo)電線，層間絕緣層未用附圖標(biāo)記標(biāo)示。
[0040]如圖7所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件可以包括溝道層CH、形成在至少一個(gè)層中的下選擇線LSL、形成在多個(gè)層中的字線WL、以及形成在至少一個(gè)層中的上選擇線USL。溝道層CH可以從包括源極區(qū)S的襯底SUB突出。下選擇線LSL、字線WL以及上選擇線USL可沿著溝道層CH層疊。
[0041]根據(jù)上述結(jié)構(gòu)，可以在溝道層CH與字線WL的每個(gè)交叉處形成存儲(chǔ)器單元。在此，每個(gè)存儲(chǔ)器單元可以包括存儲(chǔ)層(未示出)以儲(chǔ)存數(shù)據(jù)。存儲(chǔ)層可以包括隧道絕緣層、電荷儲(chǔ)存層以及電荷阻擋層。在此，電荷儲(chǔ)存層可以包括儲(chǔ)存電荷的由多晶硅層形成的浮柵、俘獲電荷的由氮化物層形成的陷阱層、以及納米層中的一種或者它們的組合。替代地，存儲(chǔ)層可包括相變材料層而非電荷儲(chǔ)存層。例如，存儲(chǔ)層可以分別形成在溝道孔中，同時(shí)圍繞溝道層CH。在另一個(gè)實(shí)例中，可以在每個(gè)溝道孔中形成隧道絕緣層和電荷陷阱層，并且隧道絕緣層和電荷陷阱層可以圍繞溝道層CH，以及電荷阻擋層可以具有圍繞字線WL的“U”形形狀。
[0042]另外，根據(jù)上述結(jié)構(gòu)，可在溝道層CH與形成在至少一個(gè)層中的上選擇線USL之間的各個(gè)交叉處形成上選擇晶體管，并且可在溝道層CH與形成在至少一個(gè)層中的下選擇線LSL之間的各個(gè)交叉處形成下選擇晶體管。在此，上選擇晶體管可用作平坦型器件的漏極選擇晶體管，且下選擇晶體管可用作平坦型器件的源極選擇晶體管。
[0043]存儲(chǔ)器件可包括接觸插塞BLC和位線BL。接觸插塞BLC可以分別與溝道層CH的頂表面耦接。位線BL可以分別與接觸插塞BLC耦接。在此，由于溝道層CH的上部可用作上選擇晶體管的溝道層，因此接觸插塞BLC可以與上選擇晶體管(漏極選擇晶體管)的溝道層耦接。接觸插塞BLC和位線BL可利用以上參照?qǐng)D1A至圖5B描述的實(shí)施例而形成。
[0044]圖8是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。出于說(shuō)明的目的，主要描述導(dǎo)電線，層間絕緣層未用附圖標(biāo)記標(biāo)示。
[0045]如圖8所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件可以包括管道柵(pipe gate)PG、字線WL、選擇線DSL和SSL、以及具有U形形狀的溝道層CH。字線WL可以以多層層疊在管道柵PG之上。選擇線DSL和SSL可以以單層或多層層疊在字線WL之上。溝道層CH可包括管道溝道層以及第一溝道層和第二溝道層。管道溝道層可形成在管道柵PG內(nèi)。第一溝道層和第二溝道層可以與管道溝道層耦接，并分別穿通字線WL以及選擇線SSL 和 DSL。
[0046]根據(jù)上述結(jié)構(gòu)，可以在溝道層CH與字線WL之間的每個(gè)交叉處形成存儲(chǔ)器單元。可以在溝道層CH與形成在至少一個(gè)層中的漏極選擇線DSL之間的每個(gè)交叉處形成漏極選擇晶體管?？稍跍系缹覥H與形成在至少一個(gè)層中的源極選擇線SSL之間的每個(gè)交叉處形成源極選擇晶體管。另外，可在溝道層CH與管道柵PG之間形成管道晶體管。
[0047]存儲(chǔ)層可以形成在每個(gè)溝道孔中，同時(shí)圍繞溝道層CH。另外，存儲(chǔ)層的隧道絕緣層和電荷陷阱層可形成在每個(gè)溝道孔中，同時(shí)圍繞溝道層CH。電荷阻擋層可以具有圍繞字線WL的“U”形形狀。包括在管道晶體管中的存儲(chǔ)層可以發(fā)揮柵絕緣層的作用。
[0048]另外，存儲(chǔ)器件可包括接觸插塞SLC和源極線SL。接觸插塞SLC可以與穿通源極選擇線SSL的第一溝道層耦接。源極線SL可以分別與接觸插塞SLC耦接。存儲(chǔ)器件還可以包括接觸插塞BLC和位線BL。接觸插塞BLC可以與穿通漏極選擇線DSL的第二溝道層耦接。位線BL可以與接觸插塞BLC耦接。在此，接觸插塞BLC和位線BL可利用以上參照?qǐng)D1A至圖5B描述的實(shí)施例而形成。
[0049]圖9是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。出于說(shuō)明的目的，主要描述導(dǎo)電線，層間絕緣層未用附圖標(biāo)記標(biāo)示。
[0050]如圖9所示，根據(jù)本發(fā)明的本實(shí)施例的三維非易失性存儲(chǔ)器件可以包括溝道層CH、下選擇柵LSG、多個(gè)存儲(chǔ)器單元MC以及上選擇柵USG。溝道層CH可從包括源極區(qū)S的襯底SUB突出。下選擇柵LSG可以圍繞溝道層CH且可以以至少一個(gè)層層疊。上選擇柵USG可以以至少一個(gè)層層疊。
[0051]在此，每個(gè)存儲(chǔ)器單元MC可以包括單個(gè)浮柵FG和兩個(gè)控制柵CG。另外，沿縱向?qū)盈B的相鄰存儲(chǔ)器單元可以共用同一控制柵CG。可以在溝道層CH與浮柵FG之間插入隧道絕緣層，可以在浮柵FG與控制柵CG之間插入電荷阻擋層。
[0052]另外，可以在溝道層CH與上選擇柵USG之間的每個(gè)交叉處形成上選擇晶體管。可在溝道層CH與形成在至少一個(gè)層中的下選擇柵LSG之間的每個(gè)交叉處形成下選擇晶體管。在此，上選擇晶體管可用作平坦型器件的漏極選擇晶體管，下選擇晶體管可用作平坦型器件的源極選擇晶體管。
[0053]存儲(chǔ)器件可包括接觸插塞BLC和位線BL。接觸插塞BLC可以分別與溝道層CH的上部耦接。位線BL可以分別與接觸插塞BLC耦接。在此，由于溝道層CH的上部可以發(fā)揮上選擇晶體管的溝道層的作用，因此接觸插塞BLC可以與上選擇晶體管(漏極選擇晶體管)的溝道層耦接。接觸插塞BLC和位線BL可以利用以上參照?qǐng)D1A至圖5B描述的實(shí)施例來(lái)形成。
[0054]供作參考，在圖9中，溝道層CH可以以垂直柱形從襯底SUB大體垂直地突出。然而，如圖8所示，可以包括U形的溝道層。在此，存儲(chǔ)器件還可以包括將溝道層CH的下部耦接的管道溝道層以及圍繞管道溝道層的管道柵。
[0055]圖10是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的構(gòu)造的框圖。
[0056]如圖10所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)100可以包括非易失性存儲(chǔ)器件120和存儲(chǔ)器控制器110。
[0057]非易失性存儲(chǔ)器件120可以具有上述結(jié)構(gòu)。另外，非易失性存儲(chǔ)器件120可以是包括多個(gè)快閃存儲(chǔ)器芯片的多芯片封裝。
[0058]存儲(chǔ)器控制器110可以被配置成控制非易失性存儲(chǔ)器件120。存儲(chǔ)器控制器110可以包括SRAM111、CPU112、主機(jī)接口 113、ECC114以及存儲(chǔ)器接口 115。SRAM111可以用作CPUl 12的操作存儲(chǔ)器。CPUl 12可以針對(duì)存儲(chǔ)器控制器110的數(shù)據(jù)交換執(zhí)行通常的控制操作。主機(jī)接口 113可以包括與存儲(chǔ)系統(tǒng)100耦接的主機(jī)的數(shù)據(jù)交換協(xié)議。另外，ECC114可以檢測(cè)和糾正從非易失性存儲(chǔ)器件120讀取的數(shù)據(jù)中所包括的錯(cuò)誤。存儲(chǔ)器接口 115可以與非易失性存儲(chǔ)器件120接口。存儲(chǔ)器控制器110還可以包括ROM，ROM儲(chǔ)存與主機(jī)進(jìn)行接口的碼數(shù)據(jù)。
[0059]具有上述構(gòu)造的存儲(chǔ)系統(tǒng)100可以是結(jié)合了存儲(chǔ)器件120和存儲(chǔ)器控制器110的固態(tài)盤(solid state disk, SSD)或存儲(chǔ)卡。例如，當(dāng)存儲(chǔ)器系統(tǒng)100為SSD時(shí)，存儲(chǔ)器控制器110可經(jīng)由包括USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI和IDE的接口協(xié)議中的一種與外部(例如主機(jī))通信。
[0060]圖11是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算系統(tǒng)的構(gòu)造的框圖。
[0061]如圖11所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算系統(tǒng)200可以包括與系統(tǒng)總線260電耦接的CPU220、RAM230、用戶接口 240、調(diào)制解調(diào)器250以及存儲(chǔ)系統(tǒng)210。另外，當(dāng)計(jì)算系統(tǒng)200是移動(dòng)設(shè)備時(shí)，還可以包括電池以將操作電壓施加給計(jì)算系統(tǒng)200。計(jì)算系統(tǒng)200還可以包括應(yīng)用芯片組、照相機(jī)圖像處理器(Camera Image Processor, CIS)以及移動(dòng)DRAM。
[0062]如以上參照?qǐng)D10所述，存儲(chǔ)系統(tǒng)210可以包括非易失性存儲(chǔ)器212以及存儲(chǔ)器控制器211。
[0063]根據(jù)一個(gè)實(shí)施例，由于選擇晶體管的柵絕緣層被選擇性地氮化，因此可以控制選擇晶體管的閾值電壓，并且可以減小泄漏電流。
[0064]根據(jù)本發(fā)明的實(shí)施例，可以防止位線與接觸插塞之間的對(duì)準(zhǔn)不良，并且可以減小位線之間的電容。
[0065]盡管已參照具體實(shí)施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員清楚，在不脫離所附權(quán)利要求范圍限定的本發(fā)明的主旨和范圍的情況下，可進(jìn)行各種改變和修改。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 層間絕緣層，所述層間絕緣層具有開口 ； 接觸插塞，所述接觸插塞被形成在所述開口的下部中，其中所述接觸插塞包括第一導(dǎo)電層；以及 位線，所述位線被形成在所述開口的上部中且與所述接觸插塞耦接，其中所述位線包括第二導(dǎo)電層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電層包括鎢層。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二導(dǎo)電層包括銅層。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述開口的下部是接觸孔，所述開口的上部是位線溝槽。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述接觸插塞和所述位線具有大體相同的覽度。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述接觸插塞與襯底的接觸區(qū)或漏極選擇晶體管的溝道層耦接。
7.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 漏極選擇線，所述漏極選擇線被形成在襯底之上；以及 接觸區(qū)，所述接觸區(qū)被形成在所述多個(gè)漏極選擇線之間的襯底中，并且與所述接觸插塞奉禹接。
8.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 溝道層，所述溝道層從襯底突出； 多個(gè)存儲(chǔ)器單元，所述多個(gè)存儲(chǔ)器單元沿著所述溝道層層疊； 至少一個(gè)下選擇晶體管，所述至少一個(gè)下選擇晶體管被形成在所述多個(gè)存儲(chǔ)器單元之下；以及 至少一個(gè)上選擇晶體管，所述至少一個(gè)上選擇晶體管被形成在所述多個(gè)存儲(chǔ)器單元之上，并且與所述接觸插塞中的一個(gè)接觸插塞耦接。
9.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 管道柵； 管道溝道層，所述管道溝道層被形成在所述管道柵中； 第一溝道層和第二溝道層，所述第一溝道層和所述第二溝道層與所述管道溝道層耦接; 多個(gè)存儲(chǔ)器單元，所述多個(gè)存儲(chǔ)器單元沿著所述第一溝道層和所述第二溝道層層疊；至少一個(gè)源極選擇晶體管，所述至少一個(gè)源極選擇晶體管被形成在沿著所述第一溝道層層疊的所述多個(gè)存儲(chǔ)器單元之上；以及 至少一個(gè)漏極選擇晶體管，所述至少一個(gè)漏極選擇晶體管被形成在沿著所述第二溝道層層疊的所述多個(gè)存儲(chǔ)器單元之上，其中，所述至少一個(gè)漏極選擇晶體管與所述接觸插塞中的一個(gè)接觸插塞耦接。
10.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: 形成層間絕緣層； 通過(guò)刻蝕所述層間絕緣層而形成接觸孔；通過(guò)用第一導(dǎo)電層填充所述接觸孔的下部而形成接觸插塞； 在所述層間絕緣層中的接觸插塞之上形成位線溝槽；以及 通過(guò)用第二導(dǎo)電層填充所述位線溝槽而形成位線，其中，所述位線與位于所述層間絕緣層內(nèi)部的接觸插塞耦接。
11.如權(quán)利要求10所述的方法，其中，形成所述接觸孔的步驟包括以下步驟: 在所述層間絕緣層之上形成刻蝕停止層； 在所述刻蝕停止層之上形成位線接觸掩模圖案； 利用所述位線接觸掩模圖案作為刻蝕阻擋層而刻蝕所述刻蝕停止層； 在所述刻蝕停止層上形成位線掩模圖案；以及 利用所述位線掩模圖案和所述刻蝕停止層作為刻蝕阻擋層刻蝕所述層間絕緣層，來(lái)形成所述接觸孔。
12.如權(quán)利要求11所述的方法，其中，形成所述位線溝槽的步驟包括以下步驟: 利用所述位線掩模圖案作為刻蝕阻擋層刻蝕所述刻蝕停止層和所述層間絕緣層的上部，來(lái)形成所述位線溝槽；以及 去除所述位線掩模圖案和所述刻蝕停止層。
13.如權(quán)利要求12所述的方法，其中，所述第一導(dǎo)電層包括鎢層。
14.如權(quán)利要求12所述的方法，其中，所述第二導(dǎo)電層包括銅層。
15.如權(quán)利要求12所述的方法，其中，所述刻蝕停止層包括氮化物層。
16.如權(quán)利要求12所述的方法，其中，所述位線掩模圖案包括多晶硅層。
17.如權(quán)利要求12所述的方法，其中，所述接觸孔和所述位線溝槽具有大體相同的寬度。
18.如權(quán)利要求12所述的方法，還包括以下步驟: 在形成所述層間絕緣層之前，在襯底上形成漏極選擇線；以及 通過(guò)用雜質(zhì)摻雜所述漏極選擇線之間的襯底，來(lái)形成接觸區(qū)。
19.如權(quán)利要求12所述的方法，還包括:在形成所述層間絕緣層之前，形成沿溝道層層疊的至少一個(gè)下選擇晶體管、多個(gè)存儲(chǔ)器單元以及至少一個(gè)上選擇晶體管，所述溝道層從襯底突出。
20.如權(quán)利要求12所述的方法，還包括:在形成所述層間絕緣層之前，形成溝道層、多個(gè)存儲(chǔ)器單元、至少一個(gè)源極選擇晶體管以及至少一個(gè)漏極選擇晶體管，其中，所述溝道層包括形成在管道柵中的管道溝道層以及與所述管道溝道層耦接的第一溝道層和第二溝道層，所述多個(gè)存儲(chǔ)器單元沿著所述第一溝道層和所述第二溝道層層疊，所述至少一個(gè)源極選擇晶體管被形成在沿著所述第一溝道層層疊的所述多個(gè)存儲(chǔ)器單元之上，所述至少一個(gè)漏極選擇晶體管被形成在沿著所述第二溝道層層疊的所述多個(gè)存儲(chǔ)器單元之上。
【文檔編號(hào)】H01L21/768GK103579177SQ201310046187
【公開日】2014年2月12日 申請(qǐng)日期:2013年2月5日 優(yōu)先權(quán)日:2012年8月2日
【發(fā)明者】李南宰 申請(qǐng)人:愛思開海力士有限公司