高壓覆晶led結構及其制造方法
【專利摘要】本發(fā)明是有關于一種高壓覆晶LED結構及其制造方法，其中制造方法包括下列步驟：提供芯片基板；沉積第一鈍化層；形成共電連層；沉積第二鈍化層；沉積鏡面層；蝕刻兩導電通道；以及設置兩接合金屬層。芯片基板包括藍寶石基板及其上的多個LED芯片，在形成第一鈍化層后形成全透明的共電連層使LED芯片彼此電性串聯(lián)。接著，沉積第二鈍化層成為平坦的鈍化表面，借此讓形成于其上的鏡面層能具有相同的水平高度，使反射出的光線不具有光程差。最后設置接合金屬層以供導電。本發(fā)明可得到全透明電極且出光不具光程差的高壓覆晶LED結構。
【專利說明】高壓覆晶LED結構及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種LED結構及其制造方法，特別是涉及一種高壓覆晶LED結構及其制造方法。
【背景技術】
[0002]近幾年，發(fā)光二極管(LED)已經(jīng)漸漸成為照明市場的主要產品，其小巧、高效能及環(huán)保等特性受到肯定。因此，各大廠商無不致力于開發(fā)更高發(fā)光效率、高良率的LED結構及其工藝。
[0003]圖1為現(xiàn)有習知的一種覆晶LED結構。如圖1所不，現(xiàn)有習知的一種覆晶LED結構100包括:LED基板110、N極電極150、P極電極160、焊墊140、阻隔層180、反射層120、圖案化絕緣層170、導電層190及磊晶疊層130。其中，磊晶疊層130包括:N型半導體層131、發(fā)光層132及P型半導體層133。為了增加出光率，現(xiàn)有習知的覆晶LED結構100會使用反射層120將發(fā)光層132發(fā)出的光線反射，使其向正向出光。然而，反射層120的高度不同，會造成被反射的光線間具有光程差。
[0004]目如，聞壓LED結構可通過在同一基板上串聯(lián)多個LED芯片嘉晶結構而達成。已知高壓LED結構可以簡化LED封裝工藝、提升發(fā)光效率，并且在未來照明市場有極大的競爭潛力，因此如何利用高壓LED結構，設計出能夠大幅改良上述光程差的高壓覆晶LED結構是個重要的課題。
【發(fā)明內容】
[0005]本發(fā)明的目的在于，克服現(xiàn)有的覆晶LED結構存在的問題，而提供一種高壓覆晶LED結構及其制造方法，其中制造方法包括下列步驟:提供一芯片基板；沉積第一鈍化層；形成共電連層；沉積第二鈍化層；沉積鏡面層；蝕刻兩導電通道；以及設置兩接合金屬層。本發(fā)明所要解決的技術問題包括:制造出一種具有全透明電極且反射層在同一平面的高壓覆晶LED結構。
[0006]本發(fā)明提供一種聞壓覆晶LED結構的制造方法，包括:提供芯片基板，其中芯片基板包括:藍寶石基板；及多個LED芯片，彼此分離地形成于藍寶石基板上，每一 LED芯片由下往上形成N型層、量子井層、P型層及透明導電氧化物層，且N型層露出N型表面，所述LED芯片包括第一 LED芯片及第二 LED芯片；沉積第一鈍化層，其在所述LED芯片周圍沉積第一鈍化層；形成共電連層，其在除去位在每一透明導電氧化物層及每一 N型表面上的第一鈍化層后，分別于每一透明導電氧化物層及每一N型表面上形成第一電連層及第二電連層，并形成第三電連層以連接LED芯片的第一電連層及相鄰的另一 LED芯片的第二電連層，第一電連層、第二電連層及第三電連層構成共電連層；沉積第二鈍化層，其沉積于第一鈍化層及共電連層上并形成平坦的鈍化表面；沉積鏡面層，其在鈍化表面上沉積鏡面層；蝕刻兩導電通道，其分別由鏡面層往下蝕刻至第一 LED芯片的第一電連層及往下蝕刻至第二 LED芯片的第二電連層以形成所述導電通道；以及設置兩接合金屬層，其分別在每一導電通道填充接合金屬，并設置所述接合金屬層于鏡面層上，以分別與接合金屬接合，且所述接合金屬層彼此分離。
[0007]較佳的，前述的制造方法，其中其進一步包括形成多個微結構于該藍寶石基板的背側表面。
[0008]較佳的，前述的制造方法，其中其進一步包括結合電路板，其以所述接合金屬層與該電路板上的導電金屬電性連接。
[0009]較佳的，前述的制造方法，其中該鏡面層由分布布拉格反射鏡及金屬組成。
[0010]較佳的，前述的制造方法，其中該金屬為鋁或銀。
[0011]較佳的，前述的制造方法，其中所述接合金屬層的表面電鍍有金薄膜。
[0012]本發(fā)明又提供一種高壓覆晶LED結構，其包括:芯片基板，其中芯片基板包括:藍寶石基板；及多個LED芯片，彼此分離地形成于藍寶石基板上，每一 LED芯片由下往上形成N型層、量子井層、P型層及透明導電氧化物層，且N型層露出N型表面，所述LED芯片包括第一 LED芯片及第二 LED芯片；第一鈍化層,其設置于每一 LED芯片的側邊；共電連層,其包括:第一電連層，其位于每一透明導電氧化物層上；第二電連層，其位于每一N型表面上；及第三電連層，其連接每一相鄰的第一電連層及第二電連層并覆蓋于每一 LED芯片側邊的第一鈍化層；第二鈍化層，其包覆第一鈍化層及共電連層以形成平坦的鈍化表面；鏡面層，其設置于鈍化表面上；兩接合金屬，其穿過鏡面層及第二鈍化層以分別與第一 LED芯片的第一電連層及第二 LED芯片的第二電連層相接；以及兩接合金屬層，其分別設置于鏡面層上并與所述接合金屬接合，且所述接合金屬層彼此分離。
[0013]較佳的，前述的高壓覆晶LED結構，其中其進一步包括電路板，其以導電金屬與所述接合金屬層電性連接。
[0014]較佳的，前述的高壓覆晶LED結構，其中該鏡面層由分布布拉格反射鏡及金屬組成。
[0015]較佳的，前述的高壓覆晶LED結構，其中該金屬為鋁或銀。
[0016]較佳的，前述的高壓覆晶LED結構，其中所述接合金屬層的表面電鍍有金薄膜。
[0017]較佳的，前述的高壓覆晶LED結構，其中該藍寶石基板的背側表面進一步包括多個微結構。
[0018]借由本發(fā)明的實施，至少可達到下列進步功效:
[0019]一、可以得到全透明電極的覆晶LED結構，以增加發(fā)光效率。
[0020]二、可以得到反射層位于同一平面的覆晶LED結構，以減少光程差。
[0021]上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合說明書附圖，詳細說明如下。
【專利附圖】
【附圖說明】
[0022]圖1為現(xiàn)有習知的一種覆晶LED結構。
[0023]圖2為本發(fā)明實施例的一種高壓覆晶LED結構的制造方法流程圖。
[0024]圖3為本發(fā)明實施例的一種提供芯片基板步驟的剖面示意圖。
[0025]圖4為本發(fā)明實施例的一種沉積第一鈍化層步驟的剖面示意圖。[0026]圖5為本發(fā)明實施例的一種蝕刻第一鈍化層的剖面示意圖。
[0027]圖6為本發(fā)明實施例的一種形成共電連層步驟的剖面示意圖。
[0028]圖7為本發(fā)明實施例的一種沉積第二鈍化層步驟的剖面示意圖。
[0029]圖8為本發(fā)明實施例的一種沉積鏡面層步驟的剖面示意圖。
[0030]圖9為本發(fā)明實施例的一種蝕刻兩導電通道步驟的剖面示意圖。
[0031]圖10為本發(fā)明實施例的一種填充導電金屬的剖面示意圖。
[0032]圖11為本發(fā)明實施例的一種設置兩接合金屬層步驟的剖面示意圖。
[0033]圖12為本發(fā)明實施例的一種形成多個微結構步驟的剖面示意圖。
[0034]圖13為本發(fā)明實施例的一種結合電路板步驟的剖面示意圖。
[0035]圖14為本發(fā)明實施例的高壓覆晶LED結構剖視圖。
[0036]圖15為本發(fā)明實施例的高壓覆晶LED結構的使用剖視圖。
[0037]【主要元件符號說明】
[0038]10 芯片基板11 監(jiān)寶石基板
[0039]111 第一表面112 第二表面
[0040]113 微結構12 LED芯片
[0041]12’ 第一 LED 芯片12” 第二 LED 芯片
[0042]12”，第三LED芯片121 N型層
[0043]122 N型表面123 量子井層
[0044]124 P型層125 透明導電氧化物層
[0045]20 第一鈍化層30 共電連層
[0046]31 第一電連層32 第二電連層
[0047] 33 第三電連層40 第二鈍化層
[0048]41 鈍化表面50 鏡面層
[0049]60 導電通道61 接合金屬
[0050]70 接合金屬層80 電路板
[0051]81 導電金屬100 覆晶LED結構
[0052]110 LED基板120 反射層
[0053]130 磊晶疊層131 N型半導體層
[0054]132 發(fā)光層133 P型半導體層
[0055]140 焊墊150 N極電極
[0056]160 P極電極170 圖案化絕緣層
[0057]180 阻隔層190 導電層
【具體實施方式】
[0058]為進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段以及其功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的高壓覆晶LED結構及其制造方法的【具體實施方式】、結構、流程、特征及其功效，詳細說明如后。
[0059]圖2為本發(fā)明實施例的一種高壓覆晶LED結構的制造方法流程圖。圖3為本發(fā)明實施例的一種提供芯片基板步驟的剖面示意圖。圖4為本發(fā)明實施例的一種沉積第一鈍化層步驟的剖面示意圖。圖5為本發(fā)明實施例的一種蝕刻第一鈍化層的剖面示意圖。圖6為本發(fā)明實施例的一種形成共電連層步驟的剖面示意圖。圖7為本發(fā)明實施例的一種沉積第二鈍化層步驟的剖面示意圖。圖8為本發(fā)明實施例的一種沉積一鏡面層步驟的剖面示意圖。
[0060]圖9為本發(fā)明實施例的一種蝕刻兩導電通道步驟的剖面示意圖。圖10為本發(fā)明實施例的一種填充導電金屬的剖面示意圖。圖11為本發(fā)明實施例的一種設置兩接合金屬層步驟的剖面示意圖。圖12為本發(fā)明實施例的一種形成多個微結構步驟的剖面示意圖。圖13為本發(fā)明實施例的一種結合電路板步驟的剖面示意圖。圖14為本發(fā)明實施例的高壓覆晶LED結構剖視圖。圖15為本發(fā)明實施例的高壓覆晶LED結構的使用剖視圖。
[0061]<高壓覆晶LED結構的制造方法實施例>
[0062]如圖2所示，本發(fā)明實施例為一種高壓覆晶LED結構的制造方法S100，其包括:提供芯片基板(步驟S10);沉積第一鈍化層(步驟S20);形成共電連層(步驟S30);沉積第二鈍化層(步驟S40);沉積鏡面層(步驟S50);蝕刻兩導電通道(步驟S60);以及設置兩接合金屬層(步驟S70)。
[0063]如圖3所示，提供芯片基板(步驟S10)，其中芯片基板10包括:藍寶石基板11及多個LED芯片12。藍寶石基板11是用以成長氮化鎵N型層121 (以下簡稱為N型層121)、量子井層123、氮化鎵P型層124 (以下簡稱為P型層124)及透明導電氧化物層125，之后經(jīng)過多次蝕刻得到多個LED芯片12 (例如圖3中的12’、12”及12”’)，其彼此分離地形成于藍寶石基板11的第一表面111上，第一表面111為藍寶石基板11的上表面。透明導電氧化物層125的材料為透明的氧化物以提高發(fā)光效率，且可以導電。
[0064]因此每一 LED芯片12在磊晶工藝中由下往上形成N型層121、量子井層123、P型層124及透明導電氧化物層125。同時因為蝕刻了一部分的透明導電氧化物層125、P型層124及量子井層123而使N型層121露出N型表面122。為了對LED芯片12做更詳細的說明，在本實施例中將所述LED芯片12分別命名為第一 LED芯片12’、第二 LED芯片12”及第三LED芯片12”’。第一 LED芯片12’為藍寶石基板11上的最左側的LED芯片12，而第二LED芯片12”為藍寶石基板11上的最右側的LED芯片12，第三LED芯片12”’則位在第一LED芯片12’及第二 LED芯片12”之間，然而也可設置多個第三LED芯片12”’。
[0065]如圖4所示，沉積第一鈍化層(步驟S20)，其在所述LED芯片12周圍沉積第一鈍化層20，使第一鈍化層20覆蓋住每一 N型層121、量子井層123、P型層124及透明導電氧化物層125的側邊及藍寶石基板11、N型表面122及透明導電氧化物層125的表面。
[0066]如圖5所示，在形成共電連層(步驟S30)前，先利用蝕刻方式除去位在每一透明導電氧化物層125及每一 N型表面122上的第一鈍化層20。
[0067]如圖6所示，形成共電連層(步驟S30)，接著分別以沉積方式形成共電連層30在第一鈍化層20以及裸露的每一 N型表面122及每一透明導電氧化物層125的表面。為方便敘述，將共電連層30分別定義為第一電連層31、第二電連層32及第三電連層33。第一電連層31形成在每一透明導電氧化物層125的表面上，而第二電連層32則形成在每一 N型表面122上。第三電連層33則從LED芯片12的第一電連層31沿著LED芯片12的側邊延伸形成至相鄰的另一 LED芯片12的第二電連層32。第三電連層33用以電性連接LED芯片12的第一電連層31及相鄰的另一 LED芯片12的第二電連層32。[0068]其中，共電連層30可以使多個LED芯片12彼此串聯(lián)，形成高壓LED結構。形成共電連層30的材料可以與透明導電氧化物層125相同，透明的導電材料可以避免共電連層30擋住LED芯片12的出光，而同時達到導電及提高透光性的目的。
[0069]如圖7所示，沉積第二鈍化層(步驟S40)，其沉積第二鈍化層40于暴露于外界的第一鈍化層20及共電連層30上，并連續(xù)沉積第二鈍化層40直到將所有LED芯片12覆蓋并形成平坦且高度相同的鈍化表面41，進而提供后續(xù)工藝進行。
[0070]如圖8所示，沉積鏡面層(步驟S50)，其在平坦且高度相同的鈍化表面41上沉積鏡面層50，因此沉積于其上的鏡面層50亦平坦且高度相同，故LED芯片12發(fā)出的光線可以在同樣高度被鏡面層50反射，以得到反射量及強度一致的反射光，同時彼此之間沒有光程差的反射光可以往藍寶石基板11方向出光。其中，鏡面層50可以由分布布拉格反射鏡(Distributed BraggReflector, DBR)及金屬組成，而金屬可以為招或銀。
[0071]如圖9所示，蝕刻兩導電通道(步驟S60)，其分別在相對于第一 LED芯片12’上方附近的位置由鏡面層50往下蝕刻通過第二鈍化層40至第一 LED芯片12’的第一電連層31，以及在相對于第二 LED芯片12”上方附近的位置由鏡面層50往下蝕刻通過第二鈍化層40至第二 LED芯片12”的第二電連層32以形成所述導電通道60，以使得第一 LED芯片12’的第一電連層31及第二 LED芯片12”的第二電連層32可以裸露出來。
[0072]如圖10所示，設置兩接合金屬層(步驟S70)，首先分別在步驟S60所蝕刻出的每一導電通道60中填充接合金屬61,并使接合金屬61表面與鏡面層50表面位在相同高度。
[0073]如圖11所示，接著，設置所述兩接合金屬層70于鏡面層50上，并且使接合金屬層70分別與接合金屬61 —對一地接合以供導電。因此，接合金屬層70得以借由接合金屬61而分別與第一 LED芯片12’的第一電連層31和第二 LED芯片12”的第二電連層32電性連接。為了避免短路，所述接合金屬層70彼此分離。其中，所述接合金屬層70的表面可以電鍍有金薄膜以增進導電度。
[0074]如圖1及圖12所示，制造方法SlOO可以進一步包括形成多個微結構(步驟S80)，其在藍寶石基板11的第二表面112形成多個微結構113以破壞全反射。第二表面112為藍寶石基板11的下表面，而微結構113可以為錐狀體、凸透鏡或凹透鏡等構造。
[0075]如圖1及圖13所示，制造方法SlOO可以進一步包括結合電路板(步驟S90)，其將上述結構倒置，并通過電性連接手段，例如金屬電極或是焊球(solder ball)以使所述接合金屬層70與電路板80上的導電金屬81電性連接，而形成最終的高壓覆晶LED結構。
[0076]<高壓覆晶LED結構實施例>
[0077]如圖1及圖14所示，本發(fā)明的另一實施例為一種高壓覆晶LED結構100，其包括:芯片基板、第一鈍化層20、共電連層30、第二鈍化層40、鏡面層50、兩接合金屬61以及兩接合金屬層70。高壓覆晶LED結構100可以使用上述的制造方法SlOO制造。
[0078]芯片基板包括:藍寶石基板11及多個LED芯片12。其中，多個LED芯片12彼此分離地形成于藍寶石基板11的第一表面111上，第一表面111為藍寶石基板11的上表面。另外，藍寶石基板11的第二表面112可以進一步包括多個微結構113以破壞全反射，而第二表面112為藍寶石基板11的下表面，其中微結構113可以為錐狀體、凸透鏡或凹透鏡等構造。
[0079]每一 LED芯片12由下往上形成N型層121、量子井層123、P型層124及透明導電氧化物層125。其中，量子井層123、P型層124及透明導電氧化物層125的平面面積小于N型層121的平面面積，因此使最下方的N型層121露出N型表面122。透明導電氧化物層125的材料為透明的氧化物以提高透光率，且可以導電。
[0080]為了對LED芯片12做更詳細的說明，在本實施例中將所述LED芯片12分別命名為第一 LED芯片12’、第二 LED芯片12”及第三LED芯片12”’。第一 LED芯片12’為藍寶石基板11上的最左側的LED芯片12，而第二 LED芯片12”為藍寶石基板11上的最右側的LED芯片12，第三LED芯片12”’則位在第一 LED芯片12’及第二 LED芯片12”之間，然而也可以設置多個第三LED芯片12”’，例如在本發(fā)明實施例中有兩個第三LED芯片12”’。
[0081]第一鈍化層20，其設置于每一 LED芯片12的側邊，例如每一 N型層121、量子井層123、P型層124及透明導電氧化物層125的側邊。
[0082]共電連層30，其包括:第一電連層31、第二電連層32及第三電連層33。第一電連層31位于每一透明導電氧化物層125的表面上，第二電連層32位于每一 N型表面122上，而第三電連層33則是連接每一相鄰的第一電連層31及第二電連層32，并覆蓋每一 LED芯片12側邊的第一鈍化層20。換句話說，第三電連層33從LED芯片12的第一電連層31端沿著LED芯片12的側邊延伸至相鄰的另一 LED芯片12的第二電連層32端，以使多個LED芯片12彼此串聯(lián)，形成高壓LED結構。
[0083]形成共電連層30的材料可以與透明導電氧化物層125相同，透明的導電材料可以避免共電連層30擋住出光，而同時達到導電及提高發(fā)光效率的目的。
[0084]第二鈍化層40，其包覆第一鈍化層20及共電連層30，并覆蓋所有LED芯片12以形成平坦的鈍化表面41，進而提供后續(xù)工藝進行。
[0085]鏡面層50，其設置于鈍化表面41上，由于鈍化表面41十分平坦，故位于其上的鏡面層50也具有相同的水平高度，可以在同樣高度進行光反射而得到反射量及強度一致的反射光，同時彼此之間沒有光程差的反射光可以往藍寶石基板11方向出光。其中，鏡面層50可以由分布布拉格反射鏡(DBR)及金屬組成，而金屬可以為鋁或銀。
[0086]兩接合金屬61，其分別在相對于第一 LED芯片12’上方附近的位置及在相對于第二 LED芯片12”上方附近的位置自鏡面層50的表面穿過鏡面層50及第二鈍化層40，以分別與第一 LED芯片12’的第一電連層31及第二 LED芯片12”的第二電連層32相接以形成電性連接。
[0087]兩接合金屬層70，其分別設置于鏡面層50上并一對一的與所述接合金屬61接合以形成電性連接，且所述接合金屬層70彼此分離以避免短路。其中，所述接合金屬層70的表面電鍍有金薄膜以增進導電度。
[0088]如圖15所示，高壓覆晶LED結構100可以進一步包括電路板80，其以電路板80上的導電金屬81與所述接合金屬層70電性連接，并將電性結合電路板80后的結構倒置形成最終的高壓覆晶LED結構100。其中，電路板80也可以為陶瓷電路板。
[0089]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭示如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
【權利要求】
1.一種高壓覆晶LED結構的制造方法，其特征在于包括: 提供芯片基板，其中該芯片基板包括:藍寶石基板；及多個LED芯片，彼此分離地形成于該藍寶石基板上，每一該LED芯片由下往上形成N型層、量子井層、P型層及透明導電氧化物層，且該N型層露出N型表面，所述LED芯片包括第一 LED芯片及第二 LED芯片； 沉積第一鈍化層，其在所述LED芯片周圍沉積該第一鈍化層； 形成共電連層，其在除去位在每一該透明導電氧化物層及每一該N型表面上的該第一鈍化層后，分別于每一該透明導電氧化物層及每一該N型表面上形成第一電連層及第二電連層，并形成第三電連層以連接該LED芯片的該第一電連層及相鄰的另一該LED芯片的該第二電連層，該第一電連層、該第二電連層及該第三電連層構成該共電連層； 沉積第二鈍化層，其沉積于該第一鈍化層及該共電連層上并形成平坦的鈍化表面； 沉積鏡面層，其在該鈍化表面上沉積該鏡面層； 蝕刻兩導電通道，其分別由該鏡面層往下蝕刻至該第一 LED芯片的該第一電連層及往下蝕刻至該第二 LED芯片的該第二電連層以形成所述導電通道；以及 設置兩接合金屬層，其分別在每一該導電通道填充接合金屬，并設置所述接合金屬層于該鏡面層上，以分別與該接合金屬接合，且所述接合金屬層彼此分離。
2.如權利要求1所述的制造方法，其特征在于進一步包括形成多個微結構于該藍寶石基板的背側表面。
3.如權利要求1所述的制造方法，其特征在于進一步包括結合電路板，其以所述接合金屬層與該電路板上的導電金屬電性連接。
4.如權利要求1所述的制造方法，其特征在于其中該鏡面層由分布布拉格反射鏡及金屬組成。
5.如權利要求4所述的制造方法，其特征在于其中該金屬為鋁或銀。
6.如權利要求1所述的制造方法，其特征在于其中所述接合金屬層的表面電鍍有金薄膜。
7.一種高壓覆晶LED結構，其特征在于包括: 芯片基板，其中該芯片基板包括:藍寶石基板；及多個LED芯片，彼此分離地形成于該藍寶石基板上，每一該LED芯片由下往上形成N型層、量子井層、P型層及透明導電氧化物層，且該N型層露出N型表面，所述LED芯片包括第一 LED芯片及第二 LED芯片； 第一鈍化層，其設置于每一該LED芯片的側邊； 共電連層，其包括:第一電連層，其位于每一該透明導電氧化物層上；第二電連層，其位于每一該N型表面上；及第三電連層，其連接每一相鄰的該第一電連層及該第二電連層并覆蓋于每一該LED芯片側邊的該第一鈍化層； 第二鈍化層，其包覆該第一鈍化層及該共電連層以形成平坦的鈍化表面； 鏡面層，其設置于該鈍化表面上； 兩接合金屬，其穿過該鏡面層及該第二鈍化層以分別與該第一 LED芯片的該第一電連層及該第二 LED芯片的該第二電連層相接；以及 兩接合金屬層，其分別設置于該鏡面層上并與所述接合金屬接合，且所述接合金屬層彼此分尚。
8.如權利要求7所述的高壓覆晶LED結構，其特征在于其進一步包括電路板，其以導電金屬與所述接合金屬層電性連接。
9.如權利要求7所述的高壓覆晶LED結構，其特征在于其中該鏡面層由分布布拉格反射鏡及金屬組成。
10.如權利要求9所述的高壓覆晶LED結構，其特征在于其中該金屬為鋁或銀。
11.如權利要求7所述的高壓覆晶LED結構，其特征在于其中所述接合金屬層的表面電鍍有金薄膜。
12.如權利要求7所述的高壓覆晶LED結構，其特征在于其中該藍寶石基板的背側表面進一步包括多個 微結構。
【文檔編號】H01L33/00GK103915530SQ201310002699
【公開日】2014年7月9日 申請日期:2013年1月5日 優(yōu)先權日:2013年1月5日
【發(fā)明者】陳明鴻, 許世昌 申請人:海立爾股份有限公司