封裝中的存儲器模塊的制作方法
【專利摘要】一種微電子封裝(10)可以包括具有相對的第一表面(21)和第二表面(22)的襯底(20)、第一、第二、第三和第四微電子元件(30a、30b、30c、30d)和暴露在第二表面處的端子(25)。每個微電子元件(30)可具有面對襯底(20)的第一表面(21)的前表面(31)和在前表面處的多個觸點(35)。微電子元件(30)的前表面(31)可以布置在平行于第一表面(21)并覆蓋第一表面(21)的單個平面內(nèi)。每個微電子元件(30)可具有暴露在前表面處并沿各自的第一軸線(29a)、第二軸線(29b)、第三軸線(29c)和第四軸線(29d)布置的觸點列(35)。第一軸線(29a)與第三軸線(29c)可彼此平行。第二軸線(29b)與第四軸線(29d)可橫切于第一軸線(29a)與第二軸線(29c)。
【專利說明】封裝中的存儲器模塊
[0001]相關申請的交叉引用
[0002]本申請是2012年I月9日申請的美國專利申請N0.13 / 346，201的繼續(xù)申請，要求2011年10月3日申請的美國臨時專利申請N0.61 / 542，488、N0.61 / 542,495以及N0.61 / 542，553，以及2011年7月12日申請的美國臨時專利申請N0.61 / 506，889的申請日的權益，其公開內(nèi)容通過引用并入本文。
【技術領域】
[0003]本申請的主題涉及微電子封裝及包含微電子封裝的組件。
【背景技術】
[0004]半導體芯片通常設為單獨的預封裝單元。標準芯片具有帶有大的前面的扁平矩形體，該前面具有連接至芯片的內(nèi)部電路的觸點。每個單獨的芯片典型地包含在具有連接至芯片的觸點的外部端子的封裝中。端子(即封裝的外部連接點)再用于電連接至電路板(例如印刷電路板)。在很多常規(guī)的設計中，芯片封裝在電路板中占用的面積比芯片本身的面積大很多。如參考具有前面的扁平芯片的本公開所使用的，“芯片的面積”應被理解為指的是所述前面的面積。
[0005]在“倒裝芯片，，設計中，芯片的前面面對封裝介電元件的面，S卩，封裝的襯底，芯片上的觸點通過焊料凸點或其他連接元件直接地鍵合至襯底的面上的觸點。襯底再可通過覆蓋襯底的外部端子鍵合至電路板。“倒裝芯片”設計提供相對緊湊的布置；每個封裝占用的電路板的面積等于或稍大于芯片的前面的面積，例如在共同轉讓的美國專利N0.5，148，265、N0.5,148,266和N0.5,679,977中的某些實施例中所公開的，其公開內(nèi)容通過引用并入本文。某些創(chuàng)新的安裝技術提供的緊密度接近或等于常規(guī)倒裝芯片鍵合的緊密度?？梢栽诘扔诨蛏源笥谛酒旧淼拿娣e的電路板的面積中容置單個芯片的封裝通常被稱為“芯片級封裝”。
[0006]在任何的芯片的物理布置中，尺寸都是重要的考慮因素。隨著便攜式電子裝置的快速發(fā)展，對于芯片的更緊湊的物理布置的需求越發(fā)強烈。僅僅舉例來說，通常被稱為“智能手機”的裝置將手機的功能與強大的數(shù)據(jù)處理器、存儲器以及輔助裝置(例如全球定位系統(tǒng)接收器、電子照相機和局域網(wǎng)絡連接件以及高分辨率顯示器和關聯(lián)的圖像處理芯片)集成。在袖珍型裝置中，這些裝置可提供例如全互聯(lián)網(wǎng)連接、包括全分辨率視頻的娛樂、導航、電子銀行等功能。復雜的便攜式裝置要求將眾多芯片封裝到很小的空間中。而且，一些芯片具有很多通常被稱為“I / O”的輸入和輸出連接件。這些I / O必須與其他芯片的I /O互連。形成互連的部件不應當大大增加組件的尺寸。類似需求出現(xiàn)在其他應用中，例如，數(shù)據(jù)服務器(如在需要提升性能以及減小尺寸的互聯(lián)網(wǎng)搜索引擎中使用的數(shù)據(jù)服務器)。
[0007]包含存儲器存儲陣列的半導體芯片(特別是動態(tài)隨機存取存儲(DRAM)芯片以及閃存芯片)通常封裝在單芯片或多芯片封裝和組件中。每個封裝具有多個用于在端子和封裝中的芯片之間承載信號、電源電壓以及地電位的電連接件。該電連接件可以包括不同種類的導體，例如在相對于芯片的觸點支承表面的水平方向上延伸的水平導體(例如，跡線、梁式引線等)，在相對于芯片的表面的垂直方向上延伸的垂直導體(例如，孔)，以及在相對于芯片的表面的水平方向和垂直方向上延伸的線鍵合。
[0008]將封裝中的信號傳輸?shù)蕉嘈酒庋b的芯片提出了特別的挑戰(zhàn)，尤其是對于被封裝中兩個或更多個芯片共用的信號(例如，時鐘信號以及存儲芯片的地址信號和選通信號)。這種多芯片封裝中，封裝的端子和芯片之間的連接路徑的長度可以改變。不同的路徑長度可以導致信號在端子和每個芯片之間花費更長或更短的時間傳輸。信號從一點到另一點的傳輸時間稱為“傳播延遲”，并且是導體長度、導體結構以及與其緊鄰的其他介電結構或導電結構的函數(shù)。
[0009]兩個不同信號到達特定位置的時間差也被稱為“偏差”。特定信號到達兩個或更多個位置的時間上的偏差是由于傳播延遲以及特定信號開始向位置傳輸?shù)臅r間所導致的。偏差可以影響或可以不影響電路性能。當同步的信號組中的所有信號一起偏移時，偏差通常對性能的影響較小，這種情況下，操作所需的所有信號需要時一起到達。但是，當操作所需的同步信號組的不同信號在不同時間到達時，情況就不是這樣了。這種情況下，偏差影響性能，因為除非所需所有信號都到達，否則不能執(zhí)行操作。本文描述的實施例可包括共同待決的美國臨時專利申請N0.61 / 506，889 (TESSERA3.8-664)中公布的將偏差最小化的特征，其公開內(nèi)容通過引用并入本文。
[0010]常規(guī)微電子封裝可包括用于主要提供存儲器存儲陣列功能的微電子元件，S卩，包括比提供任何其他功能的有源裝置多的提供存儲器存儲陣列功能的有源裝置的微電子元件。微電子元件可以是或包括DRAM芯片、或這樣的半導體芯片的堆疊的電互連組件。典型地，這個封裝的所有端子布置成靠近安裝有微電子組件的封裝襯底的一個或多個外邊緣的列組。
[0011]鑒于上述背景，可對多芯片微電子封裝及組件進行一些改進以提高電性能。本發(fā)明的這些特性將通過下面描述的微電子封裝和組件的構造獲得。

【發(fā)明內(nèi)容】

[0012]根據(jù)本發(fā)明的方面，一種微電子封裝可包括:具有相對的第一表面和第二表面的襯底，第一微電子元件、第二微電子元件、第三微電子元件以及第四微電子元件，暴露在第二表面處的多個端子，從每個微電子元件的觸點中的至少一些延伸至端子中的至少一些的電連接件。每個微電子元件可具有面對襯底的第一表面的前表面以及在前表面處的多個觸點。微電子元件的前表面可布置在平行于第一表面并覆蓋第一表面的單個平面內(nèi)。每個微電子元件可具有暴露在前表面處并沿各自的第一軸線、第二軸線、第三軸線以及第四軸線布置的觸點列。第一軸線和第三軸線彼此平行。第二軸線和第四軸線可橫切于第一軸線和第三軸線。端子可用于將微電子封裝連接至微電子封裝外部的至少一個部件。
[0013]在示例性實施例中，第二軸線和第四軸線可與第一軸線和第三軸線正交。在特定的示例中，每個微電子元件的觸點列可設置在各個微電子元件的前表面的中心區(qū)域內(nèi)。在一個實施例中，端子可布置成面陣。端子可具有彼此共面的暴露的接觸表面。在特定的實施例中，電連接件可包括在每個下微電子元件的觸點與暴露在襯底的第一表面處的導電鍵合焊盤之間延伸的倒裝芯片連接件。在一個示例中，每個微電子元件的觸點可包括八位數(shù)據(jù)I / O觸點。在特定的示例中，每個微電子元件的觸點可包括九位數(shù)據(jù)I / O觸點。在示例性實施例中，每個微電子元件的觸點可包括十六位數(shù)據(jù)I / O觸點。
[0014]在一個實施例中，微電子封裝還可包括緩沖元件，緩沖元件與微電子封裝中的端子的至少一些以及一個或多個微電子元件電連接。緩沖元件可用于再生在微電子封裝的一個或多個端子處接收的至少一個信號。在特定的實施例中，緩沖元件可安裝至襯底的第一表面。在一個示例中，緩沖元件可安裝至襯底的第二表面。在特定的示例中，至少一個信號包括傳遞至微電子封裝的所有地址信號。在示例性實施例中，至少一個信號可包括傳遞至微電子封裝的所有指令信號、地址信號、庫(bank)地址信號以及時鐘信號，指令信號為寫使能的行地址選通信號和列地址選通信號，時鐘信號為用于采樣地址信號的采樣時鐘。在特定的實施例中，至少一個信號可包括由微電子封裝接收的所有數(shù)據(jù)信號。
[0015]在一個示例中，微電子封裝還可包括安裝至襯底且用于存儲識別信息的非易失性存儲元件。非易失性存儲元件可電連接至一個或多個微電子元件。在特定的示例中，微電子封裝還可包括溫度傳感器。在示例性實施例中，微電子封裝也可包括安裝至襯底的解耦電容元件。解耦電容元件可電連接至一個或多個微電子元件。在一個實施例中，襯底可以為基本由在襯底的平面內(nèi)具有小于12ppm/°C的熱膨脹系數(shù)(CTE)的材料組成的元件。在一個示例中，襯底可包括基本由在襯底的平面內(nèi)具有小于30ppm /°C的熱膨脹系數(shù)(CTE)的材料組成的介電元件。
[0016]在特定的實施例中，微電子元件可用于一起作為可尋址的存儲器模塊。微電子封裝可用于存儲在每個微電子元件中所接收的數(shù)據(jù)的部分。在一個示例中，微電子封裝可用于作為雙列直插式存儲器模塊。在不例性實施例中，微電子封裝可具有與雙列直插式存儲器模塊相同的指令和信號接口，并且可用于傳遞與雙列直插式存儲器模塊等量的數(shù)據(jù)。在特定的示例中，每個微電子元件可用于主要提供存儲器存儲陣列功能。在一個實施例中，每個微電子元件可包括動態(tài)隨機存取存儲器(DRAM)集成電路芯片。在特定的實施例中，每個微電子元件在功能上和機械上等同于其他微電子元件。
[0017]在示例性實施例中，微電子封裝也可包括與至少一個微電子元件熱連通的散熱器。在一個示例中，散熱器可至少部分地覆蓋每個微電子元件的后表面。在特定的實施例中，每個微電子元件可以是下微電子元件，并且每個微電子封裝可包括與每個下微電子元件對應的上微電子元件。每個上微電子元件可具有至少部分地覆蓋對應的一個下微電子元件的后表面的表面。在一個實施例中，上微電子元件的至少一個與對應的一個下微電子元件可以通過至少一個延伸穿過下微電子元件的導電通孔電連接。
[0018]根據(jù)本發(fā)明的方面，一種微電子組件可包括多個如上所述的微電子封裝。微電子組件也可包括具有板觸點的電路板。封裝的端子可鍵合至板觸點。在一個實施例中，電路板可具有用于將信號傳輸至每個微電子封裝和傳輸來自每個微電子封裝的信號的共用電接口。在特定的實施例中，每個微電子封裝可構造成具有與雙列直插式存儲器模塊相同的功能。在示例性實施例中，電路板可以為母板。在一個示例中，電路板可以為用于附接至母板的模塊。
[0019]在特定的示例中，微電子組件也可包括緩沖元件，緩沖元件安裝至電路板并電連接至微電子封裝中的至少一些。緩沖元件可用于再生在微電子封裝的一個或多個端子處接收的至少一個信號。在特定的示例中，至少一個信號可包括傳遞至微電子組件的所有地址信號。在一個實施例中，至少一個信號可包括傳遞至微電子組件的所有指令信號、地址信號、庫地址信號以及時鐘信號，指令信號為寫使能的行地址選通信號和列地址選通信號，時鐘信號為用于采樣地址信號的采樣時鐘。在示例性實施例中，至少一個信號可包括被微電子封裝接收的所有數(shù)據(jù)信號。
[0020]根據(jù)本發(fā)明的方面，一種模塊可包括如上所述的多個微電子組件。每個微電子組件可電聯(lián)接至用于將信號傳輸至每個微電子組件和傳輸來自每個微電子組件的信號的第二電路板。本發(fā)明的進一步方面可提供包括將根據(jù)本發(fā)明的前述方面的微電子組件、根據(jù)本發(fā)明的前述方面的復合芯片、或兩者與電連接至其的其他電子部件相結合的系統(tǒng)。例如，系統(tǒng)可設置在單個殼體中和/或安裝至單個殼體，所述殼體可以為便攜式殼體。根據(jù)本發(fā)明的這個方面的優(yōu)選實施例的系統(tǒng)較可比的常規(guī)系統(tǒng)更加緊湊。
[0021]根據(jù)本發(fā)明的另一方面，一種微電子封裝可包括:具有相對的第一表面和第二表面的襯底，第一微電子元件、第二微電子元件、第三微電子元件以及第四微電子元件，暴露在第二表面處的多個端子，以及從每個微電子元件的觸點中的至少一些延伸至端子中的至少一些的電連接件。每個微電子元件可具有面對襯底的第一表面的前表面以及在前表面處的多個觸點。微電子元件的前表面可布置在平行于第一表面并覆蓋第一表面的單個平面內(nèi)。每個微電子元件可至少部分地覆蓋襯底的第一表面和第二表面之間延伸的至少一個孔。每個孔可具有分別沿第一軸線、第二軸線、第三軸線以及第四軸線的長度。第一軸線與第三軸線可彼此平行。第二軸線與第四軸線可橫切于第一軸線與第三軸線。端子可用于將微電子封裝連接至微電子封裝外部的至少一個部件。電連接件可包括具有與至少一個孔對齊的至少部分的引線。
[0022]在一個示例中，引線中的至少一些可包括延伸穿過至少一個孔的線鍵合。在特定的實施例中，所有引線可以為延伸穿過至少一個孔的線鍵合。在示例性實施例中，引線中的至少一些可包括引線鍵合。在一個實施例中，每個微電子元件的觸點的至少一些可成列地設置在各個微電子元件的前表面的中心區(qū)域內(nèi)。在特定的示例中，每個微電子元件的觸點列可與一個對應的孔對齊。在一個示例中，每個孔可具有在橫切于各個軸線的方向上的寬度，每個孔的寬度不大于至少部分地覆蓋孔的微電子元件在與孔的寬度相同的方向上的寬度。在一個實施例中，襯底的第二表面可具有占據(jù)第二表面的中心部分的中心區(qū)域。中心區(qū)域可由第一軸線、第二軸線、第三軸線以及第四軸線界定。端子的至少一些可以為設置在中心區(qū)域中的第一端子。
[0023]在一個實施例中，第一端子可用于承載傳遞至微電子封裝的所有地址信號。在特定的示例中，第一端子可用于承載傳遞至微電子封裝的指令信號、地址信號、庫地址信號、以及時鐘信號的至少一些，指令信號為寫使能的行地址選通信號和列地址選通信號，時鐘信號為用于采樣地址信號的采樣時鐘，第一端子由至少兩個微電子元件共享。在一個實施例中，第一端子被每個微電子元件共享。
[0024]在示例性實施例中，微電子封裝也可包括緩沖元件，緩沖元件與微電子封裝中的端子的至少一些以及一個或多個微電子元件電連接。緩沖元件可用于再生在微電子封裝的一個或多個端子處接收的至少一個信號。在特定的示例中，緩沖元件可安裝至襯底的第一表面。在一個實施例中，緩沖元件可安裝至襯底的所第二表面。【專利附圖】

【附圖說明】
[0025]圖1A是根據(jù)本發(fā)明實施例的微電子封裝的透視示意圖；
[0026]圖1B是沿著圖1A的線1B-1B所取的圖1A的微電子封裝的側剖視圖；
[0027]圖1C是示出微電子元件的位置的圖1A的微電子封裝的仰視圖；
[0028]圖2A是根據(jù)另一個實施例的具有倒裝芯片安裝至襯底的微電子元件的微電子封裝的透視示意圖；
[0029]圖2B是沿著圖2A的線2B-2B所取的圖2A的微電子封裝的側剖視圖；
[0030]圖2C和圖2D是具有至少部分地覆蓋對應的下微電子元件的一個或多個上微電子元件的圖2A的微電子封裝的變型的側剖視圖；
[0031]圖3A至圖3D是根據(jù)進一步實施例的示出鍵合窗與中心區(qū)域的位置的具有四個微電子元件的微電子封裝的俯視圖；
[0032]圖4A和圖4B是根據(jù)更進一步實施例的示出鍵合窗和中心區(qū)域的位置的具有三個微電子元件的微電子封裝的俯視圖；
[0033]圖5A是根據(jù)本發(fā)明又另一個實施例的具有堆疊微電子元件的微電子封裝的透視示意圖；
[0034]圖5B是沿著圖5A的線5B-5B所取的圖5A的微電子封裝的側剖視圖；
[0035]圖5C是示出微電子元件的位置的圖5A的微電子封裝的仰視圖；
[0036]圖6A是根據(jù)又另一個實施例的具有堆疊微電子元件的微電子封裝的透視示意圖；
[0037]圖6B是沿著圖6A的線6B-6B所取的圖6A的微電子封裝的側剖視圖；
[0038]圖6C是示出微電子元件的位置的圖6A的微電子封裝的仰視圖；
[0039]圖7是根據(jù)再另一個實施例的具有堆疊的微電子元件的微電子封裝的透視示意圖；
[0040]圖8A是具有安裝至電路板的多個微電子封裝的微電子組件的透視示意圖；
[0041]圖8B是圖8A的微電子組件的仰視圖；
[0042]圖SC至圖SE是根據(jù)進一步實施例的具有安裝至電路板的多個微電子封裝的微電子組件的透視示意圖；
[0043]圖9是根據(jù)一個實施例的包括多個模塊的系統(tǒng)的示意圖。
【具體實施方式】
[0044]本發(fā)明的某些實施例提供一種封裝或微電子組件，其中微電子元件(例如，半導體芯片或半導體芯片的堆疊布置)用于主要提供存儲器存儲陣列功能。在這種微電子元件中，其中配置(即構造和與其他裝置互連)為提供存儲器存儲陣列功能的有源裝置(例如，晶體管)的數(shù)量大于用于提供任何其他功能的有源裝置的數(shù)量。因此，在一個示例中，微電子元件(例如，DRAM芯片)可具有存儲器存儲陣列功能作為它的主要功能或唯一功能?？蛇x地，在另一個示例中，該微電子元件可具有混合用途并可包括用于提供存儲器存儲陣列功能的有源裝置，并也可包括用于提供例如處理器功能或信號處理器功能或圖形處理功能等另一功能的其他有源裝置。在此情況中，微電子源件仍具有比用于提供微電子元件的任何其他功能的有源裝置多的用于提供存儲器存儲陣列功能的有源裝置。[0045]本發(fā)明的實施例提供的封裝具有多于一個半導體芯片，S卩，其中的微電子元件。多芯片封裝可以減小將其中的芯片連接至電路板(例如，通過端子陣列(如，球柵陣列、平面柵陣列或針柵陣列等)將封裝電地及機械地連接至其上的印刷線路板)所需的面積或空間的大小。該連接空間被特別地限制在小的或便攜的計算裝置中，計算裝置為例如，手持裝置，例如，典型地將個人電腦的功能和同更寬廣的世界的無線連接相結合的“智能手機”或平板電腦。多芯片封裝可以特別地用于制造大量可用于系統(tǒng)的相對便宜的存儲器，如先進的高性能的動態(tài)隨機存取存儲器(“DRAM”)芯片，例如，DDR3型DRAM芯片及其后續(xù)芯片。
[0046]通過在封裝上提供共用端子，使至少一些信號通過該共用端子往返于封裝中的兩個或更多個芯片，可以減少將多芯片封裝連接至電路板所需的面積的大小。但是，使用支持高性能操作的方式這樣做也提出了挑戰(zhàn)。為了避免不期待的效應，如由于無端接的短截線而產(chǎn)生的信號的不期待的反射，跡線、孔以及將封裝外部的端子與電路板上的總體布線電連接的電路板上的其他導體切不可太長。散熱也對高級芯片提出了挑戰(zhàn)，因此，最好是每個芯片的至少一個大的平整表面與散熱器相聯(lián)接，或暴露于已安裝系統(tǒng)內(nèi)部的流體或空氣或與已安裝系統(tǒng)內(nèi)部的流體或空氣熱連通。下面描述的封裝可以有助于促進這些目標的實現(xiàn)。
[0047]圖1A至IC示出根據(jù)本發(fā)明的實施例的特別類型的微電子封裝10。如圖1A至圖1C所不,微電子封裝10可以包括封裝結構,例如,具有相對的第一表面21和第二表面22的襯底20。在一些情況下，襯底20可以主要由在襯底的平面上(在平行于襯底的第一表面21的方向上)具有低熱膨脹系數(shù)(CTE)(即，熱膨脹系數(shù)低于百萬分之十二每攝氏度，下文中為“ppm / °C”)的材料組成，該材料為如，半導體材料(例如，硅)或介電材料(例如，陶瓷材料或二氧化硅(例如，玻璃))。可選地，襯底20可以包括薄片狀的襯底，該襯底20可以基本由聚合物材料(例如，聚酰亞胺、環(huán)氧樹脂、熱塑性塑料、熱固性塑料)或其他合適的聚合物材料組成，或該襯底20包括復合聚合物-無機材料或基本由復合聚合物-無機材料組成，復合聚合物-無機材料為例如BT樹脂(雙馬來酰亞胺三嗪樹脂)的玻璃增強結構或環(huán)氧玻璃，例如，F(xiàn)R-4等。在一個示例中，該襯底20基本由在襯底20的平面內(nèi)，即在沿襯底20的表面的方向上，熱膨脹系數(shù)低于30ppm / °C的材料組成。
[0048]在圖1A至圖1C中，平行于襯底20的第一表面21的方向在本文中稱為“水平”或“橫向”方向，而垂直于第一表面21的方向在本文中稱為向上或向下方向并且在本文中也稱為“豎直”方向。本文中所提到的方向是在涉及到的結構的參考系中的方向。因此，這些方向可為相對于重力參考系中的一般的“上”或“下”方向的任何定向。
[0049]一個特征設置在比另一特征“在表面上”更高的高度的描述意為一個特征在相同的垂直方向上離表面的距離比另一個特征大。相反地，一個特征設置在比另一個特征“在表面上”更低的高度的描述意為一個特征在相同的垂直方向上離表面的距離比另一個特征小。
[0050]至少一個孔26可在襯底20的第一表面21和第二表面22之間延伸。如圖1A所示，襯底20可具有四個延伸穿過其的孔26。襯底20可具有多個端子25(例如，其上的導電焊盤、焊區(qū)、或導電柱或導電引腳)。該端子25可以暴露在襯底20的第二表面22處。端子25可以用作端點，用于將微電子封裝10與外部部件例如電路板(例如，印刷線路板、柔性電路板、插座、其他微電子組件或封裝、內(nèi)插器或無源部件組件等)(例如，圖8A所示的電路板)的對應的導電元件連接。在一個示例中，該電路板可為母板或DIMM模塊板。在特定的實施例中，端子可布置成面陣(例如，球柵陣列(BGA)(包括下述的接合元件11)，平面柵陣列(LGA)，或針柵陣列(PGA)等)。在一個實施例中，端子25可沿襯底20的第二表面22的外圍布置。
[0051]在示例性實施例中，端子25可包括由例如，銅、銅合金、金、鎳以及類似的導電材料制成的大體上剛性的柱體。端子25可例如通過將導電材料鍍進抗蝕劑掩膜的開口中形成，或通過形成例如銅、銅合金、鎳或其組合制成的柱體形成。該柱體可以例如通過將金屬薄片或其他金屬結構負刻成柱體而形成，所述柱體延伸遠離襯底20，并作為端子用于例如將微電子封裝10與外部部件(例如下述的電路板860)電互連。端子25可為具有其他結構的大體上剛性的柱體，如美國專利N0.6，177，636所述，其公開內(nèi)容通過引用并入本文。在一個示例中，端子25可以具有彼此共面的暴露的接觸表面。
[0052]微電子封裝10可包括接合元件11，接合元件11附接至用于與外部部件連接的端子25。接合元件11可以是，例如，鍵合金屬塊(例如，焊料、錫、銦、共晶成分或其組合)，或另一種接合材料(例如，導電膠或導電粘合劑)。在特定的實施例中，在端子25與外部部件(例如，圖8A所示的電路板860)的觸點之間的接合件可包括導電基體材料，例如在共同所有的美國專利申請13 / 155，719與13 / 158，797中所描述的，其公開內(nèi)容通過引用并入本文。在特定的實施例中，接合件可具有類似結構或用本文所描述的方式形成。
[0053]如本公開所使用的，導電元件“暴露于”結構的表面的描述表示導電元件可與在垂直于表面的方向上從結構外部朝向表面移動的理論點接觸。因此，暴露在結構的表面處的端子或其他導電元件可從該表面突出；可與該表面平齊；或可相對該表面凹陷并通過結構中的孔或凹陷暴露。
[0054]端子25可包括暴露在襯底20的第二表面22的中心區(qū)域23中的第一端子25a以及暴露在中心區(qū)域23外的第二表面22的外圍區(qū)域28中的第二端子25b。如圖1A至圖1C所示的布置可提供微電子元件30以及相對廣闊的中心區(qū)域23的緊湊布置，而無需微電子元件覆蓋任何其他微電子元件。
[0055]第一端子25a可用于承載從外部部件傳遞至微電子封裝10的所有指令信號、地址信號、庫地址信號以及時鐘信號。例如，在包括動態(tài)存儲器存儲陣列(例如，用于動態(tài)隨機存取存儲器(DRAM)的)的微電子元件中，當該微電子元件是動態(tài)隨機存取存儲器的存儲裝置時，指令信號是由微電子封裝10內(nèi)的微電子元件使用的寫使能的行地址選通信號和列地址選通信號。其他信號(例如ODT(片內(nèi)終結)信號、片選信號、時鐘使能信號)不是需要由第一端子25a承載的指令信號的部分。
[0056]時鐘信號可為用于采樣地址信號的采樣時鐘。至少一些第二端子25b可用于承載除由第一端子25a承載的指令信號、地址信號和時鐘信號外的信號。信號或參考電位(例如片選信號、復位信號、電源電壓(例如，Vdd> Vddq)以及地電位(例如，Vss和Vssq))可由第二端子25b承載；這些信號或參考電位無需由第一端子25a承載。
[0057]在特定的示例中，例如圖1C所示的示例中，第二端子25b可設置成在每個外圍區(qū)域28內(nèi)的至少一個列。在一個示例中，用于承載除了指令信號、地址信號和時鐘信號之外的信號的至少一些第二端子25b可暴露在襯底20的第二表面22的中心區(qū)域23內(nèi)。
[0058]微電子封裝10也可包括多個微電子元件30，每個微電子元件30均具有面對襯底20的第一表面21的前表面31。在一個不例中，每個微電子兀件30可為裸芯片或微電子單元，每個裸芯片或微電子單元包括存儲器存儲元件，例如動態(tài)隨機存取存儲器(DRAM)存儲陣列或用于主要作為DRAM存儲陣列(例如，DRAM集成電路芯片)。如在本文所使用的，“存儲器存儲元件”指布置成陣列的多個存儲單元，和可用于存儲和提取數(shù)據(jù)的電路(例如，用于通過電接口的數(shù)據(jù)的傳輸?shù)碾娐?。在特定的示例中，微電子封裝10可包括在單列直插式存儲器模塊(SIMM)或雙列直插式存儲器模塊(DIMM)內(nèi)。
[0059]在特定的示例中，包括存儲器存儲元件的微電子元件30可至少具有存儲器存儲陣列功能，但微電子元件可以不是全功能存儲芯片。該微電子元件本身可以不具有緩沖功能，但可電連接至微電子元件堆疊內(nèi)的其他微電子元件，其中，堆疊中的至少一個微電子元件具有緩沖功能(緩沖微電子元件可以是緩沖芯片、全功能存儲芯片或控制芯片)。
[0060]在其他示例中，本文所描述的任一封裝內(nèi)的一個或多個微電子元件可包括比提供任何其他功能的有源裝置(例如，閃存、DRAM或其他類型的存儲器)更多數(shù)量的提供存儲器存儲陣列功能的有源裝置，并可和構造為主要提供邏輯功能的另一微電子元件或“邏輯芯片” 一起布置在封裝中。在特定的實施例中，邏輯芯片可以是可編程的元件或處理器元件，例如微處理器或其他通用的運算元件。邏輯芯片可以是微控制元件、圖形處理器、浮點處理器、協(xié)處理器、數(shù)字信號處理器等。在特定的實施例中，邏輯芯片主要執(zhí)行硬件狀態(tài)機功能，或進行硬編碼從而用于特別的功能或目的?？蛇x地，邏輯芯片可以是特定用途集成電路(ASIC)或現(xiàn)場可編程門陣列(FPGA)芯片。在該變型中，封裝則可以是“系統(tǒng)級封裝”(SIP)。[0061 ] 在另一個變型中，本文所述的任一封裝內(nèi)的微電子元件可具有嵌入其中的邏輯和存儲功能，例如在相同的微電子元件中具有嵌入其中的一個或多個關聯(lián)的存儲器存儲陣列的可編程處理器。有時，該微電子元件可以稱為“片上系統(tǒng)”(soc)，因為邏輯(例如處理器)是和其他電路(例如存儲器存儲陣列)或用于執(zhí)行一些其他功能(可以是專門的功能)的電路一起嵌入的。
[0062]在特定的示例中，每個微電子元件30在功能上和機械上等同于其他微電子元件，以使每個微電子元件可以具有在前表面31處具有相同功能的導電觸點35的相同圖案，盡管每個微電子元件的長度、寬度和高度的具體尺寸可以與其他微電子元件不同。
[0063]每個微電子兀件30可具有暴露在微電子兀件的前表面31處的多個導電觸點35。每個微電子元件30的觸點35可布置成設置于占據(jù)前表面的區(qū)域的中心部分的前表面31的中心區(qū)域36內(nèi)的一個或多個列。中心區(qū)域36，例如，可以占據(jù)包括位于微電子元件30的相對的外圍邊緣32a、32b之間的最短距離的中間三分之一的前表面31的區(qū)域。每個微電子元件30的前表面31可認為具有靠近外圍邊緣32a的第一外圍區(qū)域、靠近另一外圍邊緣32b的第二外圍區(qū)域以及第一外圍區(qū)域與第二外圍區(qū)域之間的中心區(qū)域36。如圖1B所示，每個微電子元件30的觸點35可以與至少一個孔26對齊。
[0064]如本文所使用的，微電子元件的表面或面的中心區(qū)域36(例如，微電子元件30的前表面31)意為設置在表面的第一外圍區(qū)域和第二外圍區(qū)域之間的表面的部分，外圍區(qū)域靠近微電子兀件的各個相對的第一外圍邊緣和第二外圍邊緣(例如，微電子兀件30的相對的外圍邊緣32a、32b)設置，其中第一外圍區(qū)域和第二外圍區(qū)域以及中心區(qū)域的每個具有相等的寬度，以使中心區(qū)域占據(jù)延伸該微電子元件的相對的第一外圍邊緣和第二外圍邊緣之間的最短距離的中間三分之一的表面的面積。[0065]在特定的實施例中，微電子封裝10可具有四個微電子元件30，每個微電子元件的觸點35包括八位數(shù)據(jù)I / O觸點。在另一個實施例中，微電子封裝10可具有四個微電子元件30，每個微電子元件的觸點35包括十六位數(shù)據(jù)I / O觸點。在特定的示例中，微電子封裝10 (以及本文所描述的任何其他的微電子封裝)可用于在時鐘周期內(nèi)并行地傳遞(即由封裝接收或從封裝傳輸)32位數(shù)據(jù)比特。在另一個示例中，微電子封裝10 (以及本文所描述的任何其他的微電子封裝)可用于在時鐘周期內(nèi)并行地傳遞64位數(shù)據(jù)比特。其他位數(shù)據(jù)傳遞量是可能的，在此無限制地僅提到其中的幾個傳遞量。例如，微電子封裝10(以及本文所描述的任何其他的微電子封裝)可用于每個時鐘周期傳遞72位數(shù)據(jù)比特，該72位數(shù)據(jù)比特可以包括代表數(shù)據(jù)的一組64位基本比特以及為用于64位基本比特的糾錯碼(ECC)比特的8位比特。96位數(shù)據(jù)比特、108位比特(數(shù)據(jù)比特和ECC比特)、128位數(shù)據(jù)比特以及144比特(數(shù)據(jù)比特和ECC比特)是每周期的數(shù)據(jù)傳遞寬度的其他示例，微電子封裝10 (以及本文所描述的任何其他的微電子封裝)可用于支持該示例。
[0066]在圖1A至圖1C的實施例中，通過封裝的第一端子25a的至少一些信號可為至少兩個微電子元件30共用。這些信號可通過在平行于襯底20的第二表面32的方向上從第一端子25a延伸到微電子元件30的對應的觸點35的連接件(如導電跡線)發(fā)送。微電子封裝10可通過封裝的共用第一端子25a而不是通過封裝的兩個或更多個端子(每個端子專用于其中一個特定的微電子元件)，發(fā)送多個微電子元件30共用的信號。通過該方法，由該端子25占據(jù)的襯底20的區(qū)域的大小可減小。
[0067]圖1A示出類似于風車形狀的襯底20上的微電子元件30a、30b、30c以及30d的特別的布置。在此情況中，每個微電子元件30的多個觸點35的至少一些可布置成限定各個第一軸線29a、第二軸線29b、第三軸線29c以及第四軸線29d(全體稱為軸線29)的各個觸點列。在圖1A所示的示例中，第一軸線29a和第三軸線29c可以彼此平行，第二軸線29b和第四軸線29d可以彼此平行，并且第一軸線和第三軸線可橫切于第二軸線和第四軸線。在特定的實施例中，第一軸線20a和第三軸線29c與第二軸線29b和第四軸線29d正交。在一個示例中，第一軸線29a、第二軸線29b、第三軸線29c以及第四軸線29d的每個可由孔26a、孔26b、孔26c以及孔26d中的對應的一個孔的長度限定，以使孔26可布置成如上所述的風車構適。
[0068]在圖1A所示的特定示例中，每個微電子元件30的軸線29可等分各個微電子元件并可恰好橫穿微電子封裝10內(nèi)的另一個微電子元件的區(qū)域。例如，第一軸線29a可等分第一微電子元件30a并恰好橫穿另一個微電子元件30的區(qū)域。類似地，第二軸線29b可等分第二微電子元件30b并恰好橫穿另一個微電子元件30的區(qū)域。同樣地，第三軸線29c可等分第三微電子元件30c并恰好橫穿另一個微電子元件30的區(qū)域。同樣地，第四軸線29d可等分第四微電子元件30d并恰好橫穿另一個微電子元件30的區(qū)域。
[0069]觸點35與端子25之間的電連接件可以包括可選引線(例如，線鍵合40或其他可能的結構)，其中引線的至少部分與至少一個孔26對齊。例如，如圖1B所示，至少一些電連接件可包括延伸超過襯底內(nèi)的孔26的邊緣的、并接合至觸點35與襯底的導電元件24的線鍵合40。在一個實施例中，至少一些電連接件可包括引線鍵合。該連接件可包括沿導電元件24與端子25之間的襯底20的第一表面21和第二表面22的之一或兩者延伸的引線。在特定的示例中，該引線可電連接在每個微電子元件30的觸點35和端子25之間，每個引線具有與至少一個孔26對齊的部分。
[0070]在一個不例中，每個孔26可以具有在橫切于各自軸線29的方向上的寬度,每個孔的寬度均不大于至少部分地覆蓋孔的微電子元件30在與孔的寬度相同的方向上的寬度。
[0071]在一個示例中，一個或多個另外的芯片30’可安裝至襯底20，具有面對襯底20的第一表面21 (圖1A)或第二表面22的表面31’。該另外的芯片30’可以是鍵合至暴露在襯底20的第一表面21處的導電觸點的倒裝芯片。
[0072]—個或多個另外的芯片30’可以是緩沖芯片，緩沖芯片可用于幫助為每個微電子元件30提供關于微電子封裝10外部的部件的信號隔離。在一個示例中，該緩沖芯片或緩沖元件可電連接至微電子封裝10內(nèi)的至少一些端子25以及一個或多個微電子元件30，緩沖元件用于再生在微電子封裝10的一個或多個端子處接收的至少一個信號。在一個示例中，其中微電子封裝10為注冊DIMM，至少一個信號可以包括傳遞至封裝的所有指令信號、地址信號、庫地址信號以及時鐘信號，指令信號為寫使能的行地址選通信號和列地址選通信號，時鐘信號是用于采樣地址信號的采樣時鐘。在特定的示例中，當微電子封裝10為低負載DI麗(LRDIMM)時，至少一個信號可以包括由微電子封裝接收的所有數(shù)據(jù)信號。
[0073]在特定的實施例中，一個或多個另外的芯片30’可以為解耦電容。取代或者除了前面提到的緩沖芯片，可以在微電子元件30之間設置一個或多個解耦電容。該解耦電容可電連接至外部電源以及微電子封裝10內(nèi)的接地母線。
[0074]在一個實施例中，一個另外的芯片30’可為安裝至襯底20并用于永久存儲微電子封裝10的識別信息(例如微電子封裝的數(shù)據(jù)寬度和深度)的非易失性存儲元件，例如電可擦除可編程只讀存儲器(EEPROM)。該非易失性存儲元件可電連接至一個或多個微電子元件30。
[0075]在一個示例中，一個另外的芯片30’可為溫度傳感器。該溫度傳感器可電連接至一個或多個微電子元件30。在一個示例中，溫度傳感器可包括二極管并可安裝至襯底29。在特定的實施例中，一個另外的芯片30’可為安裝至襯底20的串行存在檢測元件。
[0076]微電子封裝10可進一步包括微電子兀件30的前表面31與襯底20的第一表面21之間的粘合劑12。微電子封裝10也可包括可選地覆蓋、部分地覆蓋，或不覆蓋微電子元件30的后表面32的密封劑(未示出)。例如，在圖1A至IC所示的封裝中，密封劑可以流動、模板印刷、絲網(wǎng)印刷或點膠到微電子元件30的后表面32上。在另一個示例中，密封劑可為通過包膠模(overmold)在微電子元件30的后表面32上形成的成型化合物。
[0077]在上述實施例的變型中，將微電子元件的觸點不設置在微電子元件的表面的中心區(qū)域是可能的。更確切地，觸點可設置成靠近微電子元件的邊緣的一行或多行。在另一個變型中，微電子元件的觸點可靠近該微電子元件的兩個相對的邊緣設置。在又另一個變型中，微電子元件的觸點可靠近任何兩個邊緣設置，或靠近該微電子元件的多于兩個邊緣設置。在此情況中，襯底內(nèi)孔的位置可對應于靠近微電子元件的這個或這些邊緣設置的觸點的位置進行改變。
[0078]圖2A和圖2B示出關于圖1A至圖1C的上述實施例的變型，其中微電子元件230倒裝芯片鍵合至襯底220的第一表面221。在該實施例中，微電子元件230和襯底220之間的電連接件包括在每個微電子元件的觸點和暴露在襯底的第一表面221處的導電鍵合焊盤之間延伸的倒裝芯片連接件。[0079]圖2C示出關于圖2A和圖2B的上述實施例的變型，其中一個或多個微電子元件230是下微電子元件230’，并且微電子封裝210’包括上微電子元件230a、230b、230c，每個上微電子元件具有至少部分地覆蓋下微電子元件的后表面232的表面。如圖2C所示，上微電子元件230a、230b、230c通過延伸穿過下微電子元件的至少一個導電通孔209與下微電子元件230’電連接。在特定的實施例中，下微電子元件230”可以線鍵合至暴露在襯底220的第二表面222處的導電觸點。
[0080]圖2D示出關于圖2A和圖2B的上述實施例的變型，其中一個或多個微電子元件230是下微電子元件230”，微電子封裝210”包括上微電子元件230a和230b，每個上微電子元件具有至少部分地覆蓋下微電子元件的后表面232的表面。如圖2D所示，上微電子元件230a和230b通過在上微電子元件的觸點235與暴露在下微電子元件230”的后表面232處的導電元件245之間延伸的線鍵合240與下微電子元件230”電連接。在特定的實施例中，下微電子元件230”可以線鍵合至暴露在襯底220的第二表面222處的導電觸點。
[0081]圖3A至圖3D不出圖1A至圖1C中所不的相對于襯底的第一表面具有不同的微電子元件位置的微電子封裝10的另外的變型。在圖3A至圖3D中，各個微電子封裝301、302、303以及304均包括第四微電子元件330，每個微電子元件具有通過各自的孔326線鍵合至暴露在襯底320的第二表面處的導電觸點的觸點?？?26可限定襯底的第二表面的中心區(qū)域323的部分邊界，連接到至少兩個微電子元件330的共享第一端子可以位于該部分邊界處。
[0082]在圖3A中，微電子封裝301具有與圖1A至圖1C的微電子元件30相似的布置的微電子元件330，但每個微電子元件330均具有大致的矩形形狀，所以在位于微電子元件之間的襯底320的第一表面處幾乎沒有空間。
[0083]在圖3B中，每個微電子元件330具有方向平行于各自孔326的長度的第一邊緣332a以及相對的邊緣332b。每個微電子元件330的第一邊緣332a可限定不延伸穿過任何其他微電子元件的區(qū)域的軸線329。在該實施例中，在位于微電子元件330之間的襯底320的第一表面處存在更大的空間，并且襯底的第二表面的中心區(qū)域323可以相對較大。
[0084]在圖3C中，每個微電子元件330可以覆蓋各自的孔326，孔326限定不延伸穿過任何其他微電子元件的區(qū)域的軸線329。但是，與圖3B相比，兩個微電子元件330a和330c已移至更靠近襯底320的第一表面的中心。每個微電子元件330具有方向平行于各自的孔326的長度的第一邊緣332a和相對的邊緣332b。第一微電子兀件330a和第三微電子兀件330c的第一邊緣332a可限定延伸穿過第二微電子元件330b和第四微電子元件330d的區(qū)域的各自的軸線329a和329c。
[0085]圖3D為圖3C的變型，其中兩個微電子元件330a和330c已移至更靠近襯底320的第一表面的中心。第一微電子兀件330a和第三微電子兀件330b可覆蓋各自的孔326a和326c，孔326a和326c限定延伸穿過第二微電子元件330b和第四微電子元件330d的區(qū)域的各自的軸線329和329’。同樣，每個微電子元件330具有方向平行于各自的孔326的長度的第一邊緣332a和相對的邊緣332b。第一微電子兀件330a和第三微電子兀件330c的第一邊緣332a可限定也延伸穿過第二微電子元件330b和第四微電子元件330d的區(qū)域的各自的軸線329a和329c。
[0086]圖4A和4B示出包含有具有布置在平行于襯底420的第一表面的單個平面內(nèi)的前表面的三個微電子元件的圖1A至圖1C所示的微電子元件10的另外的變型。在圖4A中，微電子封裝401具有安裝至襯底410的第一側的三個微電子元件430。第一個微電子元件430a可具有至少部分地覆蓋并電連接于第一微電子元件的另外的微電子元件，例如，以圖2C或圖2D中所示的方式。第二個微電子元件430b可以是例如控制器。在圖4B中，微電子封裝402與圖1A至圖1C所示的微電子封裝10相同，除了風車構造的一個微電子元件430被省略，剩余三個微電子元件具有布置在平行于襯底420的第一表面的單個平面內(nèi)的前表面。
[0087]圖5A至圖5C示出關于圖1A至圖1C的上述實施例的變型。微電子封裝510類似于圖1A至圖1C所示的微電子封裝10。但是，封裝510包含下微電子元件530a和上微電子元件530b的多個對507。在每個對507中，上微電子元件530b的前表面531至少部分地覆蓋下微電子兀件530a的表面532,該表面532可為該下微電子兀件530a的后表面。微電子元件的相鄰對507，例如第一對507a和第二對507b在平行于襯底520的第一表面521的水平方向H上彼此完全間隔開。在特定的示例中，微電子元件530a和530b可包括比提供任何其他功能的有源裝置更多數(shù)量的提供存儲器存儲陣列功能的有源裝置。
[0088]在一個實施例中，微電子封裝510可具有八個微電子元件530 (包括四個下微電子元件530a和四個上微電子元件530b)，每個微電子元件包括八位數(shù)據(jù)I / O觸點。在另一個實施例中，微電子封裝510可具有八個微電子兀件530(包括四個下微電子兀件530a和四個上微電子元件530b)，每個微電子元件包括九位數(shù)據(jù)I / O觸點。
[0089]在特定的示例中，暴露在微電子元件的相鄰對中的下微電子元件530a的前表面531處的至少一些導電觸點535可布置成限定第一軸線529a和第二軸線529a’的各個觸點列。如圖5A所示，該第一軸線529a和第二軸線529a’可以彼此橫切。在特定的示例中，第一軸線529a和第二軸線529a’可彼此正交。在一個實施例中，第一軸線529a和第二軸線529a’可以彼此平行。
[0090]在一個實施例中，每個微電子元件對507至少部分地覆蓋在襯底520的第一表面521和第二表面522之間延伸的外孔526a。每個外孔526a可以具有限定在平行于第一表面和第二表面的方向上延伸的外部軸線509a的長度。四個外部軸線509a可以布置成如上描述的風車構造，其中外部軸線509a可布置成兩個平行的外部軸線對，每對橫切于另一對。占據(jù)襯底520的第二表面522的中心部分的中心區(qū)域523可由四個外部軸線509a界定，如圖5C所示。暴露在襯底520的第二表面522的中心區(qū)域523處的至少一些端子525可以是具有與上述的第一端子25a類似功能的第一端子。
[0091]在示例性實施例中，每個微電子元件對507也可至少部分地覆蓋靠近相同的微電子元件對中的對應的一個外孔526a且在襯底520的第一表面521和第二表面522之間延伸的內(nèi)孔526b,如圖5A所不。每個內(nèi)孔526b可具有限定在平行于第一表面和第二表面的方向上延伸的軸線509b的長度，每個內(nèi)部軸線509b離襯底的質心501比由對應的一個外孔526a的長度限定的軸線509a近。
[0092]如圖5A所示，每個下微電子元件530a覆蓋外孔526a,并且每個上微電子元件530b覆蓋內(nèi)孔526b。在特定的實施例中，每個上微電子元件530b可覆蓋外孔526a，每個下微電子兀件530a可覆蓋內(nèi)孔526b。在一個不例中，一個或多個下微電子兀件530a可覆蓋對應的外孔526a，并且其他下微電子元件可覆蓋對應的內(nèi)孔526b，而一個或多個上微電子元件539b可覆蓋對應的外孔，其他上微電子元件可覆蓋對應的內(nèi)孔。
[0093]在特定的實施例中，每個上微電子元件530b可覆蓋第一孔，第一孔可為內(nèi)孔526b或外孔526a。每個第一孔可以具有在橫切于它的長度方向上的寬度，每個第一孔的寬度不大于覆蓋第一孔的對應的一個上微電子元件530b在與第一孔的寬度相同的方向上的寬度。
[0094]在一個示例中，每個下微電子元件530a可覆蓋第二孔，第二孔可以是內(nèi)孔526b或外孔526a。每個第二孔可以具有在橫切于它的長度方向上的寬度，每個第二孔的寬度不大于覆蓋第二孔的對應的一個下微電子元件530a在與第二孔的寬度相同的方向上的寬度。
[0095]間隔件514可以位于上微電子兀件530b的前表面531和襯底520的第一表面521的部分之間，利用或不利用位于間隔件和襯底的第一表面之間的粘合劑512。該間隔件514可以由例如，介電材料(例如，二氧化硅)、半導體材料(例如，硅)或者一層或多層粘合劑制成。如果間隔件514包括粘合劑，粘合劑可將上微電子元件530b連接至襯底520。在一個實施例中，間隔件514可具有與在微電子兀件的前表面531和后表面532之間的下微電子元件530a的厚度T2大體相同的在大體垂直于襯底520的第一表面521的豎直方向V上的厚度Tl。在特定的實施例中，例如，當間隔件514由粘合劑材料制成時，間隔件514可以在沒有粘合劑512 (例如上述的粘合劑12)的情況下使用。
[0096]圖6A至圖6C示出關于圖5A至圖5C的上述實施例的變型。微電子封裝610與圖5A至圖5C所示的微電子封裝510相似，除了在微電子封裝610中，上微電子元件630b的前表面631至少部分地覆蓋兩個下微電子兀件630a的后表面632。所有的下微電子兀件630a可以具有布置在平行于襯底620的第一表面621的單個平面內(nèi)的前表面631。
[0097]圖7示出了關于圖5A至圖5C的上述實施例的另一個變型。微電子封裝710與圖5A至圖5C所示的微電子封裝510相同，除了微電子封裝710包括三個微電子元件對707，每對具有下微電子元件739a和上微電子元件730b。取代第四個微電子元件對707，微電子封裝710包括由兩個下微電子元件730a和一個對應的上微電子元件730b組成的組，該上微電子元件730b具有至少部分地覆蓋每個上微電子元件的后表面732的前表面731。在一個示例中，微電子封裝710可以具有九個微電子元件730，每個微電子元件730包括八位數(shù)據(jù)I / O觸點。
[0098]現(xiàn)在參考圖8A和圖8B，微電子組件801可以包括可以安裝至共用電路板860的多個微電子封裝810。每個微電子封裝810如圖1A至圖1C的微電子封裝10所示，但該微電子封裝810可以是以上參考圖1A至圖7描述的任何微電子封裝。電路板860可以具有相對的第一表面861和第二表面862以及暴露在各個第一表面和第二表面處的多個導電板觸點。微電子封裝810可通過例如在圖1B中所示的可在每個微電子封裝的端子和板觸點之間延伸的接合件11安裝至板觸點。如圖8B所示，第一微電子封裝810a的襯底的第二表面以及第二微電子封裝810b的襯底的第二表面可至少部分彼此覆蓋。在特定的示例中，電路板860可以包括具有低于30ppm / 1:的CTE的元件。在一個實施例中，該元件可基本由半導體、玻璃、陶瓷或液晶聚合物材料組成。
[0099]在特定的實施例中，電路板860可以具有多個平行的暴露的邊緣觸點850，邊緣觸點850靠近第一表面861和第二表面862中的至少一個的插入邊緣851，用于當微電子組件801插入插座時與插座(圖9所示)的對應觸點相配合。邊緣觸點850的一些或全部可暴露在微電子組件801的第一表面861或第二表面862之一或兩者處。在一個不例中，電路板860可以是母板。在示例性實施例中，電路板860可以是可以用于附接至另一個電路板(例如母板)的模塊(例如存儲子系統(tǒng))。電路板860至另一個電路板的附接可如下所述。
[0100]暴露的邊緣觸點850以及插入邊緣851的尺寸形成為插入至系統(tǒng)的其他連接件的對應的插座，例如可以設置在母板上。該暴露的邊緣觸點850可以適于與在該插座連接件內(nèi)的多個對應的彈簧觸點(圖9)配合。該彈簧觸點可以設置在每個槽的單側或多側從而與對應的一個暴露的邊緣觸點850配合。在一個示例中，至少一些邊緣觸點850可用于承載各自邊緣觸點和一個或多個微電子封裝810之間的至少一個信號或參考電位。在特定的實施例中，微電子組件801可具有與雙列直插式存儲器模塊相同的信號接口。
[0101]圖8C至圖8E示出圖8A和圖8B中所示的微電子組件801的變型，該微電子組件包括如圖5A至圖5C的微電子封裝510所示的微電子封裝810’。在圖SC中，微電子封裝802具有安裝至電路板860的第一側861的五個微電子封裝810’。
[0102]在圖8D中，微電子封裝803具有安裝至電路板860的第一表面861的五個微電子封裝810，，并且示出另外的芯片830’(例如圖1A中所示的另外的芯片30’)，芯片830’具有面對電路板的第一表面的表面。該另外的芯片830’可以是以上參考圖1A至圖1C所描述的任何類型的另外的芯片，包括，例如，可用于幫助為每個微電子封裝810’提供關于微電子組件803外部的部件的信號隔離的緩沖芯片。在一個示例中，另外的芯片830’可以包括存儲控制器。
[0103]在圖8E中，微電子封裝804具有均安裝至各自插座805的五個微電子封裝810’，并且每個插座均安裝至電路板860的第一表面861。
[0104]以上參考圖1至圖SE描述的微電子封裝和微電子組件可用在各種電子系統(tǒng)(例如圖9所示的系統(tǒng)900)的構造中。例如，根據(jù)本發(fā)明的進一步的實施例的系統(tǒng)900包括多個模塊或部件906 (例如以上所描述的微電子封裝和微電子組件)以及其他電子部件908和 910。
[0105]系統(tǒng)900可以包括多個插座905，每個插座包括在插座的一側或兩側的多個觸點907，以使每個插座905可以適于與對應的模塊或部件906的對應的暴露的邊緣觸點或暴露的模塊觸點配合。在示出的示例性系統(tǒng)900中，系統(tǒng)可以包括電路板或母板902 (例如柔性印刷電路板)，電路板可包括將模塊或部件906相互互連的多個導體904 (其中之一描繪在圖9中)。該電路板902可以將信號傳輸至包括在系統(tǒng)900中的每個微電子封裝10或110或傳輸來自包括在系統(tǒng)900中的每個微電子封裝10或110的信號。但是，這僅僅是示例性的；任何用于制造模塊或部件906之間的電連接件的合適的結構均可使用。在特定的示例中，不是具有通過插座905聯(lián)接至電路板902的模塊或部件906，可以將一個或多個模塊或部件906 (例如微電子封裝10)直接安裝至電路板902。
[0106]在特定的實施例中，系統(tǒng)900也可以包括處理器(例如半導體芯片908)，以使每個模塊或部件906可以用于在時鐘周期內(nèi)并行地傳遞N位數(shù)據(jù)比特，并且處理器可以用于在時鐘周期內(nèi)并行地傳遞M位數(shù)據(jù)比特，M大于或等于N。
[0107]在一個示例中，系統(tǒng)900可以包括用于在時鐘周期內(nèi)并行地傳遞32位數(shù)據(jù)比特的處理器908，并且系統(tǒng)也可以包括四個模塊906 (例如參考圖1A到圖1C描述的模塊10)，每個模塊906用于在時鐘周期內(nèi)并行地傳遞八位數(shù)據(jù)比特(即，每個模塊906可以包括第一微電子元件和第二微電子元件，兩個微電子元件的每個用于在時鐘周期內(nèi)并行地傳遞四位數(shù)據(jù)比特)。
[0108]在另一個示例中，系統(tǒng)900可以包括用于在時鐘周期內(nèi)并行地傳遞64位數(shù)據(jù)比特的處理器芯片908，系統(tǒng)也可以包括四個模塊906 (例如參考圖9所描述的部件1000)，每個模塊906用于在時鐘周期內(nèi)并行地傳遞十六位數(shù)據(jù)比特(即，每個模塊906可以包括兩組第一微電子元件和第二微電子元件，四個微電子元件的每個用于在時鐘周期內(nèi)并行地傳遞四位數(shù)據(jù)比特)。
[0109]在圖9示出的示例中，部件908是半導體芯片，部件910是顯示屏，但是在系統(tǒng)900中可以使用任何其他部件。當然，盡管為了描述的清楚性，圖9中僅示出兩個另外的部件908和910，但系統(tǒng)900可以包括任何數(shù)量的該部件。
[0110]模塊或部件906以及部件908和910可以安裝在用虛線示意性示出的共用殼體901中且必要時彼此電互連以形成期望的電路。殼體901被示為在例如移動電話或個人數(shù)字助理中可用類型的便攜式殼體，屏幕910可以暴露在殼體的表面處。在結構906包括光敏元件(例如成像芯片)的實施例中，還可以設置用于將光發(fā)送到該結構的透鏡911或其他光學裝置。另外，圖9中所示的簡化系統(tǒng)僅僅是示例性的；可以使用上述的結構形成其他系統(tǒng)，包括通常被認為是固定結構的系統(tǒng)，例如臺式電腦、路由器等。
[0111]在前述的任何或全部的微電子封裝中，一個或多個微電子元件的后表面完成制造后可以至少部分地暴露在微電子封裝的外表面處。因此，在以上關于圖1A描述的微電子封裝10內(nèi)，微電子元件30的后表面32可以部分地或完全地暴露在完成的微電子封裝10內(nèi)的密封劑的外表面處。
[0112]在上述的任何實施例中，微電子封裝可以包括部分地或完全地由任何合適的導熱材料制成的散熱器。合適的導熱材料的示例包括，但不限于，金屬、石墨、導熱粘合劑(例如，導熱環(huán)氧樹脂、焊料等等)或這些材料的組合。在一個示例中，散熱器可以是大體連續(xù)的金屬片。
[0113]在一個實施例中，散熱器可以包括靠近一個或多個微電子元件設置的金屬層。金屬層可以暴露在微電子封裝的后表面處?？蛇x地，散熱器可包括至少覆蓋微電子元件的后表面的包膠?；蛎芊鈩?。在一個不例中，散熱器可以與每個微電子兀件(例如，圖1A和圖1B所示的微電子元件30)的前表面和后表面的至少一個熱連通。散熱器可以在相鄰的微電子元件的一個的相鄰邊緣之間延伸。散熱器可以改善向周圍環(huán)境的散熱能力。
[0114]在特定的實施例中，由金屬或其他導熱材料制成的預先形成的散熱器可以使用導熱材料(例如，導熱粘合劑或導熱潤滑油)附接至或設置在一個或多個微電子元件的后表面。如果存在粘合劑，該粘合劑可以是允許散熱器和散熱器所附接的微電子元件之間相對移動的柔性材料，例如，以適應柔性附接的元件之間的不同的熱膨脹。散熱器可以是單片結構?？蛇x地，散熱器可包括彼此間隔開的多個散熱片部分。在特定的實施例中，散熱器可以是或包括直接接合至一個或多個微電子元件(例如圖1A和圖1B所示的微電子元件30)的后表面的至少部分的焊料層。
[0115]盡管此處已經(jīng)參考特定實施例對本發(fā)明進行了描述，應該理解的是這些實施例僅僅是對本發(fā)明的原理和應用的說明。因此，應理解的是，在不脫離通過所附權利要求限定的本發(fā)明的精神和范圍的情況下，可以對上述說明性實施例進行各種修改以及可以設計其他布置。
[0116]應理解的是，此處闡述的各個從屬權利要求和特征可以以與原始權利要求提出的不同的方式相組合。還應理解的是，關于各個實施例描述的特征可與所述實施例的其他特征共享。
[0117]工業(yè)實用性
[0118]本發(fā)明具有廣泛的工業(yè)實用性，包括但不限于微電子封裝及制造微電子封裝的方法。
【權利要求】
1.一種微電子封裝，包括: 襯底，所述襯底具有相對的第一表面和第二表面； 第一微電子兀件、第二微電子兀件、第三微電子兀件和第四微電子兀件，每個微電子兀件具有面對所述襯底的所述第一表面的前表面以及在所述前表面處的多個觸點，所述微電子元件的所述前表面布置在平行于所述第一表面并覆蓋所述第一表面的單個平面中，每個微電子元件具有暴露在所述前表面處并分別沿第一軸線、第二軸線、第三軸線以及第四軸線布置的觸點列，所述第一軸線與所述第三軸線彼此平行，所述第二軸線與所述第四軸線橫切于所述第一軸線與所述第三軸線； 多個端子，所述多個端子暴露在所述第二表面處，所述端子用于將所述微電子封裝連接至所述微電子封裝外部的至少一個部件；以及 電連接件，所述電連接件從每個微電子元件的所述觸點的至少一些延伸至所述端子的至少一些。
2.根據(jù)權利 要求1所述的微電子封裝，其中，所述第二軸線和所述第四軸線與所述第一軸線和所述第三軸線正交。
3.根據(jù)權利要求1所述的微電子封裝，其中，每個微電子元件的所述觸點列設置在各個所述微電子元件的所述前表面的中心區(qū)域內(nèi)。
4.根據(jù)權利要求1所述的微電子封裝，其中，所述端子布置成面陣，所述端子具有彼此共面的暴露的接觸表面。
5.根據(jù)權利要求1所述的微電子封裝，其中，所述電連接件包括在每個所述下微電子元件的觸點與暴露在所述襯底的所述第一表面處的導電鍵合焊盤之間延伸的倒裝芯片連接件。
6.根據(jù)權利要求1所述的微電子封裝，其中，每個微電子元件的所述觸點包括八位數(shù)據(jù)I / O觸點。
7.根據(jù)權利要求1所述的微電子封裝，其中，每個微電子元件的所述觸點包括九位數(shù)據(jù)I / O觸點。
8.根據(jù)權利要求1所述的微電子封裝，其中，每個微電子元件的所述觸點包括十六位數(shù)據(jù)I / O觸點。
9.根據(jù)權利要求1所述的微電子封裝，進一步包括緩沖元件，所述緩沖元件與所述微電子封裝中的所述端子的至少一些以及一個或多個所述微電子元件電連接，所述緩沖元件用于再生在所述微電子封裝的一個或多個所述端子處接收的至少一個信號。
10.根據(jù)權利要求9所述的微電子封裝，其中，所述緩沖元件安裝至所述襯底的所述第一表面。
11.根據(jù)權利要求9所述的微電子封裝，其中，所述緩沖元件安裝至所述襯底的所述第二表面。
12.根據(jù)權利要求9所述的微電子封裝，其中，所述至少一個信號包括傳遞至所述微電子封裝的所有地址信號。
13.根據(jù)權利要求9所述的微電子封裝，其中，所述至少一個信號包括傳遞至所述微電子封裝的所有指令信號、地址信號、庫地址信號以及時鐘信號，所述指令信號為寫使能的行地址選通信號和列地址選通信號，所述時鐘信號為用于采樣所述地址信號的采樣時鐘。
14.根據(jù)權利要求9所述的微電子封裝，其中，所述至少一個信號包括由所述微電子封裝接收的所有數(shù)據(jù)信號。
15.根據(jù)權利要求1所述的微電子封裝，進一步包括安裝至所述襯底且用于存儲識別信息的非易失性存儲元件，所述非易失性存儲元件電連接至一個或多個所述微電子元件。
16.根據(jù)權利要求1所述的微電子封裝，進一步包括溫度傳感器。
17.根據(jù)權利要求1所述的微電子封裝，進一步包括安裝至所述襯底的解耦電容元件，所述解耦電容元件電連接至一個或多個所述微電子元件。
18.根據(jù)權利要求1所述的微電子封裝，其中，所述襯底為基本由在所述襯底的平面內(nèi)具有小于12ppm / °C的熱膨脹系數(shù)的材料組成的元件。
19.根據(jù)權利要求1所述的微電子封裝，其中，所述襯底包括基本由在所述襯底的平面內(nèi)具有小于30ppm/°C的熱膨脹系數(shù)的材料組成的介電元件。
20.根據(jù)權利要求1所述的微電子封裝，其中，所述微電子元件用于一起作為可尋址的存儲器模塊，所述微電子封裝用于存儲在每個微電子元件中所接收的數(shù)據(jù)的部分。
21.根據(jù)權利要求20所述的微電子封裝，其中，所述微電子封裝用于作為雙列直插式存儲器模塊。
22.根據(jù)權利要求21所述的微電子封裝，其中，所述微電子封裝具有與雙列直插式存儲器模塊相同的指令和信號接口，并且用于傳遞與雙列直插式存儲器模塊等量的數(shù)據(jù)。
23.根據(jù)權利要求1所述的微電子封裝，其中，每個所述微電子元件用于主要提供存儲器存儲陣列功能。`
24.根據(jù)權利要求1所述的微電子封裝，其中，每個所述微電子元件包括動態(tài)隨機存取存儲器(DRAM)集成電路芯片。
25.根據(jù)權利要求1所述的微電子封裝，其中，每個所述微電子元件在功能上和機械上等同于其他所述微電子元件。
26.根據(jù)權利要求1所述的微電子封裝，進一步包括與至少一個所述微電子元件熱連通的散熱器。
27.根據(jù)權利要求26所述的微電子封裝，其中，所述散熱器至少部分地覆蓋每個所述微電子元件的后表面。
28.根據(jù)權利要求1所述的微電子封裝，其中，每個微電子元件是下微電子元件，并且每個微電子封裝包括與每個下微電子元件對應的上微電子元件，每個上微電子元件具有至少部分地覆蓋對應的一個所述下微電子元件的后表面的表面。
29.根據(jù)權利要求28所述的微電子封裝，其中，所述上微電子元件的至少一個與對應的一個所述下微電子元件通過至少一個延伸穿過所述下微電子元件的導電通孔電連接。
30.一種微電子組件，包括多個根據(jù)權利要求1所述的微電子封裝，進一步包括具有板觸點的電路板，其中，所述封裝的所述端子鍵合至所述板觸點。
31.根據(jù)權利要求30所述的微電子組件，其中，所述電路板具有用于將信號傳輸至每個所述微電子封裝和傳輸來自每個所述微電子封裝的信號的共用電接口。
32.根據(jù)權利要求30所述的微電子組件，其中，每個所述微電子封裝構造成具有與雙列直插式存儲器模塊相同的功能。
33.根據(jù)權利要求30所述的微電子組件，其中，所述電路板為母板。
34.根據(jù)權利要求30所述的微電子組件，其中，所述電路板為用于附接至母板的模塊。
35.根據(jù)權利要求30所述的微電子組件，進一步包括緩沖元件，所述緩沖元件安裝至所述電路板并電連接至所述微電子封裝中的至少一些，所述緩沖元件用于再生在所述微電子封裝的一個或多個所述端子處接收的至少一個信號。
36.根據(jù)權利要求35所述的微電子組件，其中，所述至少一個信號包括傳遞至所述微電子組件的所有指令信號、地址信號、庫地址信號以及時鐘信號，所述指令信號為寫使能的行地址選通信號和列地址選通信號，所述時鐘信號為用于采樣所述地址信號的采樣時鐘。
37.根據(jù)權利要求35所述的微電子組件，其中，所述至少一個信號包括由所述微電子組件接收的所有數(shù)據(jù)信號。
38.一種模塊，包括多個根據(jù)權利要求30所述的微電子組件，每個微電子組件電聯(lián)接至用于將信號傳輸至每個所述微電子組件和傳輸來自每個所述微電子組件的信號的第二電路板。
39.一種系統(tǒng)，包括根據(jù)權利要求1所述的微電子封裝以及電連接至所述微電子封裝的一個或多個其他電子部件。
40.根據(jù)權利要求39所述的系統(tǒng)，進一步包括殼體，所述微電子封裝以及所述其他電子部件安裝至所述殼體。
41.一種微電子封裝，包括: 襯底，所述襯底具有相對的第一表面和第二表面； 第一微電子元件、第二微電子元件、第三微電子元件以及第四微電子元件，每個微電子元件具有面對所述襯底的所述第一表面的前表面以及在所述前表面處的多個觸點，所述微電子元件的所述前表面布置在平 行于所述第一表面并覆蓋所述第一表面的單個平面中，每個微電子元件至少部分地覆蓋在所述襯底的所述第一表面和所述第二表面之間延伸的至少一個孔，每個孔具有分別沿第一軸線、第二軸線、第三軸線以及第四軸線的長度，所述第一軸線與所述第三軸線彼此平行，所述第二軸線與所述第四軸線橫切于所述第一軸線與所述第三軸線； 多個端子，所述多個端子暴露在所述第二表面處，所述端子用于將所述微電子封裝連接至所述微電子封裝外部的至少一個部件；以及 電連接件，所述電連接件從每個微電子元件的所述觸點的至少一些延伸至所述端子的至少一些，所述電連接件包括具有與所述至少一個孔對齊的至少部分的引線。
42.根據(jù)權利要求41所述的微電子封裝，其中，所述引線中的至少一些包括延伸穿過至少一個所述孔的線鍵合。
43.根據(jù)權利要求41所述的微電子封裝，其中，所有所述引線為延伸穿過至少一個所述孔的線鍵合。
44.根據(jù)權利要求41所述的微電子封裝，其中，所述引線中的至少一些包括引線鍵合。
45.根據(jù)權利要求41所述的微電子封裝，其中，每個微電子元件的所述觸點的至少一些成列地設置在各個所述微電子元件的所述前表面的中心區(qū)域內(nèi)。
46.根據(jù)權利要求45所述的微電子封裝，其中，每個微電子元件的所述觸點列與對應的一個所述孔對齊。
47.根據(jù)權利要求41所述的微電子封裝，其中，每個所述孔具有在橫切于各個所述軸線的方向上的寬度，每個孔的所述寬度不大于至少部分地覆蓋所述孔的所述微電子元件在與所述孔的所述寬度相同的方向上的寬度。
48.根據(jù)權利要求41所述的微電子封裝，其中，所述襯底的所述第二表面具有占據(jù)所述第二表面的中心部分的中心區(qū)域，所述中心區(qū)域由所述第一軸線、所述第二軸線、所述第三軸線以及所述第四軸線界定，并且其中所述端子的至少一些為設置在所述中心區(qū)域中的第一端子。
49.根據(jù)權利要求48所述的微電子封裝，其中，所述第一端子用于承載傳遞至所述微電子封裝的所有所述地址信號。
50.根據(jù)權利要求48所述的微電子封裝，其中，所述第一端子用于承載傳遞至所述微電子封裝的所述指令信號、地址信號、庫地址信號、以及時鐘信號的至少一些，所述指令信號為寫使能的行地址選通信號和列地址選通信號，所述時鐘信號為用于采樣所述地址信號的采樣時鐘，所述第一端子被至少兩個所述微電子元件共享。
51.根據(jù)權利要求50所述的微電子封裝，其中，所述第一端子被每個所述微電子元件共享。
52.根據(jù)權利要求41所述的微電子封裝，進一步包括緩沖元件，所述緩沖元件與所述微電子封裝中的所述端子的至少一些以及一個或多個所述微電子元件電連接，所述緩沖元件用于再生在所述微電子封裝的一個或多個所述端子處接收的至少一個信號。
53.根據(jù)權利要求52所述的微電子封裝，其中，所述緩沖元件安裝至所述襯底的所述第一表面。
54.根據(jù)權利要求52所述的微電子封裝，其中，所述緩沖元件安裝至所述襯底的所述第二表面。
【文檔編號】H01L25/065GK103797574SQ201280044482
【公開日】2014年5月14日 申請日期:2012年7月11日 優(yōu)先權日:2011年7月12日
【發(fā)明者】貝爾加?！す? 韋勒·佐尼, 理查德·德威特·克里斯普, 伊利亞斯·穆罕默德 申請人:英聞薩斯有限公司