高耐久性非易失性存儲(chǔ)單元和陣列的制作方法
【專利摘要】一種電可編程和可擦除存儲(chǔ)單元具有第一導(dǎo)電類型的半導(dǎo)體材料的襯底中的兩個(gè)存儲(chǔ)晶體管。第一存儲(chǔ)晶體管屬于具有襯底中的均為第二導(dǎo)電類型的第一區(qū)域和第二區(qū)域的類型。該第一和第二區(qū)域彼此隔開，在其間有在第一方向上限定的第一溝道區(qū)域。第一浮柵處于第一溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第一溝道區(qū)域的電流的導(dǎo)通。第一控制柵極與第一浮柵電容耦合。通過向第一區(qū)域施加第一電壓來(lái)讀取第一存儲(chǔ)晶體管。
【專利說(shuō)明】高耐久性非易失性存儲(chǔ)單元和陣列

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種非易失性存儲(chǔ)單元，其中，在對(duì)存儲(chǔ)單元的分離的導(dǎo)線上進(jìn)行編程和讀取以生產(chǎn)高耐久性存儲(chǔ)單元。本發(fā)明還涉及這種存儲(chǔ)單元的陣列。

【背景技術(shù)】
[0002]非易失性存儲(chǔ)儲(chǔ)存晶體管是本領(lǐng)域中眾所周知的。特別地，使用其上存儲(chǔ)有電荷的浮柵的非易失性存儲(chǔ)儲(chǔ)存晶體管是本領(lǐng)域中眾所周知的，該電荷控制浮柵位于其上的溝道區(qū)域的導(dǎo)通。參考圖1，示出了現(xiàn)有技術(shù)的非易失性存儲(chǔ)儲(chǔ)存晶體管10的橫截面圖。在USP5, 029, 130中充分地公開了這種存儲(chǔ)晶體管10，USP5，029, 130的公開以其整體而并入。
[0003]存儲(chǔ)晶體管10包括諸如P型之類的第一導(dǎo)電類型的襯底12。第二導(dǎo)電類型的第一區(qū)域14和第二區(qū)域16均處于襯底12中，通過溝道區(qū)域18彼此隔開。浮柵22處于溝道區(qū)域18的部分之上且通過絕緣體與其絕緣。如USP5，029，130中所公開的，浮柵22還處于第一區(qū)域14的部分之上且與其電容耦合。控制柵極29與浮柵22鄰近，與其隔開，并控制溝道區(qū)域18的另一部分中電流的導(dǎo)通。控制柵極29與浮柵22電容耦合。在存儲(chǔ)晶體管10的操作中，在編程期間，將第一電流(或編程電流)施加至第二區(qū)域16，而在讀取操作期間時(shí)，將第一電壓(讀取電壓)施加至第二區(qū)域16。然而，在編程期間，來(lái)自第二區(qū)域16的電子傳播到第一區(qū)域14并被注入到浮柵22上。一些電子可以在浮柵22和襯底12之間的絕緣體界面處被俘獲。隨時(shí)間，這使浮柵晶體管跨導(dǎo)退化并使存儲(chǔ)晶體管10的耐久性退化。
[0004]參考圖2,示出了存儲(chǔ)晶體管10的陣列的示意圖。參考圖3,示出了現(xiàn)有技術(shù)的存儲(chǔ)晶體管10的陣列的頂視圖。
[0005]參考圖4，示出了現(xiàn)有技術(shù)的另一存儲(chǔ)晶體管50的橫截面圖。在USP6，747，310中充分地公開了存儲(chǔ)晶體管50，USP6，747，310的公開以其整體通過引用并入本文。存儲(chǔ)晶體管50類似于存儲(chǔ)晶體管10。存儲(chǔ)晶體管50包括諸如P型之類的第一導(dǎo)電類型的襯底12。第二導(dǎo)電類型的第一區(qū)域34和第二區(qū)域36均處于襯底12中，通過溝道區(qū)域39彼此隔開。浮柵31處于溝道區(qū)域39的部分之上且與其絕緣。選擇柵極33與浮柵31鄰近，與其隔開，并控制溝道區(qū)域39的另一部分中電流的導(dǎo)通。選擇柵極33與浮柵31電容耦合。另外，控制柵極32處于浮柵31的頂部上。最后，擦除柵極35處于第一區(qū)域34之上且在與選擇柵極33相對(duì)的側(cè)上與浮柵31鄰近。類似于存儲(chǔ)晶體管10的操作，在存儲(chǔ)晶體管50的操作中，在編程期間，將第一電流(或編程電流)施加至第二區(qū)域36，而在讀取操作期間，將第一電壓(讀取電壓)施加至第二區(qū)域36。類似于存儲(chǔ)晶體管10，在編程期間，編程干擾可能使存儲(chǔ)晶體管50的耐久性退化。
[0006]因而，本發(fā)明的一個(gè)目的是減小編程干擾對(duì)非易失性存儲(chǔ)晶體管的耐久性的影響。


【發(fā)明內(nèi)容】

[0007]相應(yīng)地，在本發(fā)明中，電可編程和可擦除存儲(chǔ)單元具有第一導(dǎo)電類型的半導(dǎo)體材料的襯底中的兩個(gè)存儲(chǔ)晶體管。第一存儲(chǔ)晶體管屬于具有襯底中的均為第二導(dǎo)電類型的第一區(qū)域和第二區(qū)域的類型。該第一和第二區(qū)域彼此隔開，在其間有在第一方向上限定的第一溝道區(qū)域。第一浮柵處于第一溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第一溝道區(qū)域的電流的導(dǎo)通。第一控制柵極與第一浮柵電容耦合。通過向第一區(qū)域施加第一電壓來(lái)讀取第一存儲(chǔ)晶體管。第二存儲(chǔ)晶體管屬于具有襯底中的均為第二導(dǎo)電類型的第三區(qū)域和第四區(qū)域的類型。該第三和第四區(qū)域彼此隔開，在其間有在第一方向上限定的第二溝道區(qū)域。在基本上與第一方向垂直的第二方向上，第二存儲(chǔ)晶體管與第一存儲(chǔ)晶體管鄰近并隔開，同時(shí)第三區(qū)域與第一區(qū)域在第二方向上橫向隔開并且第四區(qū)域與第二區(qū)域在第二方向上橫向隔開。第二存儲(chǔ)晶體管進(jìn)一步包括第二浮柵，該第二浮柵處于第二溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第二溝道區(qū)域的電流的導(dǎo)通。第二控制柵極與第二浮柵電容耦合。通過向所述第三區(qū)域施加第一電流來(lái)編程第二存儲(chǔ)晶體管。第一浮柵與第二浮柵電連接。在襯底中，第一區(qū)域與第三區(qū)域絕緣。通過向第三區(qū)域施加第一電流來(lái)編程該存儲(chǔ)單元，以及通過向第一區(qū)域施加第一電壓來(lái)讀取該存儲(chǔ)單元。
[0008]本發(fā)明還涉及一種均具有前述布置的存儲(chǔ)單元的陣列。

【專利附圖】

【附圖說(shuō)明】
[0009]圖1是現(xiàn)有技術(shù)的非易失性存儲(chǔ)晶體管的橫截面圖，該晶體管可以用在本發(fā)明的存儲(chǔ)單元和陣列中。
[0010]圖2是圖1中所示的現(xiàn)有技術(shù)的存儲(chǔ)晶體管的陣列的示意圖。
[0011]圖3是圖1中所示的類型的現(xiàn)有技術(shù)存儲(chǔ)晶體管的陣列的頂視圖。
[0012]圖4是現(xiàn)有技術(shù)的另一非易失性存儲(chǔ)晶體管的橫截面圖，該晶體管可以用在本發(fā)明的存儲(chǔ)單元和陣列中。
[0013]圖5是本發(fā)明的存儲(chǔ)單元的陣列的示意圖。
[0014]圖6是本發(fā)明的存儲(chǔ)單元的陣列的頂視圖。

【具體實(shí)施方式】
[0015]參考圖5，示出了本發(fā)明的存儲(chǔ)單元70的示意性陣列。本發(fā)明的每個(gè)存儲(chǔ)單元70包括分別如圖1和4中所示的現(xiàn)有技術(shù)的類型的兩個(gè)存儲(chǔ)晶體管10或50。在下文中，將首先關(guān)于本發(fā)明的使用現(xiàn)有技術(shù)的存儲(chǔ)晶體管10的存儲(chǔ)單元70進(jìn)行討論。如上所討論，每個(gè)存儲(chǔ)晶體管10具有襯底12中的第二導(dǎo)電類型的兩個(gè)區(qū)域14和16，在其間有沿第一方向延伸的溝道區(qū)域18。本發(fā)明的存儲(chǔ)單元70的兩個(gè)存儲(chǔ)晶體管10被定位為在與第一方向基本上垂直的第二方向上鄰近且彼此隔開。如現(xiàn)有技術(shù)中所做的那樣，通過公共源線14將第一存儲(chǔ)晶體管10的第一區(qū)域14連接至與其鄰近的第二存儲(chǔ)晶體管10的第一區(qū)域14。如現(xiàn)有技術(shù)中所做的那樣，第一存儲(chǔ)晶體管10的字線29延伸以連接至與其直接相鄰的第二存儲(chǔ)晶體管10的字線29。然而，第一存儲(chǔ)晶體管10的浮柵22延伸并連接至與其直接相鄰的第二存儲(chǔ)晶體管10的浮柵22，從而形成本發(fā)明的存儲(chǔ)單元70。如現(xiàn)有技術(shù)中所做的那樣，第一存儲(chǔ)晶體管10的第二區(qū)域16鄰近于第二存儲(chǔ)晶體管10的第二區(qū)域16且通過淺隔離溝槽與其分離。最后，第一存儲(chǔ)晶體管10的第二區(qū)域16用于讀取操作，而第二存儲(chǔ)晶體管10的第二區(qū)域16用于編程操作，或者反之亦然。這在圖5中示出，其中在編程期間，對(duì)所選擇的存儲(chǔ)單元70的編程端子施加編程電流Idp，并且對(duì)所選擇的存儲(chǔ)單元70的另一端子以及對(duì)所有其他存儲(chǔ)單元70的所有端子施加禁止電壓(inhibit voltage) Vinh0
[0016]在圖6中示出了在陣列中形成的本發(fā)明的存儲(chǔ)單元70的頂視圖。
[0017]如前所討論，本發(fā)明的存儲(chǔ)單元70還可以由圖4中所示的類型的兩個(gè)存儲(chǔ)晶體管50構(gòu)成。類似于對(duì)使用圖1中所示的類型的一對(duì)存儲(chǔ)晶體管10的存儲(chǔ)單元70的討論，使用一對(duì)存儲(chǔ)晶體管50的存儲(chǔ)單元70將具有連接在一起的兩個(gè)存儲(chǔ)晶體管50的浮柵31。此外，源極區(qū)34將連接在襯底12中。選擇柵極33還將連接在同一存儲(chǔ)單元70中的存儲(chǔ)晶體管50之間。同一存儲(chǔ)單元70的存儲(chǔ)晶體管50的控制柵極32也連接在一起。最后，同一存儲(chǔ)單元70的存儲(chǔ)晶體管50的擦除柵極35也連接在一起。
[0018]存儲(chǔ)單元70的操作理論如下。在本發(fā)明的存儲(chǔ)單元70中，存在形成兩個(gè)電流路徑的兩個(gè)溝道區(qū)域:一個(gè)在編程期間使用并且一個(gè)在讀取期間使用。在編程期間電子被俘獲在編程溝道區(qū)域的編程路徑中的浮柵和襯底之間的絕緣體界面處從而使浮柵晶體管跨導(dǎo)退化的情況下，這不會(huì)對(duì)讀取電流路徑中的溝道區(qū)域有影響。由于浮柵是導(dǎo)電的，因此在編程操作期間存儲(chǔ)在浮柵上的無(wú)論什么電子仍控制用于讀取的溝道區(qū)域。這個(gè)讀取溝道不會(huì)受寄存或俘獲在編程路徑的溝道區(qū)域中的浮柵和襯底之間的絕緣體界面處的電子影響。結(jié)果，提高了存儲(chǔ)單元70的耐久性。
【權(quán)利要求】
1.一種電可編程和可擦除存儲(chǔ)單元，包括: 第一導(dǎo)電類型的半導(dǎo)體材料的襯底； 第一存儲(chǔ)晶體管，其類型具有所述襯底中的均為第二導(dǎo)電類型的第一區(qū)域和第二區(qū)域，其中該第一和第二區(qū)域彼此隔開，在其間有在第一方向上限定的第一溝道區(qū)域；第一浮柵，處于所述第一溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第一溝道區(qū)域的電流的導(dǎo)通；第一控制柵極，與第一浮柵電容耦合；其中通過向所述第一區(qū)域施加第一電壓來(lái)讀取所述第一存儲(chǔ)晶體管； 第二存儲(chǔ)晶體管，其類型具有所述襯底中的均為第二導(dǎo)電類型的第三區(qū)域和第四區(qū)域，其中該第三和第四區(qū)域彼此隔開，在其間有在第一方向上限定的第二溝道區(qū)域；其中在基本上與第一方向垂直的第二方向上，第二存儲(chǔ)晶體管與第一存儲(chǔ)晶體管鄰近并隔開，同時(shí)第三區(qū)域與第一區(qū)域在第二方向上橫向隔開并且第四區(qū)域與第二區(qū)域在第二方向上橫向隔開；所述第二存儲(chǔ)晶體管進(jìn)一步包括第二浮柵，所述第二浮柵處于所述第二溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第二溝道區(qū)域的電流的導(dǎo)通；第二控制柵極，與第二浮柵電容耦合；其中通過向所述第三區(qū)域施加第一電流來(lái)編程所述第二存儲(chǔ)晶體管； 其中第一浮柵與第二浮柵電連接； 其中在襯底中第一區(qū)域與第三區(qū)域絕緣；以及 其中通過向第三區(qū)域施加第一電流來(lái)編程該存儲(chǔ)單元，以及通過向第一區(qū)域施加第一電壓來(lái)讀取該存儲(chǔ)單元。
2.根據(jù)權(quán)利要求1所述的電可編程和可擦除存儲(chǔ)單元，其中所述第二區(qū)域和所述第四區(qū)域電連接。
3.根據(jù)權(quán)利要求2所述的電可編程和可擦除存儲(chǔ)單元，其中所述第二區(qū)域和所述第四區(qū)域在襯底中電連接。
4.根據(jù)權(quán)利要求3所述的電可編程和可擦除存儲(chǔ)單元，其中所述第一控制柵極處于所述第一溝道區(qū)域的至少另一部分之上，與其絕緣，以及所述第二控制柵極處于所述第二溝道區(qū)域的至少另一部分之上，與其絕緣。
5.根據(jù)權(quán)利要求4所述的電可編程和可擦除存儲(chǔ)單元，其中所述第一控制柵極和第二控制柵極電連接。
6.根據(jù)權(quán)利要求5所述的電可編程和可擦除存儲(chǔ)單元，其中所述第一浮柵處于所述第二區(qū)域的部分之上且與其電容耦合，以及所述第二浮柵處于所述第四區(qū)域的部分之上且與其電容耦合。
7.根據(jù)權(quán)利要求5所述的電可編程和可擦除存儲(chǔ)單元，進(jìn)一步包括: 第一稱合柵極，處于第一控制柵極之上且與其電容稱合； 第二耦合柵極，處于第二控制柵極之上且與其電容耦合； 其中所述第一耦合柵極與第二耦合柵極電連接。
8.根據(jù)權(quán)利要求7所述的電可編程和可擦除存儲(chǔ)單元，進(jìn)一步包括: 第一擦除柵極，處于第二區(qū)域之上； 第二擦除柵極，處于第四區(qū)域之上； 其中第一擦除柵極和第二擦除柵極電連接。
9.一種電可編程和可擦除存儲(chǔ)單元的陣列，包括: 第一導(dǎo)電類型的半導(dǎo)體材料的襯底； 多個(gè)電可編程和可擦除存儲(chǔ)單元，被布置在所述襯底中的多個(gè)行和列中，其中每個(gè)存儲(chǔ)單元包括: 第一存儲(chǔ)晶體管，其類型具有所述襯底中的均為第二導(dǎo)電類型的第一區(qū)域和第二區(qū)域，其中該第一和第二區(qū)域彼此隔開，在其間有在列方向上限定的第一溝道區(qū)域；第一浮柵，處于所述第一溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第一溝道區(qū)域的電流的導(dǎo)通；第控制柵極，與第一浮柵電容耦合；其中通過向所述第一區(qū)域施加第一電壓來(lái)讀取所述第一存儲(chǔ)晶體管； 第二存儲(chǔ)晶體管，其類型具有所述襯底中的均為第二導(dǎo)電類型的第三區(qū)域和第四區(qū)域，其中該第三和第四區(qū)域彼此隔開，在其間有在列方向上限定的第二溝道區(qū)域；其中在基本上與列方向垂直的行方向上，第二存儲(chǔ)晶體管與第一存儲(chǔ)晶體管鄰近并隔開，同時(shí)第三區(qū)域與第一區(qū)域在行方向上橫向隔開并且第四區(qū)域與第二區(qū)域在行方向上橫向隔開；所述第二存儲(chǔ)晶體管進(jìn)一步包括第二浮柵，所述第二浮柵處于所述第二溝道區(qū)域的至少一部分之上，與其絕緣，從而控制通過第二溝道區(qū)域的電流的導(dǎo)通；第二控制柵極，與第二浮柵電容耦合；其中通過向所述第三區(qū)域施加第一電流來(lái)編程所述第二存儲(chǔ)晶體管； 其中第一浮柵與第二浮柵電連接； 其中在襯底中第一區(qū)域與第三區(qū)域絕緣； 其中通過向第三區(qū) 域施加第一電流來(lái)編程該存儲(chǔ)單元，以及通過向第一區(qū)域施加第一電壓來(lái)讀取該存儲(chǔ)單元； 沿行方向延伸的多個(gè)字線，其中每個(gè)字線電連接至同一行方向上的每個(gè)存儲(chǔ)單元的第一控制柵極和第二控制柵極； 沿行方向延伸的多個(gè)源線，其中每個(gè)源線電連接至同一行方向上的每個(gè)存儲(chǔ)單元的第二區(qū)域和第四區(qū)域； 沿列方向延伸的多個(gè)讀取線，其中每個(gè)讀取線電連接至同一列方向上的每個(gè)存儲(chǔ)單元的第一區(qū)域；以及 沿列方向延伸的多個(gè)編程線，其中每個(gè)編程線電連接至同一列方向上的每個(gè)存儲(chǔ)單元的第三區(qū)域。
10.根據(jù)權(quán)利要求9所述的陣列，其中每個(gè)所述源線沿行方向延伸且電連接至襯底中的同一行方向上的每個(gè)存儲(chǔ)單元的第二區(qū)域和第四區(qū)域。
11.根據(jù)權(quán)利要求10所述的陣列，其中對(duì)于每個(gè)存儲(chǔ)單元，所述第一控制柵極處于所述第一溝道區(qū)域的至少另一部分之上，與其絕緣，以及所述第二控制柵極處于所述第二溝道區(qū)域的至少另一部分之上，與其絕緣。
12.根據(jù)權(quán)利要求11所述的陣列，其中對(duì)于每個(gè)存儲(chǔ)單元，所述第一浮柵處于所述第二區(qū)域的部分之上且與其電容耦合，以及所述第二浮柵處于所述第四區(qū)域的部分之上且與其電容耦合。
13.根據(jù)權(quán)利要求12所述的陣列，進(jìn)一步包括: 每個(gè)存儲(chǔ)單元的第一耦合柵極，處于第一控制柵極之上且與其電容耦合，以及每個(gè)存儲(chǔ)單元的第二耦合柵極，處于第二控制柵極之上且與其電容耦合；其中對(duì)于每個(gè)存儲(chǔ)單元，所述第一耦合柵極與第二耦合柵極電連接。
14.根據(jù)權(quán)利要求13所述的陣列，進(jìn)一步包括:沿行方向延伸的多個(gè)耦合線，其中每個(gè)耦合線電連接至同一行方向上的每個(gè)存儲(chǔ)單元的第一耦合柵極和第二耦合柵極。
15.根據(jù)權(quán)利要求14所述的陣列，進(jìn)一步包括: 每個(gè)存儲(chǔ)單元的第一擦除柵極，處于第二區(qū)域之上，以及每個(gè)存儲(chǔ)單元的第二擦除柵極，處于第四區(qū)域之上； 其中每個(gè)存儲(chǔ)單元的第一擦除柵極和第二擦除柵極電連接。
16.根據(jù)權(quán)利要求15所述的陣列，進(jìn)一步包括:沿行方向延伸的多個(gè)擦除線，其中每個(gè)擦除線電連接至同一行方向上的每個(gè)存儲(chǔ)單元的第一擦除柵極和第二擦除柵極。
17.一種非易失性存儲(chǔ)單元，包括: 第一導(dǎo)電類型的半導(dǎo)體襯底； 第二導(dǎo)電類型的第一端子、第二端子以及第三端子，被形成在襯底中，在第一端子和第三端子之間有第一溝道區(qū)域以及在第二端子和第三端子之間有第二溝道區(qū)域； 浮柵，在第一溝道區(qū)域和第二溝道區(qū)域之上延伸且控制第一溝道區(qū)域和第二溝道區(qū)域中的電流的導(dǎo)通； 控制柵極，在第一溝道區(qū)域和第二溝道區(qū)域之上延伸且控制第一溝道區(qū)域和第二溝道區(qū)域中的電流的導(dǎo)通； 其中通過第一溝道區(qū)域中的電流導(dǎo)通來(lái)編程所述存儲(chǔ)單元，以及通過第二溝道區(qū)域中的電流導(dǎo)通來(lái)讀取所述存儲(chǔ)單元。
【文檔編號(hào)】H01L29/788GK104081532SQ201280021275
【公開日】2014年10月1日 申請(qǐng)日期:2012年3月5日 優(yōu)先權(quán)日:2011年4月29日
【發(fā)明者】N·杜, A·利瓦伊 申請(qǐng)人:硅存儲(chǔ)技術(shù)公司