本發(fā)明涉及一種利用半導(dǎo)體性質(zhì)的存儲裝置及制造該存儲裝置的方法。

背景技術(shù)：
廣泛使用的存儲裝置的典型例子是動態(tài)隨機存取存儲器（DRAM），其是由一電容器及一晶體管構(gòu)成（也稱為單元晶體管）。傳統(tǒng)上使用平面晶體管形成DRAM。最近，因為電路的小型化，采用使用其中將柵極三維地配置以防止由于短溝道效應(yīng)導(dǎo)致的漏電流的凹溝道陣列晶體管（RCAT）的方法（見，非專利文件1）。[參考文件]非專利文件1：K.Kim，“Technologyforsub-50nmDRAMandNANDflashmanufacturing”（用于低于50nm的DRAM及NAND閃存制造的技術(shù)），TechnicalDigestofInternationalElectronDevicesMeeting，pp.333-336，2005。

技術(shù)實現(xiàn)要素：
在傳統(tǒng)的DRAM中，當(dāng)讀出數(shù)據(jù)時，電容器中的電荷消失；因此，每次讀出數(shù)據(jù)時，需要另一寫入操作。再者，即使晶體管未被選擇時，包括在存儲元件中的晶體管也具有泄漏電流且電荷流入或流出電容器，使得數(shù)據(jù)保持周期短。因此，在預(yù)定間隔需要另一寫入操作（刷新操作）。此外，隨著存儲裝置的更高集成度，需要縮減存儲元件的面積。然而，除了通過縮減電路線寬外，對于上述平面晶體管及RCAT（其變型）進一步增加集成度是困難的。使用此種傳統(tǒng)技術(shù)的存儲元件的面積是8F2或更大（F：最小特征尺寸）或6F2或更大。因此期望實現(xiàn)更小面積，例如，4F2的技術(shù)。本發(fā)明有鑒于上述技術(shù)背景而產(chǎn)生。因此，本發(fā)明的一個實施方式的一個目的是提供在面積盡可能地小并具有極長數(shù)據(jù)保持周期的存儲裝置。為實現(xiàn)上述目的，本發(fā)明聚焦在將具有極低漏電流的晶體管使用作為存儲裝置中的存儲元件的單元晶體管。此外，為降低存儲單元的面積，將晶體管形成為使得其源極及漏極在位線及字線彼此相交的區(qū)域中在垂直方向上層疊。另外，將電容器層疊在晶體管之上。就是說，本發(fā)明的一個實施方式是其中單元晶體管及電容器層疊在襯底上方的存儲裝置。單元晶體管包括在位線上方的半導(dǎo)體層，以及與半導(dǎo)體層的側(cè)表面接觸的柵極絕緣層。字線覆蓋半導(dǎo)體層的至少部分側(cè)表面，并且柵極絕緣層位于半導(dǎo)體層的側(cè)表面的所述部分與字線之間。電容器包括與半導(dǎo)體層的頂表面接觸的電容器電極、在電容器電極上方的絕緣層、以及在絕緣層上方的電容器布線。單元晶體管中的半導(dǎo)體層是使用具有比硅寬的能帶隙的半導(dǎo)體材料形成。以上述方式，單元晶體管形成在位線及字線彼此相交的區(qū)域中，并電容器形成為與單元晶體管交迭；因此，存儲元件占據(jù)的襯底面積可以極小。另外，在單元晶體管中，對于其中形成溝道的半導(dǎo)體層，適用能帶隙比硅的能帶隙寬的半導(dǎo)體材料，因此單元晶體管的關(guān)態(tài)電流減少且數(shù)據(jù)保持周期可極長。根據(jù)本發(fā)明的另一個實施方式，上述存儲裝置中的半導(dǎo)體層使用具有大于或等于2.5eV且小于或等于4eV的能帶隙的材料形成。根據(jù)本發(fā)明的另一個實施方式，上述存儲裝置中的半導(dǎo)體層使用氧化物半導(dǎo)體形成。特別是當(dāng)將具有在上述范圍中的能帶隙的半導(dǎo)體用于其中形成單元晶體管中的溝道的半導(dǎo)體層時，單元晶體管的關(guān)態(tài)電流可極低。根據(jù)本發(fā)明的另一個實施方式，存儲裝置還包括被配置來驅(qū)動單元晶體管并位于位線下方的驅(qū)動器電路。通過如上述地將驅(qū)動器電路設(shè)置在位線下方，可減少由存儲元件占據(jù)的面積。驅(qū)動器電路優(yōu)選使用單晶半導(dǎo)體形成。本發(fā)明的一個實施方式是制造存儲裝置的方法，包括下列步驟：在絕緣表面上形成位線；通過使用具有比硅寬的能帶隙的半導(dǎo)體材料，在位線上方形成半導(dǎo)體層；形成覆蓋位線及半導(dǎo)體層的柵極絕緣層；形成覆蓋半導(dǎo)體層的至少部分側(cè)表面的字線，柵極絕緣層位于半導(dǎo)體層的側(cè)表面的所述部分與所述字線之間；將柵極絕緣層的一部分移除，以曝露半導(dǎo)體層的頂表面；形成與半導(dǎo)體層的頂表面接觸的電容器電極；以及，形成層疊在電容器電極上方的絕緣層及電容器布線。根據(jù)上述制造方法，可以制造在面積非常小并具有極長數(shù)據(jù)保持周期的存儲元件。在本說明書等中，可以將位線視為連接至讀出放大器等的布線或其電位通過讀出放大器等放大的布線?？梢詫⒆志€視為連接至單元晶體管的柵極的布線。本發(fā)明可提供在面積盡可能地小且具有極長數(shù)據(jù)保持周期的半導(dǎo)體存儲裝置。附圖說明在附圖中：圖1A及1B是示出根據(jù)本發(fā)明的一個實施方式的存儲裝置的圖；圖2A至2C是示出根據(jù)本發(fā)明的一個實施方式的制造存儲裝置的方法的圖；圖3A及3B是示出根據(jù)本發(fā)明的一個實施方式的制造存儲裝置的方法的圖；圖4是示出根據(jù)本發(fā)明的一個實施方式的存儲裝置的圖；圖5是示出根據(jù)本發(fā)明的一個實施方式的存儲裝置的圖；圖6是示出根據(jù)本發(fā)明的一個實施方式的存儲裝置的圖；圖7A至7E是氧化物半導(dǎo)體的例子；圖8A至8C是氧化物半導(dǎo)體的例子；圖9A至9C是氧化物半導(dǎo)體的例子；圖10示出柵電壓與場效遷移率率之間的關(guān)系；圖11A至11C每一示出柵電壓與漏電流之間的關(guān)系；圖12A至12C每一示出柵電壓與漏電流之間的關(guān)；圖13A至13C每一示出柵電壓與漏電流之間的關(guān)系；圖14A至14C每一示出晶體管的特性；圖15A及15B每一示出晶體管的特性；圖16A及16B每一示出晶體管的特性；且圖17示出晶體管的關(guān)態(tài)電流的溫度相依性。具體實施方式將參照附圖詳細(xì)地描述實施方式。須注意，本發(fā)明不受限于以下描述，且本領(lǐng)域技術(shù)人員將容易理解本發(fā)明，并且本發(fā)明可以進行各種變化及修改而不脫離本發(fā)明的精神及范圍。因此，不應(yīng)將本發(fā)明解釋為受限于下列實施例的描述。須注意，在下文描述的本發(fā)明的結(jié)構(gòu)中，相同部分或具有相似功能的部分在不同附圖中被表示以相同的參考數(shù)字，且不重復(fù)此種部分的描述。須注意，在描述于此說明書中的各附圖中，在某些情況下，為了清楚而將各組件的尺寸、層厚度或區(qū)域夸大。因此，比例不必受限于附圖中示出的比例。在此說明書中，單元晶體管的源極是指在位線側(cè)上的電極或區(qū)域，而單元晶體管的漏極是指在電容器側(cè)上的電極或區(qū)域。實施方式1在本實施方式中，將參照圖1A及1B及圖6說明作為本發(fā)明的一個實施方式的半導(dǎo)體存儲裝置的結(jié)構(gòu)的示例。圖1A是存儲裝置100的示意頂視圖。圖1B是沿著圖1A的線A-A'的示意橫截面圖。須注意，為了清楚，電容器線119未明示于圖1A中。存儲裝置100包括配置成彼此平行的多個位線103及垂直于位線103的多個字線105。單元晶體管150及電容器160層疊在位線103與字線105彼此交迭的區(qū)域中。單元晶體管150形成在覆蓋襯底101的表面的基底絕緣層113上方。在單元晶體管150中，半導(dǎo)體層109及電容器電極107層疊在位線103上方。以柵極絕緣層111位于其間的方式以字線105覆蓋半導(dǎo)體層109的側(cè)表面。因此，單元晶體管150是在其中覆蓋半導(dǎo)體層109的側(cè)表面的字線105作為柵極、與半導(dǎo)體層109的底表面接觸的位線103作為源極、且與半導(dǎo)體層109的頂表面接觸的電容器電極107作為漏極的垂直晶體管。圖6是沿著線B-B'的示意橫截面圖，該線是沿著圖1A的位線103切割的。如圖6所示，以柵極絕緣層111位于其間的方式不中斷地形成字線105，以覆蓋半導(dǎo)體層109的側(cè)表面，使得可將相同電位施加至連接至一字線105且配置在一列中的多個單元晶體管150。通過絕緣層將相鄰字線105彼此絕緣。電容器160層疊在單元晶體管150之上，且由電容器電極107、電容器線119以及插于電容器電極107和電容器線119之間的絕緣層117構(gòu)成。為寫入數(shù)據(jù)，以如下的方式將電荷保持在電容器160中：使單元晶體管150導(dǎo)通、且對應(yīng)于位線103及電容器線119之間的電位差的電流經(jīng)由形成在半導(dǎo)體層109中的溝道流至電容器電極107。然后，將單元晶體管150關(guān)斷，從而可保持寫入的數(shù)據(jù)。當(dāng)待讀出數(shù)據(jù)時，使單元晶體管150導(dǎo)通，使得對應(yīng)于保持在電容器160中的電荷的電流經(jīng)由形成在半導(dǎo)體層109中的溝道流至位線103。因此，通過連接至位線103的讀出電路（諸如，讀出放大器），檢測位線103的電位在此時的改變；因此，可檢測該數(shù)據(jù)。單元晶體管150及電容器160在字線105方向上的寬度可與位線103的寬度基本相同。單元晶體管150及電容器160在位線103方向上的寬度可與字線105的寬度基本相同。因此，由單元晶體管150及電容器160占據(jù)的襯底101的表面的面積可以極小?？赏ㄟ^改變半導(dǎo)體層109的厚度來控制單元晶體管150的溝道長度。因此，即使當(dāng)位線103及字線105等的寬度因為小型化而極小時，單元晶體管150仍可具有給定溝道長度，從而使得可減少短溝道效應(yīng)。雖然取決于柵極絕緣層111的厚度，但是單元晶體管150的溝道長度優(yōu)選為半導(dǎo)體層109的對角或直徑長度的例如10倍或更高，更優(yōu)選為20倍或更高，在這種情況下，可減小短溝道效應(yīng)。須注意，圖1A及1B及圖6示出半導(dǎo)體層109為棱柱形狀；替代地，半導(dǎo)體層109可以是圓柱形狀的。例如，當(dāng)半導(dǎo)體層109為棱柱形狀時，接近半導(dǎo)體層109的側(cè)表面形成的溝道的有效寬度可以是大的，從而可以增加單元晶體管150的通態(tài)電流。相反地，當(dāng)半導(dǎo)體層109為圓柱形狀時，其側(cè)表面沒有凸起，且因此柵極電場均勻地施加至該側(cè)表面；因此，單元晶體管150可具有高可靠性。為進一步增加通態(tài)電流，半導(dǎo)體層109的底表面的形狀可以是，例如，包含至少一個大于180°的內(nèi)角的多邊形（凹多邊形），諸如，星形多邊形。雖然圖1A及1B及圖6示出了字線105以柵極絕緣層111位于其間的方式覆蓋半導(dǎo)體層109的側(cè)表面，但是需將字線105設(shè)置成覆蓋半導(dǎo)體層109的至少部分側(cè)表面。例如，當(dāng)僅將字線105設(shè)置在半導(dǎo)體層109的沿著字線105的一個側(cè)表面時，可增加在位線103方向上的集成度。另一方面，當(dāng)字線105如圖1A及1B及圖6所示地覆蓋半導(dǎo)體層109的多個側(cè)表面時，單元晶體管150的有效溝道寬度可以是大的，結(jié)果可增加通態(tài)電流。此處，將具有極低關(guān)態(tài)電流的晶體管使用作為單元晶體管150，使得電容器160可以將電荷保持長時間。因此，在存儲裝置100中，以規(guī)律的間隔進行的數(shù)據(jù)重寫操作（刷新操作）是不必要的，或者，刷新操作的頻率可極低；因此，存儲裝置100可基本作為非易失性存儲裝置。具有極低關(guān)態(tài)電流的晶體管的一個例子是如下的晶體管，其中使用具有比硅寬的能帶隙的半導(dǎo)體以用于其中形成溝道的半導(dǎo)體層。具有比硅寬的能帶隙的半導(dǎo)體的一個例子是化合物半導(dǎo)體，諸如，氧化物半導(dǎo)體及氮化物半導(dǎo)體。具體地，硅的能帶隙（1.1eV）未高至足以提供非常高的關(guān)態(tài)電阻。需使用具有范圍從2.5eV至4eV（優(yōu)選從3eV至3.8eV）的能帶隙的寬能帶隙半導(dǎo)體。例如，可以使用：氧化物半導(dǎo)體，諸如，氧化銦或氧化鋅；氮化物半導(dǎo)體，諸如，氮化鎵；或硫化物半導(dǎo)體，諸如，硫化鋅；等等。例如，可使用其中將氧化物半導(dǎo)體層用于其中形成溝道的半導(dǎo)體層109的晶體管作為單元晶體管150。因為單元晶體管150是具有極低關(guān)態(tài)電流的晶體管，因此，可減小用于保持電荷的電容器160的尺寸。另外，隨著電容器160的尺寸的減小，可減少數(shù)據(jù)寫入及讀取所需的時間，使得存儲裝置100可用高速操作。如上所述，本實施方式中示例的存儲裝置100是這樣的存儲裝置，其包括由單元晶體管150及電容器160構(gòu)成的且在襯底101的表面上占據(jù)非常小的面積的存儲元件。此外，將具有極低關(guān)態(tài)電流的晶體管使用作為單元晶體管150，使得存儲裝置100可以具有極長的數(shù)據(jù)保持周期。此實施例可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施例組合。實施方式2在本實施方式中，將參照圖2A至2C以及圖3A及3B說明實施方式1中實例說明的存儲裝置100的制造方法。在本實施方式中，除少數(shù)例外，僅進行大概說明。細(xì)節(jié)可參照制造半導(dǎo)體集成電路的已知技術(shù)。首先，在襯底101上方形成基底絕緣層113。雖然可用作襯底101的材料至少需具有高至足以承受稍后進行的熱處理的耐熱性，但是對于可用作襯底101的材料并無特別限制。例如，襯底101可以是通過熔融處理或浮法處理（floatprocess）形成的玻璃襯底、石英襯底、半導(dǎo)體襯底或陶瓷襯底等。在使用玻璃襯底且稍后實施的熱處理的溫度高的情況中，優(yōu)選使用其應(yīng)變點為730℃或更高的玻璃襯底?；捉^緣層113具有抑制雜質(zhì)從襯底101擴散的功能。例如，可以通過沉積法，諸如，CVD或濺射，來形成氧化物絕緣膜或氮化物絕緣膜等。當(dāng)將半導(dǎo)體襯底用作襯底101時，可以通過襯底的表面的熱氧化形成基底絕緣層113。若無需要，則不必形成基底絕緣層113。然后，在基底絕緣層113上方形成位線103。位線103是以如下方式形成的：通過沉積法，諸如，濺射或CVD，形成導(dǎo)電膜；以及通過已知的光刻法處理該導(dǎo)電膜。用于該導(dǎo)電膜的材料的例子是：選自鋁、鉻、銅、鉭、鈦、鉬、及鎢等的元素；包含這些元素中任意元素作為成份的合金；以及組合地包含這些元素中任何的合金。該導(dǎo)電膜可以具有單層結(jié)構(gòu)或兩層或更多層的疊層結(jié)構(gòu)。具體地，可以將難熔金屬（諸如，鉻、鉭、鈦、鉬或鎢）膜層疊在鋁或銅等的金屬膜的底側(cè)及頂側(cè)之一或二者上。另外，可以使用選自錳、鎂、鋯、鈹、釹及鈧中的一或多種材料。然后，將半導(dǎo)體膜129形成為覆蓋基底絕緣層113及位線103。此處，鑒于位線103上方的半導(dǎo)體膜129的厚度在稍后的平坦化步驟中縮減，優(yōu)選將半導(dǎo)體膜129預(yù)先形成為使得其厚度可大于單元晶體管的溝道長度。在本實施方式中，通過濺射，具體地，通過使用In-Ga-Zn類氧化物半導(dǎo)體靶材的濺射，來形成作為半導(dǎo)體膜129的氧化物半導(dǎo)體膜。須注意，用于氧化物半導(dǎo)體膜的材料并不限于上述的。氧化物半導(dǎo)體優(yōu)選至少包含銦（In）或鋅（Zn）。特別是，氧化物半導(dǎo)體優(yōu)選包含In及Zn。作為用于降低包含氧化物半導(dǎo)體的晶體管的電特性中的變化的穩(wěn)定劑，優(yōu)選包含選自下列中的一個或多個：鎵（Ga）、錫（Sn）、鉿（Hf）、鋁（Al）以及鑭系元素。作為鑭系元素，有鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）以及镥（Lu）。包含一種金屬的氧化物半導(dǎo)體的例子是氧化銦、氧化錫以及氧化鋅。包含兩種金屬的氧化物半導(dǎo)體的例子是：In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、以及In-Ga類氧化物。包含三種金屬的氧化物半導(dǎo)體的例子是：In-Ga-Zn類氧化物（也稱為IGZO）、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、Al-Ga-Zn類氧化物、以及Sn-Al-Zn類氧化物。包含四種金屬的氧化物半導(dǎo)體的例子是：In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、以及In-Hf-Al-Zn類氧化物。此處須注意，例如，In-Ga-Zn類氧化物是指包含In、Ga以及Zn作為其主要成份的氧化物，且對于In、Ga以及Zn的比率無特別限制。該In-Ga-Zn類氧化物可以包含In、Ga以及Zn以外的金屬元素。替代地，氧化物半導(dǎo)體膜可使用通過將SiO2加至任何上述金屬氧化物而得到的氧化物半導(dǎo)體形成。替代地，氧化物半導(dǎo)體膜可使用以化學(xué)式InMO3(ZnO)m（m>0）表示的氧化物半導(dǎo)體形成。此處，M代表選自Ga、Al、Mn以及Co之一或多種金屬元素。例如，可以使用具有In:Ga:Zn=1:1:1或In:Ga:Zn=2:2:1的原子比率的In-Ga-Zn類氧化物，或原子比率接近上述原子比率的氧化物。替代地，可以使用具有In:Sn:Zn=1:1:1、In:Sn:Zn=2:1:3或In:Sn:Zn=2:1:5的原子比率的In-Sn-Zn類氧化物，或原子比率接近上述原子比率的氧化物。對上面給定的材料并無限制，可依據(jù)所需的半導(dǎo)體特性（例如，遷移率、閾值電壓、及變化）使用具有適當(dāng)組成的材料。為得到所需的半導(dǎo)體特性，優(yōu)選將載流子密度、雜質(zhì)濃度、缺陷密度、金屬元素對氧的原子比率、原子間距、密度等設(shè)定成適當(dāng)值。例如，在使用In-Sn-Zn類氧化物的情況中，可相對容易地得到高遷移率。然而，即使使用In-Ga-Zn類氧化物，可通過減少體缺陷密度來增加遷移率。須注意，表述“具有In:Ga:Zn=a:b:c(a+b+c=1)的原子比率的氧化物的組成與具有In:Ga:Zn=A:B:C（A+B+C=1）的原子比率的氧化物的組成接近”是指a、b以及c滿足下列關(guān)系：(a-A)2+(b-B)2+(c-C)2≤r2，其中r是，例如，0.05。對于其它氧化物也是如此。氧化物半導(dǎo)體可以是單晶或非單晶的。非單晶氧化物半導(dǎo)體可以是非晶或多晶。另外，氧化物半導(dǎo)體可以具有在非晶部分中包括結(jié)晶部分的結(jié)構(gòu)。因為非晶結(jié)構(gòu)具有許多缺陷，優(yōu)選采用非非晶結(jié)構(gòu)。非晶狀態(tài)的氧化物半導(dǎo)體可相對容易地具有平坦表面。因此，當(dāng)使用非晶狀態(tài)的氧化物半導(dǎo)體形成晶體管時，可減少界面散射，并可相對容易地得到相對高的遷移率。在具有結(jié)晶性的氧化物半導(dǎo)體中，可進一步降低體中的缺陷。當(dāng)表面平坦性改善時，可得到比非晶狀態(tài)下的氧化物半導(dǎo)體的遷移率高的遷移率。為改善表面平坦性，優(yōu)選將氧化物半導(dǎo)體形成在平坦表面上。具體地，可以將氧化物半導(dǎo)體形成在具有1nm或更低，優(yōu)選為0.3nm或更低，更優(yōu)選為0.1nm或更低的平均表面粗糙度（Ra）的表面上。須注意，Ra是通過將由JISB0601定義的中心線平均粗糙度擴展至三維以便可應(yīng)用至平面而得到。此外，可將Ra表示為參考表面對特定表面的偏差的絕對值的平均值，并由式1限定。[式1]須注意，在式1中，S0代表測量表面（由坐標(biāo)(x1,y1)、(x1,y2)、(x2,y1)以及(x2,y2)）表示的四點限定的矩形區(qū)域）的面積，且Z0代表測量表面的平均高度。另外，Ra可使用原子力顯微鏡（AFM）測量。此處，優(yōu)選將氧化物半導(dǎo)體膜形成為包含盡可能少的諸如堿金屬，氫原子、氫分子、水、氫氧根或氫化合物的雜質(zhì)，例如，以防止這些雜質(zhì)混入濺射靶材及用于沉積的氣體的方式來形成。此外，當(dāng)在沉積期間將沉積設(shè)備充份地抽空，并在加熱襯底的同時沉積氧化物半導(dǎo)體膜時，可降低包括在所沉積的氧化物半導(dǎo)體膜中的雜質(zhì)濃度。在沉積氧化物半導(dǎo)體之后，可以進行熱處理以消除氧化物半導(dǎo)體膜中的濕氣或氫。該熱處理可在氧化物半導(dǎo)體膜沉積之后的任何時間進行。接著，在半導(dǎo)體膜129上方形成絕緣膜143。絕緣膜143要用作用于蝕刻半導(dǎo)體膜129以形成半導(dǎo)體層109的硬掩模；因此，對于絕緣膜143，采用具有對半導(dǎo)體膜129的高蝕刻選擇性及具有大至足以承受蝕刻的厚度的材料。之后，在絕緣膜143上形成光致抗蝕劑141，并且其與絕緣膜143接觸且與稍后將成為半導(dǎo)體層109的區(qū)域交迭。圖2A示出此階段的示意橫截面圖。然后，通過在未以光致抗蝕劑141覆蓋的區(qū)域中蝕刻絕緣膜143，形成硬掩模145。光致抗蝕劑141可以在硬掩模145形成之后移除。之后，在未以硬掩模145覆蓋的區(qū)域中的半導(dǎo)體膜129經(jīng)受各向異性蝕刻，因此得到半導(dǎo)體層109。此處，選擇幾乎不蝕刻硬掩模145、位線103以及基底絕緣層113的蝕刻條件。優(yōu)選地，針對蝕刻半導(dǎo)體膜129執(zhí)行在不蝕刻硬掩模145的條件下的各向異性蝕刻，且所形成的半導(dǎo)體層109優(yōu)選具有基本柱形形狀（包括圓柱形狀及多邊棱柱形狀）。若半導(dǎo)體層109具有例如圓錐形或棱錐形形狀，則所形成的單元晶體管150的有效溝道寬度在接近漏極時（電容器電極）降低；因此，通態(tài)電流降低。此處，在光致抗蝕劑141在硬掩模145形成之后未移除的情況下，在形成半導(dǎo)體層109之后將光致抗蝕劑141移除。接著，形成絕緣膜147以覆蓋基底絕緣層113、位線103、半導(dǎo)體層109以及硬掩模145的曝露部分。因為部分的絕緣膜147稍后作為柵極絕緣層111，因此絕緣膜147被形成為使得與半導(dǎo)體層109的側(cè)表面接觸的部分具有均勻厚度。絕緣膜147可通過沉積法（諸如，CVD或濺射）形成。優(yōu)選使在絕緣膜147中以及在絕緣膜147及半導(dǎo)體層109間的界面處含氫原子的雜質(zhì)（諸如，水、氫及氫化合物）的量充分地小。絕緣膜147可是，例如，包含氧化硅、氮氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭、氧化釔、硅酸鉿（HfSixOy（x>0，y>0））、加入氮的硅酸鉿（HfSixOyNz（x>0、y>0、z>0））或加入氮的鋁化鉿（加入氮的HfAlxOyNz（x>0、y>0、z>0））的單層或疊層。圖2B示出此階段的示意橫截面圖。然后，形成字線105。首先，沉積厚導(dǎo)電膜來填充未形成半導(dǎo)體層109的區(qū)域。該導(dǎo)電膜可通過沉積法，諸如，濺射或CVD，使用與形成位線103的導(dǎo)電膜的材料相似的材料形成。之后，將導(dǎo)電膜的表面平坦化。此處，當(dāng)絕緣膜147或硬掩模145曝露時，停止平坦化步驟。通過已知的光刻法選擇性地蝕刻該導(dǎo)電膜，從而形成與位線103垂直的字線105的圖案。然后，形成厚絕緣膜來填充字線105之間的空間（未圖示），并且之后，將該絕緣膜的表面平坦化。當(dāng)半導(dǎo)體層109曝露時，平坦化步驟停止。因此，在該平坦化步驟中，將半導(dǎo)體層109上方的硬掩模145及絕緣膜147的部分移除。經(jīng)由上述步驟，形成字線105及柵極絕緣層111。圖2C示出此階段的示意橫截面圖。接著，形成絕緣層115以覆蓋字線105的表面及柵極絕緣層111的頂表面。絕緣層115以如下的方式形成：通過沉積法，諸如，CVD或濺射，形成絕緣膜；然后選擇性地蝕刻該絕緣膜以曝露半導(dǎo)體層109。之后，形成與半導(dǎo)體層109的頂表面接觸的電容器電極107。電容器電極107可用以下方式形成：通過沉積法，諸如，CVD或濺射，形成覆蓋絕緣層115及半導(dǎo)體層109的導(dǎo)電膜，然后選擇性地蝕刻該導(dǎo)電膜。圖3A示出此階段的示意橫截面圖。形成電容器電極107的導(dǎo)電膜可使用與形成位線103的導(dǎo)電膜的材料相似的材料形成。接著，形成絕緣層117及電容器線119，從而在半導(dǎo)體層109上方形成電容器160（參照圖3B）。首先，通過沉積法，諸如，CVD，形成絕緣層117，并形成與絕緣層117接觸的電容器線119。形成電容器線119的導(dǎo)電膜可使用與形成位線103的導(dǎo)電膜的材料相似的材料形成。此處，電容器160的電容可隨著絕緣層117的厚度越小并隨著用于絕緣層117的材料的介電常數(shù)越高而增加。須注意，可以將電容器160形成為具有相對小的電容，因為本實施方式中制造的單元晶體管150的關(guān)態(tài)電流極低。隨著單元晶體管150的關(guān)態(tài)電流更低，換言之，隨著單元晶體管150的關(guān)態(tài)電阻更高，電容器160的電容可以更小。例如，當(dāng)單元晶體管150的關(guān)態(tài)電阻為使用硅的一般DRAM的100倍高時，即使電容器160的電容減少至百分之一，該存儲裝置也可以用相同頻率的刷新操作工作。另一方面，當(dāng)電容器160的電容與傳統(tǒng)DRAM中的相同時，可將刷新操作的頻率減少至百分之一；因此，可大大降低器件的功率消耗。單元晶體管150的關(guān)態(tài)電阻與其中形成溝道的半導(dǎo)體層109中的熱激發(fā)的載流子的濃度成反比。由于即使在沒有由施主或受主導(dǎo)致的載流子的狀態(tài)下（即，即使在本征半導(dǎo)體的情況下），硅的能帶隙為1.1eV，在室溫（300K）下熱激發(fā)的載流子的濃度約為1×1011cm-3。另一方面，在其能帶隙為3.2eV的半導(dǎo)體的情況下，熱激發(fā)的載流子的濃度約為1×10-7cm-3。當(dāng)電子遷移率相同時，電阻率與載流子濃度成反比；因此，其能帶隙為3.2eV的半導(dǎo)體的電阻率比硅的電阻率高18個數(shù)量級。包含如此的寬能帶隙的半導(dǎo)體的單元晶體管150可具有極低的關(guān)態(tài)電流，使得保持在電容器160中的電荷可保持極長時間。因此，可以降低電容器160的電容，此外，可消除刷新操作或顯著地降低刷新操作頻率。經(jīng)由上述步驟，可以制造包括多個存儲元件的存儲裝置100，所述存儲元件在襯底表面上占據(jù)非常小的面積。此外，經(jīng)由上述步驟制造的存儲裝置100可具有極長的數(shù)據(jù)保持周期；因此，在存儲裝置100中，不需要數(shù)據(jù)刷新操作或數(shù)據(jù)刷新操作的頻率非常低。此實施例可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施例組合。實施方式3本實施方式示出具有非晶部分及晶體在c-軸方向上對準(zhǔn)的結(jié)晶部分的CAAC-OS（c-軸對準(zhǔn)的結(jié)晶氧化物半導(dǎo)體）。CAAC-OS是一種新的氧化物半導(dǎo)體。當(dāng)從a-b平面、頂表面或界面方向上觀看時，CAAC-OS具有c-軸對準(zhǔn)及三角形或六角形原子排列。在CAAC-OS中，在c-軸方向上，金屬原子以分層的方式布置，或者，金屬原子及氧原子以分層的方式布置。另外，在CAAC-OS中，a-軸或b-軸的方向在a-b平面上改變（圍繞c-軸的旋轉(zhuǎn)結(jié)構(gòu)）。CAAC-OS在廣義上是非單晶的。當(dāng)從垂直于a-b平面的方向上觀看時，CAAC-OS具有三角形、六角形、正三角形或正六角形的原子排列。此外，CAAC-OS是具有當(dāng)從與c-軸方向垂直的方向上觀看時，金屬原子是以分層方式排列或者金屬原子及氧原子是以分層方式排列的相的氧化物。CAAC-OS不是單晶，但并不意謂著CAAC僅由非晶成分構(gòu)成。雖然CAAC-OS包括結(jié)晶化的部分（結(jié)晶部分），在某些情況下，一結(jié)晶部分與另一結(jié)晶部分之間的邊界并不明顯?？梢砸缘〈鳛镃AAC-OS的成分的部分的氧。包括在CAAC-OS中的結(jié)晶部分的c-軸可以在一方向上對準(zhǔn)（例如，與形成CAAC-OS的襯底的表面或與CAAC-OS的表面垂直的方向）。包括在CAAC-OS中的結(jié)晶部分的a-b平面的法線可以在一方向上對準(zhǔn)（例如，與形成CAAC-OS的襯底的表面或與CAAC-OS的表面垂直的方向）。依據(jù)其組成等，CAAC-OS可是導(dǎo)體、半導(dǎo)體或絕緣體。取決于其組成等，CAAC-OS傳輸或不傳輸可見光。例如，當(dāng)使用電子顯微鏡從垂直于膜表面或襯底表面的方向上觀看時，形成為膜形的CAAC-OS具有三角形或六角形的原子排列。另外，當(dāng)以電子顯微鏡觀察該膜的橫截面時，金屬原子以分層方式排列，或者，金屬原子及氧原子（或氮原子）是以分層方式排列。將參照圖7A至7E、圖8A至8C以及圖9A至9C示出CAAC-OS的晶體結(jié)構(gòu)的例子。在圖7A至7E、圖8A至8C以及圖9A至9C中，垂直方向?qū)?yīng)于c-軸方向，且垂直于c-軸方向的平面對應(yīng)于a-b平面。在本實施方式中，“上半部”及“下半部”是指在a-b平面上方的上半部及在a-b平面下方的下半部（相對于a-b平面的上半部及下半部）。圖7A示出結(jié)構(gòu)A，其包括一個六配位In原子及鄰近該In原子的六個四配位氧（在下文中稱為四配位O）原子。在此說明書中，將僅顯示鄰近于一個金屬原子的若干氧原子的結(jié)構(gòu)稱為小基團。結(jié)構(gòu)A實際上是八面體結(jié)構(gòu)，但為了簡化而將其示出為平面結(jié)構(gòu)。三個四配位O原子存在于結(jié)構(gòu)A的上半部及下半部各半部中。結(jié)構(gòu)A中的小基團的電荷為0。圖7B示出結(jié)構(gòu)B，其包括一個五配位Ga原子、鄰近該Ga原子的三個三配位氧（在下文中稱為三配位O）原子、以及鄰近Ga原子的兩個四配位O原子。所有這三個三配位O原子存在于a-b平面上。在結(jié)構(gòu)B的上半部及下半部各半部中存在一個四配位O原子。In原子也可具有結(jié)構(gòu)B，因為In原子可具有五個配位體。結(jié)構(gòu)B中的小基團的電荷為0。圖7C示出結(jié)構(gòu)C，其包括一個四配位Zn原子及鄰近該Zn原子的四個四配位O原子。在結(jié)構(gòu)C中，一個四配位O原子存在于上半部中，且三個四配位O原子存在于下半部中。結(jié)構(gòu)C中的小基團的電荷為0。圖7D示出結(jié)構(gòu)D，其包括一個六配位Sn原子及鄰近該Sn原子的六個四配位O原子。在結(jié)構(gòu)D中，在上半部及下半部各半部中存在三個四配位O原子。結(jié)構(gòu)D中的小基團的電荷為+1。圖7E示出包括兩個Zn原子的結(jié)構(gòu)E。在結(jié)構(gòu)E中，在上半部及下半部各半部中存在一個四配位O原子。結(jié)構(gòu)E中的小基團的電荷為-1。在本實施方式中，多個小基團形成中基團，且多個中基團形成大基團（也稱為單位單元）。下面說明小基團之間的鍵合規(guī)則。在圖7A中與六配位In原子相關(guān)的在上半部的三個O原子每一在朝下的方向上具有三個鄰近的In原子，且在下半部的三個O原子每一在朝上的方向上具有三個鄰近的In原子。在圖7B中與五配位Ga原子相關(guān)的在上半部的一個O原子在朝下的方向上具有一個鄰近得Ga原子，且在下半部的一個O原子在朝上的方向上具有一個鄰近得Ga原子。在圖7C中與四配位Zn原子相關(guān)的在上半部的一個O原子在朝下的方向上具有一個鄰近得Zn原子，且在下半部的三個O原子每一在朝上的方向上具有三個鄰近的Zn原子。以此方式，在金屬原子上方的四配位O原子的數(shù)量等于鄰近且低于該四配位O原子的金屬原子的數(shù)量；相似地，在金屬原子下方的四配位O原子的數(shù)量等于鄰近且高于該四配位O原子的金屬原子的數(shù)量。因為四配位O原子的配位數(shù)量為4，因此鄰近且低于該O原子的金屬原子的數(shù)量及鄰近且高于該O原子的金屬原子的數(shù)量之和為4。因此，當(dāng)高于金屬原子的四配位O原子的數(shù)量及低于另一金屬原子的四配位O原子的數(shù)量之和為4時，包括這些金屬原子的兩種小基團可彼此鍵合。其原因說明如下。例如，在六配位金屬（In或Sn）原子經(jīng)由在下半部的三個四配位O原子鍵合的情況下，其被鍵合至五配位金屬（Ga或In）原子或四配位金屬（Zn）原子。在c-軸方向上經(jīng)由四配位O原子將配位數(shù)為4、5或6的金屬原子鍵合至另一金屬原子。此外，中基團也可通過組合多個小基團使得分層結(jié)構(gòu)的總電荷為0來以不同方式形成。圖8A示出包括在In-Sn-Zn-O類材料的分層結(jié)構(gòu)中的中基團A的模型。圖8B示出包括三個中基團的大基團B。圖8C示出從c-軸方向觀察的圖8B中所示的分層結(jié)構(gòu)的原子排列。在中基團A中，為了簡化而將三配位O原子省略，并僅在圓中顯示四配位O原子的數(shù)量。例如，以圓圈起的3表示相關(guān)于Sn原子在上半部及下半部各半部中存在的三個四配位O原子。相似地，在中基團A中，以圓圈起的1表示相對于In原子在上半部及下半部各半部中存在的一個四配位O原子。此外，在中基團A中，顯示鄰近于在下半部中的一個四配位O原子及在上半部中的三個四配位O原子的Zn原子，以及鄰近于在上半部中的一個四配位O原子及在下半部中的三個四配位O原子的Zn原子。在包括在In-Sn-Zn-O類材料的分層結(jié)構(gòu)中的中基團A中，以從頂部開始的次序，將鄰近于在上半部及在下半部各半部中的三個四配位O原子的Sn原子鍵合至鄰近于在上半部及在下半部各半部中的一個四配位O原子的In原子。該In原子鍵合至與上半部中的三個四配位O原子鄰近的Zn原子。經(jīng)由相關(guān)于Zn原子在下半部中的一個四配位O原子，Zn原子鍵合至鄰近于在上半部及下半部各半部中的三個四配位O原子的In原子。In原子鍵合至包括兩個Zn原子并鄰近于在上半部中的一個四配位O原子的小基團。經(jīng)由相關(guān)于該小基團在下半部中的一個四配位O原子，該小基團鍵合至鄰近于在上半部及下半部各半部中的三個四配位O原子的Sn原子。鍵合多個此種中基團以形成大基團。此處，用于三配位O原子的一個鍵的電荷及用于四配位O原子的一個鍵的電荷可以分別假設(shè)為-0.667及-0.5。例如，（六配位或五配位）In原子的電荷、（四配位）Zn原子的電荷以及（五配位或六配位）Sn原子的電荷分別為+3、+2以及+4。因此，包括Sn原子的小基團的電荷為+1。因此，需要將+1的電荷抵消的-1電荷，以形成包括Sn原子的分層結(jié)構(gòu)。作為具有-1的電荷的結(jié)構(gòu)，可以給出如結(jié)構(gòu)E中那樣的包括兩個Zn原子的小基團。例如，使用包括兩個Zn原子的一個小基團，可抵消包括Sn原子的一個小基團的電荷，使得分層結(jié)構(gòu)的總電荷可為0。具體地，通過重復(fù)大基團B，可得到In-Sn-Zn-O類晶體（In2SnZn3O8）?？赏ㄟ^組成式In2SnZn2O7(ZnO)m（m是0或自然數(shù)）表示In-Sn-Zn-O類晶體的所述分層結(jié)構(gòu)。因為在變量m越大則In-Sn-Zn-O類晶體的結(jié)晶度越高，所以變量m優(yōu)選為大。使用In-Sn-Zn-O類材料以外的氧化物半導(dǎo)體的情況也是如此。例如，圖9A示出包括在In-Ga-Zn-O類材料的分層結(jié)構(gòu)中的中基團L的模型。在包括在In-Ga-Zn-O類材料的分層結(jié)構(gòu)中的中基團L中，以從頂部開始的次序，鄰近于在上半部及在下半部各半部中的三個四配位O原子的In原子鍵合至鄰近于在上半部中的一個四配位O原子的Zn原子。經(jīng)由相關(guān)于Zn原子在下半部中的三個四配位O原子，Zn原子鍵合至鄰近于在上半部及下半部各半部中的一個四配位O原子的Ga原子。經(jīng)由相關(guān)于Ga原子在下半部中的一個四配位O原子，Ga原子鍵合至鄰近于在上半部及下半部各半部中的三個四配位O原子的In原子。鍵合多個此種中基團以形成大基團。圖9B示出包括三個中基團的大基團M。圖9C示出從c-軸方向觀察的圖9B中顯示的分層結(jié)構(gòu)的原子排列。此處，因為（六配位或五配位）In原子的電荷、（四配位）Zn原子的電荷以及（五配位）Ga原子的電荷分別為+3、+2以及+3，因此包括任何In原子、Zn原子以及Ga原子的小基團的電荷為0。結(jié)果，具有此等小基團的組合之中基團的總電荷始終為0。為形成In-Ga-Zn-O類材料的分層結(jié)構(gòu)，不僅可以使用中基團L，也可以使用其中In原子、Ga原子以及Zn原子的排列與中基團L的配置不同的中基團，來形成大基團。本實施方式可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施方式組合。實施方式4因為各種原因，絕緣柵極晶體管的實際測量的場效遷移率低于其本征遷移率，這不僅僅在使用氧化物半導(dǎo)體的情況中發(fā)生。遷移率降低的原因之一是半導(dǎo)體內(nèi)的缺陷或在半導(dǎo)體和絕緣膜間之界面處的缺陷。使用Levinson模型，理論上可基于半導(dǎo)體內(nèi)不存在缺陷的假設(shè)計算場效遷移率。假設(shè)半導(dǎo)體中存在勢壘（諸如，晶粒邊界），則可通過式2表示以μ表示的半導(dǎo)體的測量的場效遷移率，其中該半導(dǎo)體的本征遷移率為μ0。[式2]在該式中，E表示勢壘的高度、k表示波茲曼常數(shù)、且T表示絕對溫度。另外，在將勢壘歸因于缺陷的假設(shè)下，根據(jù)Levinson模型勢壘的高度可以式3表示。[式3]在該式中，e表示元電荷，N表示溝道中每單位面積的平均缺陷密度，ε表示半導(dǎo)體的介電常數(shù)，n表示溝道中每單位面積的載流子數(shù)，Cox表示每單位面積的電容，Vg表示柵電壓，而t表示溝道的厚度。在半導(dǎo)體層的厚度小于或等于30nm的情況下，可將溝道厚度視為與半導(dǎo)體層的厚度相同。通過式4表示線性區(qū)中的漏電流Id。[式4]在該式中，L表示溝道長度，W表示溝道寬度，且在此例子中，L及W每一均為10μm。此外，Vd表示漏電壓。將式4的兩側(cè)除以Vg，然后將兩側(cè)取對數(shù)，產(chǎn)生式5。[式5]式5的右側(cè)是Vg的函數(shù)。從式5發(fā)現(xiàn)，可從以ln（Id/Vg）作為縱坐標(biāo)并以1/Vg作為橫坐標(biāo)取得的線的斜率得到平均缺陷密度N。換言之，可以從晶體管的Id-Vg特性估算平均缺陷密度。銦（In）、錫（Sn）以及鋅（Zn）的比率為1：1：1的氧化物半導(dǎo)體的平均缺陷密度N約為1×1012/cm2。在以此方式等得到的缺陷密度的基礎(chǔ)上，可計算出μ0為120cm2/Vs。包括缺陷的In-Sn-Zn氧化物的測量遷移率約為35cm2/Vs。然而，假設(shè)氧化物半導(dǎo)體內(nèi)以及在氧化物半導(dǎo)體與絕緣膜之間的界面處不存在缺陷，則氧化物半導(dǎo)體的遷移率μ0估算為120cm2/Vs。須注意，即使當(dāng)沒有缺陷存在于半導(dǎo)體內(nèi)時，在溝道與柵極絕緣層間的界面處的散射也影響晶體管的運輸性質(zhì)。換言之，通過式6表示在與溝道和柵極絕緣層之間的界面相距距離x的位置處的遷移率μ1。[式6]在該式中，D表示柵極方向上的電場，且B及G是常數(shù)。B及G的值可從實際測量結(jié)果得到；根據(jù)上述測量結(jié)果，B是4.75×107cm/s且G是10nm（表面散射的影響所到達(dá)的深度）。隨著D的增加（換言之，隨著柵電壓的增加），式6的第二項增加且因此遷移率μ1降低。圖10顯示其溝道以其中沒有缺陷的理想氧化物半導(dǎo)體形成的晶體管的遷移率μ的計算結(jié)果E。使用由Synopsys,Inc.制造的器件仿真軟件SentaurusDevice用于該計算。針對該計算，將氧化物半導(dǎo)體的能帶隙、電子親和勢、相對介電常數(shù)以及厚度分別設(shè)定為2.8eV、4.7eV、15以及15nm。這些值是根據(jù)通過濺射形成的氧化物半導(dǎo)體的薄膜的測量得到的。另外，將晶體管的柵極、源極以及漏極的工作函數(shù)分別設(shè)定為5.5eV、4.6eV以及4.6eV。將柵極絕緣層的厚度設(shè)定為100nm，并將其的相對介電常數(shù)設(shè)定為4.1。溝道長度及溝道寬度均為10μm，并將漏電壓Vd設(shè)定為0.1V。如計算結(jié)果E所示，遷移率在略高于1V的柵電壓處具有大于100cm2/Vs的尖峰，并隨著柵電壓變高而降低，這些因為界面散射的影響增加。為降低界面散射，優(yōu)選半導(dǎo)體層的表面在原子層級上平坦（原子層平坦度）。計算使用具有此種遷移率的氧化物半導(dǎo)體制造的小型晶體管的特性。用于計算的晶體管包括在其中溝道形成區(qū)域設(shè)置在一對n-型半導(dǎo)體區(qū)域之間的氧化物半導(dǎo)體膜。針對該計算，將該對n-型半導(dǎo)體區(qū)域的電阻率設(shè)定為2×10-3Ωcm。針對該計算，將溝道長度設(shè)定為33nm并將溝道寬度設(shè)定為40nm。另外，將側(cè)壁（sidewall）設(shè)置在柵電極的側(cè)面上。在與該側(cè)壁交迭的半導(dǎo)體區(qū)域的部分為偏移區(qū)的條件下進行所述計算。使用由Synopsys,Inc.制造的器件仿真軟件SentaurusDevice用于該計算。圖11A至11C顯示所述晶體管的漏電流（Id，以實線表示）與遷移率（μ，以虛線表示）的柵電壓（Vg：柵極和源極之間的電位差）相依性。漏電流Id是在漏電壓（漏極和源極之間的電位差）為+1V的假設(shè)下計算的，而遷移率μ是在漏電壓為+0.1V的假設(shè)下計算的。圖11A顯示柵極絕緣層的厚度為15nm的情況下的計算結(jié)果。圖11B顯示柵極絕緣層的厚度為10nm的情況下的計算結(jié)果。圖11C顯示柵極絕緣層的厚度為5nm的情況下的計算結(jié)果。隨著柵極絕緣層越薄，關(guān)斷狀態(tài)下的漏電流Id（關(guān)態(tài)電流）由其顯著地減少。相反地，在遷移率μ的峰值及導(dǎo)通狀態(tài)下的漏電流Id（導(dǎo)通狀態(tài)電流）中并無顯著改變。圖12A至12C顯示偏移長度（側(cè)壁長度）Loff為5nm的晶體管的漏電流Id（以實線表示）及遷移率μ（以虛線表示）的柵電壓Vg相依性。漏電流Id是在漏電壓為+1V的假設(shè)下計算的，且遷移率μ是在漏電壓為+0.1V的假設(shè)下計算的。圖12A顯示柵極絕緣層的厚度為15nm的情況下的計算結(jié)果。圖12B顯示柵極絕緣層的厚度為10nm的情況下的計算結(jié)果。圖12C顯示柵極絕緣層的厚度為5nm的情況下的計算結(jié)果。圖13A至13C顯示其中偏移長度（側(cè)壁長度）Loff為15nm的所述晶體管的漏電流Id（以實線表示）及遷移率μ（以虛線表示）的柵電壓相依性。漏電流Id是在漏電壓為+1V的假設(shè)下計算的，而遷移率μ是在漏電壓為+0.1V的假設(shè)下計算的。圖13A顯示柵極絕緣層的厚度為15nm的情況下的計算結(jié)果。圖13B顯示柵極絕緣層的厚度為10nm的情況下的計算結(jié)果。圖13C顯示柵極絕緣層的厚度為5nm的情況下的計算結(jié)果。在任何該結(jié)構(gòu)中，隨著柵極絕緣層較薄，關(guān)態(tài)電流顯著地減少，而在通態(tài)電流和遷移率μ的峰值中并無明顯改變。遷移率μ的峰值在圖11A至11C中約為80cm2/Vs、在圖12A至12C中約為60cm2/Vs、而在圖13A至13C中約為40cm2/Vs；因此，當(dāng)偏移長度Loff增加時，遷移率μ的峰值降低。關(guān)態(tài)電流也是如此。通態(tài)電流也隨著偏移長度Loff的增加而降低；然而，通態(tài)電流的降低遠(yuǎn)緩于關(guān)態(tài)電流的降低。另外，任何這些附圖均顯示了，在約為1V的柵電壓處，漏電流超過存儲元件等所需的10μA。此實施例可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施例組合。實施方式5通過在加熱襯底的同時沉積包含In、Sn以及Zn的氧化物半導(dǎo)體，或者，通過在所述氧化物半導(dǎo)體膜沉積之后的熱處理，包括所述包含In、Sn以及Zn的氧化物半導(dǎo)體的晶體管可具有有利特性。該氧化物半導(dǎo)體優(yōu)選包含每一為5原子百分比或更高的In、Sn以及Zn。通過在沉積包含In、Sn以及Zn的氧化物半導(dǎo)體膜之后刻意地加熱襯底，可增加晶體管的場效遷移率。此外，可使n-溝道晶體管的閾值電壓在正方向上偏移。n-溝道晶體管的閾值電壓的正偏移使得用于保持n-溝道晶體管截止的電壓的絕對值降低，使得可以減少電力消耗。另外，通過閾值電壓的正偏移使得閾值電壓為0V以上，n-溝道晶體管可變成常斷型（normally-off）晶體管。將于下文描述使用包含In、Sn以及Zn的氧化物半導(dǎo)體的晶體管的特性。（樣品A至C的共同條件）在下列條件下，在襯底上方形成氧化物半導(dǎo)體膜至具有15nm的厚度：使用具有In：Sn：Zn=1：1：1的組成比率的靶材；氣體流率為Ar/O2=6/9sccm；沉積壓力為0.4帕；且沉積功率為100W。接著，將氧化物半導(dǎo)體膜蝕刻為島形。然后，在氧化物半導(dǎo)體膜上方沉積鎢層至具有50nm的厚度，并對其進行蝕刻，使得形成源電極及漏電極。接著，通過使用硅烷氣體（SiH4）及一氧化二氮（N2O）的等離子體增強CVD，形成氮氧化硅膜（SiON）作為柵極絕緣層至具有100nm的厚度。然后，以如下方式形成柵電極：形成氮化鉭層至15nm的厚度；形成鎢層至135nm的厚度；并蝕刻這些層。另外，通過等離子體增強CVD形成氮氧化硅膜（SiON）至300nm的厚度，并形成聚酰亞胺膜至1.5μm的厚度，從而形成層間絕緣層。接著，以如下方式形成用于測量的焊墊：在層間絕緣層中形成接觸孔；形成第一鈦膜至50nm的厚度；形成鋁膜至100nm的厚度；形成第二鈦膜至50nm的厚度；并蝕刻這些膜。以此方式，制造了具有晶體管的半導(dǎo)體裝置。（樣品A）在樣品A中，在沉積氧化物半導(dǎo)體膜期間未對襯底進行加熱。此外，在樣品A中，在沉積氧化物半導(dǎo)體膜之后及蝕刻氧化物半導(dǎo)體膜的前未進行熱處理。（樣品B）在樣品B中，在襯底被加熱至200℃的情況下沉積氧化物半導(dǎo)體膜。另外，在樣品B中，在沉積氧化物半導(dǎo)體膜之后及蝕刻氧化物半導(dǎo)體膜之前未進行熱處理。在加熱襯底的同時沉積氧化物半導(dǎo)體膜，以將在氧化物半導(dǎo)體膜中作為施主的氫移除。（樣品C）在樣品C中，在襯底被加熱至200℃的情況下沉積氧化物半導(dǎo)體膜。另外，在樣品C中，在沉積氧化物半導(dǎo)體膜之后且在蝕刻氧化物半導(dǎo)體膜之前，在氮氣氛中以650℃進行一小時的熱處理，然后在氧氣氛中以650℃進行一小時的熱處理。在氮氣氛中以650℃進行一小時的熱處理以將在氧化物半導(dǎo)體膜中作為施主的氫移除。通過移除氫（其在氧化物半導(dǎo)體膜中作為施主）的該熱處理也將氧移除，導(dǎo)致氧空位，其在氧化物半導(dǎo)體膜中作為載流子。因此，在氧氣氛中以650℃進行一小時的熱處理以減少氧空位。（樣品A至C的晶體管的特性）圖14A顯示樣品A的初始特性。圖14B顯示樣品B的初始特性。圖14C顯示樣品C的初始特性。樣品A的晶體管的場效遷移率為18.8cm2/Vs。樣品B的晶體管的場效遷移率為32.2cm2/Vs。樣品C的晶體管的場效遷移率為34.5cm2/Vs。根據(jù)使用透射式電子顯微鏡（TEM）觀察通過與樣品A至C的沉積方法相似的沉積方法形成的氧化物半導(dǎo)體膜的橫截面，在通過與其襯底在沉積期間被加熱的樣品B及樣品C的沉積方式相似的沉積方式形成的樣品中觀察到結(jié)晶性。另外，意外地，其襯底在沉積期間被加熱的樣品具有非晶部分及具有c-軸結(jié)晶取向的結(jié)晶部分。在傳統(tǒng)的多晶中，結(jié)晶部分中的晶體并不對準(zhǔn)，且指向不同方向。這意謂著其襯底在沉積期間被加熱的樣品具有新穎的結(jié)構(gòu)。圖14A至14C的比較帶來這樣的理解：沉積期間或沉積之后在襯底上進行的熱處理可將作為施主的氫元素移除，因此n-溝道晶體管的閾值電壓在正方向上偏移。就是說，相較于在沉積期間未加熱襯底的樣品A的閾值電壓，在沉積期間加熱襯底的樣品B的閾值電壓在正方向上偏移。此外，從在沉積期間加熱襯底的樣品B及樣品C的比較發(fā)現(xiàn)，在沉積之后進行熱處理的樣品C的閾值電壓在正方向上比在沉積之后不進行熱處理的樣品B的閾值電壓偏移更多。隨著熱處理的溫度越高，越容易將輕元素（諸如，氫）移除；因此，熱處理的溫度越高，越可能移除氫。因此，通過進一步增加沉積期間或沉積之后的熱處理的溫度，閾值電壓很可能能夠在正方向上更多偏移。（樣品B及樣品C的柵極BT應(yīng)力測試的結(jié)果）對樣品B（沉積后未進行熱處理）及樣品C（沉積后進行熱處理）進行柵極BT應(yīng)力測試。首先，在25℃的襯底溫度及10V的Vds下測量各晶體管的Vgs-Ids特性，以測量加熱及施加高的正電壓之前的晶體管特性。接著，將襯底溫度設(shè)定為150℃并將Vds設(shè)定為0.1V。之后，將20V的Vgs施加至柵極絕緣層并保持1小時。然后，將Vgs設(shè)定為0V。接著，在25℃的襯底溫度及10V的Vds下測量晶體管的Vgs-Ids特性，以測量加熱及施加高的正電壓之后的晶體管特性。如上所述的在加熱及施加高的正電壓之前及之后的晶體管的特性的比較被稱為正BT測試。另一方面，首先，在25℃的襯底溫度及10V的Vds下測量各晶體管的Vgs-Ids特性，以測量加熱及施加高的負(fù)電壓之前的晶體管特性。然后，將襯底溫度設(shè)定為150℃并將Vds設(shè)定為0.1V。接著，將-20V的Vgs施加至柵極絕緣層并保持1小時。接著，將Vgs設(shè)定為0V。然后，在25℃的襯底溫度及10V的Vds下測量晶體管的Vgs-Ids特性，以測量加熱及施加高的負(fù)電壓之后的晶體管特性。如上所述的在加熱及施加高的負(fù)電壓之前及之后的晶體管的特性的比較被稱為負(fù)BT測試。圖15A顯示樣品B的正BT測試的結(jié)果。圖15B顯示樣品B的負(fù)BT測試的結(jié)果。圖16A顯示樣品C的正BT測試的結(jié)果。圖16B顯示樣品C的負(fù)BT測試的結(jié)果。雖然正BT測試及負(fù)BT測試是用于判定晶體管的劣化程度的測試，但從圖15A及圖16A發(fā)現(xiàn)，閾值電壓可通過至少進行正BT測試而在正方向上偏移。特別是，圖15A揭示出正BT測試使晶體管成為常斷型晶體管。因此發(fā)現(xiàn)，除了晶體管的制造工序中的熱處理外，進行正BT測試也使得能夠提升閾值電壓在正方向上的偏移，且因此可制造常斷型晶體管。圖17顯示樣品A的晶體管的關(guān)態(tài)電流與在測量時的襯底溫度（絕對溫度）的倒數(shù)之間的關(guān)系。在圖17中，水平軸表示通過將測量時的襯底溫度的倒數(shù)乘以1000所得到的值（1000/T）。圖17中的電流量是溝道寬度中的每微米的電流量。在125℃的襯底溫度（1000/T約為2.51）下的關(guān)態(tài)電流小于或等于1×10-19A。在85℃的襯底溫度（1000/T約為2.79）下的關(guān)態(tài)電流小于或等于1×10-20A。換言之，發(fā)現(xiàn)相較于包含硅半導(dǎo)體的晶體管，包含氧化物半導(dǎo)體的晶體管的關(guān)態(tài)電流極低。當(dāng)溫度降低時，關(guān)態(tài)電流降低；顯然常溫下的關(guān)態(tài)電流仍較低。此實施例可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施例組合。實施方式6在本實施方式中，將參照圖4及圖5說明存儲元件層疊在其中形成半導(dǎo)體電路的襯底上方的存儲裝置的例子。圖4是存儲裝置200的示意橫截面圖。在存儲裝置200中，使用用于形成半導(dǎo)體集成電路的已知技術(shù)將用于驅(qū)動存儲元件的電路（驅(qū)動器電路203），諸如，讀出放大器及解代碼器，形成在單晶半導(dǎo)體襯底201的表面上方。單元晶體管層205形成在驅(qū)動器電路203上方，并且電容器層207形成在單元晶體管層205上方?？梢罁?jù)實施方式2形成示出于圖4中的單元晶體管及電容器。經(jīng)由接觸插塞將單元晶體管的位線電連接至位于其下方的驅(qū)動器電路203。因此，經(jīng)由共同位線將從驅(qū)動器電路203輸出的電位信號輸入至各單元晶體管。雖然未示出，以相似方式經(jīng)由接觸插塞等將單元晶體管層205中的字線電連接至驅(qū)動器電路203。因此，可依據(jù)從驅(qū)動器電路203輸出的電位控制單元晶體管的導(dǎo)通/截止?fàn)顟B(tài)。在具有此種結(jié)構(gòu)的存儲裝置200中，單元晶體管由位于單元晶體管下方的驅(qū)動器電路203控制，從而可以進行寫入及讀取操作。以上述方式將集成的單元晶體管層205及電容器層207層疊在單晶半導(dǎo)體襯底201上方，因此可提供在襯底表面上占據(jù)非常小的面積的更高集成度的存儲裝置200。此處，在形成在單元晶體管層205及電容器層207上方的絕緣層上方可另外層疊單元晶體管層及電容器層。作為層疊若干單元晶體管層的結(jié)構(gòu)的例子，圖5示出了存儲裝置220的示意橫截面圖。在存儲裝置220中，在形成在單晶半導(dǎo)體襯底201的表面上方的驅(qū)動器電路203上方，依次層疊單元晶體管層205a、電容器層207a、單元晶體管層205b、以及電容器層207b。圖5示出包括經(jīng)由接觸插塞將作為自襯底起的第二層的單元晶體管層205b中的位線電連接至驅(qū)動器電路203的區(qū)域的示意橫截面圖。在電容器層207a及單元晶體管層205b之間設(shè)置絕緣層。為減少在電容器層中的電容器布線與位線之間以及在該電容器布線與字線之間產(chǎn)生的寄生電容，可以將絕緣層形成為具有足夠大的厚度，或者，使用具有低介電常數(shù)的絕緣材料形成絕緣層。須注意，本實施方式例示了層疊兩層由單元晶體管及電容器組成的存儲元件的結(jié)構(gòu)；然而，并不限于此，可以采用三層或更多層的疊層。此外，此處顯示將第二層中的單元晶體管設(shè)置在第一層中的單元晶體管的正上方的結(jié)構(gòu)；替代地，第二層中的單元晶體管可以在平行于襯底表面的方向上偏移。如上所述，在具有其中存儲元件是以絕緣層位于其間的方式層疊的多層結(jié)構(gòu)的存儲裝置220中，存儲單元占據(jù)的襯底表面的面積減少；因此，可以提供高度集成的存儲裝置220。本實施方式可適當(dāng)?shù)嘏c此說明書中公開的任何其它實施例組合。本申請基于分別于2011年3月10日及2011年5月19日向日本特許廳申請的日本專利申請案第2011-052448號及第2011-112648號，通過引用將其內(nèi)容全部并入本文中。