專利名稱：一種led芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于半導(dǎo)體領(lǐng)域，尤其涉及一種LED芯片。
背景技術(shù)：
發(fā)光二極管(LED)是一種能將電信號(hào)轉(zhuǎn)換成光信號(hào)的結(jié)型電致發(fā)光半導(dǎo)體器件，氮化鎵(GaN)基發(fā)光二極管作為固態(tài)光源一經(jīng)出現(xiàn)便以其高效率、長(zhǎng)壽命、節(jié)能環(huán)保、體積小等優(yōu)點(diǎn)成為國(guó)際半導(dǎo)體和照明領(lǐng)域研發(fā)與產(chǎn)業(yè)關(guān)注的焦點(diǎn)。目前藍(lán)寶石(Al2O3)襯底是氮化鎵進(jìn)行異質(zhì)外延生長(zhǎng)最為常用的襯底之一。由于藍(lán)寶石襯底和氮化鎵外延層間存在很大的晶格常數(shù)失配和熱膨脹系數(shù)差異，因此氮化鎵外延層中存在很大的應(yīng)力和較高密度的缺陷，這些缺陷包括刃位錯(cuò)、螺位錯(cuò)和混合位錯(cuò)，即便采用圖形化的藍(lán)寶石襯底，氮化鎵外延層中的缺陷密度仍高達(dá)107cm2數(shù)量級(jí)，而缺陷往往成為非輻射復(fù)合中心和漏電通道，以熱的形式消耗了電子和空穴，卻對(duì)發(fā)光沒(méi)有貢獻(xiàn)，反而降低了 LED性能，并且漏電中心的存在使芯片的ESD (靜電釋放)性能也大大降低。雖然目前有多種方法以提高LED芯片的抗ESD性能，包括采用新的生長(zhǎng)技術(shù)以降低缺陷密度，從而減少漏電中心；或在生長(zhǎng)MQW (多量子阱)前加入低摻雜的η型GaN的結(jié)構(gòu)，通過(guò)η型GaN的高阻特性來(lái)提高電流分布的均勻性，從而提高ESD性能；或在生長(zhǎng)MQW前和生長(zhǎng)MQW過(guò)程中增加Si摻雜量，以增大LED芯片電容的方式，來(lái)提高芯片的ESD性能但這些方法多數(shù)集中于減小漏電中心，或減小電子從漏電中心通過(guò)的可能性來(lái)實(shí)現(xiàn)，并且工藝較復(fù)雜，成本較聞。
發(fā)明內(nèi)容本實(shí)用新型為改善LED芯片的ESD性能，提供一種LED芯片，可顯著提高LED芯片的ESD性能，并且工藝簡(jiǎn)單，可操作性強(qiáng)，成本較低。本實(shí)用新型提供一種LED芯片，所述芯片包括襯底，襯底之上依次形成的緩沖層、η型氮化物層、發(fā)光層、P型氮化物層和導(dǎo)電層，所述襯底為圖形化的襯底，所述P型氮化物層與導(dǎo)電層相接觸的表面上分布有坑狀結(jié)構(gòu)，所述坑狀結(jié)構(gòu)位于P型氮化物層上，所述坑狀結(jié)構(gòu)內(nèi)覆蓋具有絕緣特性的阻擋層。進(jìn)一步，所述阻擋層為SiNx層或SiO2層。進(jìn)一步，所述坑狀結(jié)構(gòu)垂直方向的截面為“V”型。進(jìn)一步,所述坑狀結(jié)構(gòu)的深度為5 50nm。進(jìn)一步，還包括:形成在發(fā)光層和P型氮化物層之間的AlGaN阻擋層。進(jìn)一步，所述緩沖層包括:第一本征氮化鎵層和形成在第一本征氮化鎵層之上的第二本征氮化鎵層。進(jìn)一步，所述第一本征氮化鎵層的厚度為20-30 μ m，所述第二本征氮化鎵層的厚度為2 4 μ m。進(jìn)一步，所述P型氮化物層包括:鎂摻雜P型氮化鎵和重?fù)诫sP型氮化銦鎵。[0013]進(jìn)一步,所述襯底的形狀包括條狀、柱狀、尖錐狀或球冠形狀。本實(shí)用新型的有益效果:本實(shí)用新型通過(guò)在P型氮化物層表面上形成坑狀結(jié)構(gòu)，每一個(gè)坑狀結(jié)構(gòu)都是一個(gè)潛在的漏電通道，然后通過(guò)在坑狀結(jié)構(gòu)內(nèi)形成絕緣的阻擋層，可有效阻擋漏電中心對(duì)電子的輸送作用，迫使電子和空穴以正常的方式進(jìn)入發(fā)光層，從而提高LED芯片的ESD性能和發(fā)光效率。本實(shí)用新型還具有工藝簡(jiǎn)單，可操作性強(qiáng)，成本較低的優(yōu)點(diǎn)。

圖1為本實(shí)用新型實(shí)施例LED芯片的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型另一實(shí)施例LED芯片的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型實(shí)施例LED芯片具有坑狀結(jié)構(gòu)的P型氮化物層的結(jié)構(gòu)示意圖；圖4為本實(shí)用新型實(shí)施例LED芯片阻擋層的結(jié)構(gòu)示意圖；圖5為本實(shí)用新型實(shí)施例LED芯片經(jīng)蝕刻后的阻擋層的結(jié)構(gòu)示意圖。
具體實(shí)施方式
為了使本實(shí)用新型所解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。如圖1所示，本實(shí)用新型提供一種LED芯片，包括襯底1，襯底之上依次形成的緩沖層2、n型氮化物層3、發(fā)光層4、p型氮化物層5和導(dǎo)電層6，所述襯底I為圖形化的襯底，所述P型氮化物層5與導(dǎo)電層6相接觸的表面上分布有坑狀結(jié)構(gòu)53，所述坑狀結(jié)構(gòu)53位于P型氮化物層5上，所述坑狀結(jié)構(gòu)53內(nèi)設(shè)有具有絕緣特性的阻擋層7。本實(shí)用新型通過(guò)在P型氮化物層5表面上形成坑狀結(jié)構(gòu)，每一個(gè)坑狀結(jié)構(gòu)都是一個(gè)潛在的漏電通道，然后通過(guò)在坑狀結(jié)構(gòu)53內(nèi)形成絕緣的阻擋層，可有效阻擋漏電中心對(duì)電子的輸送作用，迫使電子和空穴以正常的方式進(jìn)入發(fā)光層4，從而提高LED芯片的ESD性能和發(fā)光效率。本實(shí)用新型還具有工藝簡(jiǎn)單，可操作性強(qiáng)，成本較低的優(yōu)點(diǎn)。所述阻擋層7采用透明的絕緣材料，在本實(shí)用新型實(shí)施例中，阻擋層7的材料為SiNx或Si02。由于阻擋層7采用的是透明材料，而且坑狀結(jié)構(gòu)53在P型氮化物層5的表面上所占的面積比例很小，所以幾乎不會(huì)對(duì)LED芯片的出光及導(dǎo)電性能造成影響。所述坑狀結(jié)構(gòu)53的形狀不規(guī)則，在具體實(shí)施過(guò)程中，優(yōu)選地，所述坑狀結(jié)構(gòu)53垂直方向的截面為“V”型，每個(gè)坑狀結(jié)構(gòu)53之間是具有間隔，當(dāng)然也可以是連接的?？訝罱Y(jié)構(gòu)的深度為5 50nm。在本實(shí)用新型的實(shí)施例中，所述襯底I為圖形化襯底，圖形化襯底可減少生長(zhǎng)的外延片缺陷，提高外延片晶體質(zhì)量；所述圖形化襯底的形狀包括條狀、柱狀、尖錐狀或球冠形狀。襯底I的材料可選用藍(lán)寶石、SiC或Si，優(yōu)選采用藍(lán)寶石襯底。所述η型氮化物層3為η型GaN層，P型氮化物層5為ρ型GaN層。如圖2所示，在本實(shí)用新型的另一實(shí)施例中，所述襯底I為圖形化襯底，所述緩沖層2包括:第一本征氮化鎵層21和形成在第一本征氮化鎵層21之上的第二本征氮化鎵層22。如此，可獲得晶體質(zhì)量較好的氮化鎵材料，為后續(xù)η型氮化物層的生長(zhǎng)提供良好的基礎(chǔ)，減少晶體缺陷的廣生。所述第一本征氮化鎵層21為在500 600°C下生長(zhǎng)的本征氮化鎵層，其厚度為20-30μm ;所述第二本征氮化鎵層22為在1000 1100°C下生長(zhǎng)的本征氮化鎵層，其厚度為2 4 μ m。所述n型氮化物層3為n型GaN層，所述p型氮化物層5包括:鎂摻雜p型氮化鎵52和重?fù)诫sp型氮化銦鎵53。重?fù)诫sρ型氮化銦鎵53的生長(zhǎng)可以獲得空穴濃度更高的p型層，以便于與后續(xù)的導(dǎo)電層之間形成良好的歐姆接觸。所述鎂摻雜p型氮化鎵51的厚度為150-250nm，重?fù)诫sp型氮化銦鎵52的厚度為2 10nm.所述LED芯片還包括形成在發(fā)光層4和p型氮化物層5之間的AlGaN阻擋層8，AlGaN阻擋層8能夠有效的阻擋電子從有源區(qū)溢出，從而增加有源區(qū)電子的數(shù)量，提高發(fā)光層4中載流子復(fù)合效率，提升LED芯片發(fā)光效率。本實(shí)用新型還提供上述LED芯片的制備方法，所述方法包括以下步驟:S101、提供襯底 1;S102、在襯底1上形成緩沖層2 ；S103、在緩沖層2上形成n型氮化物層3 ；S104、在n型氮化物層3上形成發(fā)光層4 ；S105、在發(fā)光層4上形成p型氮化物層5 ；S106、對(duì)p型氮化物層5的表面進(jìn)行化學(xué)腐蝕，形成坑狀結(jié)構(gòu)53 ；S107、在所述坑狀結(jié)構(gòu)51內(nèi)形成具有絕緣特性的阻擋層7 ；S108、在ρ型氮化物層5上形成導(dǎo)電層6。
以下結(jié)合附圖詳細(xì)闡述本實(shí)用新型的LED芯片的制備方法，對(duì)本實(shí)用新型中LED芯片及其有益效果也會(huì)在制備方法中作詳細(xì)說(shuō)明，在具體實(shí)施過(guò)程中，本實(shí)用新型LED外延層的生長(zhǎng)采用MOCVD (金屬有機(jī)化合物化學(xué)氣相沉積法)的方法。步驟S101，提供襯底1。在本實(shí)用新型的實(shí)施例中，所述襯底I為圖形化襯底，圖形化襯底可減少生長(zhǎng)的外延片缺陷，提高外延片晶體質(zhì)量；所述圖形化襯底的形狀包括條狀、柱狀、尖錐狀或球冠形狀。襯底I的材料可選用藍(lán)寶石、SiC或Si，優(yōu)選采用藍(lán)寶石襯底。S102、在襯底1上形成緩沖層2。在本實(shí)用新型的另一實(shí)施例中，所述緩沖層2包括第一本征氮化鎵層21和第二本征氮化鎵層22，具體包括以下步驟:S201、在襯底1上形成第一本征氮化鎵層21 ；S202、在第一本征氮化鎵層21之上形成第二本征氮化鎵層22。具體地，步驟S201中，可采用MOCVD (金屬有機(jī)化合物化學(xué)氣相沉積法)的方法在襯底1上生長(zhǎng)第一本征氮化鎵層21,生長(zhǎng)溫度為500 600°C,所述第一本征氮化鎵層21的厚度為20-30微米，生長(zhǎng)完成后可采用升溫的方式進(jìn)行退火。[0053]具體地，步驟S201中，在第一本征氮化鎵層21上生長(zhǎng)第二本征氮化鎵層22，生長(zhǎng)溫度為ιοο(Γιιοο ;在生長(zhǎng)過(guò)程中通過(guò)對(duì)溫度、壓強(qiáng)、πι/v族化合物比例等工藝參數(shù)的控制來(lái)實(shí)現(xiàn)氮化鎵的良好生長(zhǎng)，所述第二本征氮化鎵層22的厚度為2 4μπι。S103、在緩沖層2上形成η型氮化物層3。具體地，在緩沖層2上生長(zhǎng)η型氮化物層3，在本實(shí)用新型實(shí)施例中，所述η型氮化物層3為硅摻雜GaN層，其厚度為Γ3μπι。S104、在η型氮化物層3上形成發(fā)光層44。具體地，所述發(fā)光層4為多量子阱層，量子阱的結(jié)構(gòu)為Ιηχ6&1_χΝΑ^Ν(0 < x < I),也可以是 IrixGahN/AlyGahNCO < x < 1、0 < y < IXAlxGayIn1 _x_yN/GaN(O < x < 1、0 < y< 1、x+y < I)或 AlxGayIn1_x_yN/AlzGa1_zN( (O < x < l、0<y< 1、x+y < 1、z < I)等量子阱結(jié)構(gòu)。量子阱的阱層厚度為2 4nm，壘層厚度為8 15nm，量子阱的周期為f 20個(gè)周期，多量子阱層的生長(zhǎng)溫度為70(T850°C。S105、在發(fā)光層4上形成ρ型氮化物層5。具體地，在發(fā)光層4上生長(zhǎng)ρ型氮化物層5，在本實(shí)用新型實(shí)施例中，所述ρ型氮化物層5為ρ型GaN層。在本實(shí)用新型的另一實(shí)施例中，所述ρ型GaN層5包括鎂摻雜ρ型氮化鎵51和重?fù)诫sP型氮化銦鎵52，具體包括以下步驟:S301、在發(fā)光層4之上形成鎂摻雜P型氮化鎵51 ；S302、在鎂摻雜ρ型氮化鎵51之上形成重?fù)诫sP型氮化銦鎵52。具體地，所述鎂摻雜ρ型氮化鎵51的厚度為15(T250nm，重?fù)诫sρ型氮化銦鎵52的厚度為2 10nm。在具體實(shí)施中，對(duì)生長(zhǎng)完成的ρ型氮化鎵51和ρ型氮化銦鎵52進(jìn)行活化，活化的方式為在溫度為600-800°C的真空或氮?dú)猸h(huán)境下進(jìn)行快速熱退火，也可采用離子束進(jìn)行轟擊。S106、對(duì)ρ型氮化物層5表面進(jìn)行化學(xué)腐蝕，形成坑狀結(jié)構(gòu)53。具體地，如圖3所示，采用化學(xué)溶液對(duì)P型氮化物層5表面進(jìn)行化學(xué)腐蝕以形成坑狀結(jié)構(gòu)，本實(shí)用新型采用熔融的KOH和NaOH混合液體對(duì)ρ型氮化物層5表面進(jìn)行腐蝕，由于P型氮化物層5在有缺陷的地方腐蝕較快，從而在ρ型氮化物層5表面形成坑狀結(jié)構(gòu)53，形成的坑狀結(jié)構(gòu)53的形狀不規(guī)則，多數(shù)坑狀結(jié)構(gòu)的垂直截面為“V”型。在具體實(shí)施過(guò)程中，可通過(guò)控制時(shí)間、溫度等參數(shù)來(lái)控制形成坑狀結(jié)構(gòu)53的深度和大小，在本實(shí)用新型中，坑狀結(jié)構(gòu)53的深度為5 50nm。[0066]S107、在所述坑狀結(jié)構(gòu)53內(nèi)形成具有絕緣特性的阻擋層7。所述步驟S107包括以下步驟:S301:采用蒸鍍的方法在ρ型氮化物層5表面覆蓋形成具有絕緣特性的阻擋層7 ；S302:采用ICP蝕刻的方法刻蝕阻擋層7至暴露出ρ型氮化物層5，并保留所述坑狀結(jié)構(gòu)53內(nèi)的阻擋層7。具體地，在步驟S301中，如圖4所示，所述阻擋層7采用透明的絕緣材料，在本實(shí)用新型實(shí)施例中，阻擋層7的材料為SiNx或Si02。由于阻擋層7采用的是透明材料，所以幾乎不會(huì)對(duì)LED芯片的出光造成影響。在步驟S302中，如圖5所示，采用ICP蝕刻的方法對(duì)ρ型氮化物層5上的阻擋層7進(jìn)行蝕刻，蝕刻的深度至剛好裸露出P型氮化物層5表面，這樣不僅可去除ρ型氮化物層
5表面上的阻擋層，同時(shí)保留了坑狀結(jié)構(gòu)53內(nèi)的阻擋層7，經(jīng)ICP蝕刻后的阻擋層7表面與P型氮化物層5表面處于同一水平面。p型氮化物層5表面上的每一個(gè)坑狀結(jié)構(gòu)53都示意存在一個(gè)缺陷，也就是說(shuō)每一個(gè)坑狀結(jié)構(gòu)53都是一個(gè)潛在的漏電通道。本實(shí)用新型通過(guò)坑狀結(jié)構(gòu)53內(nèi)形成絕緣的阻擋層7，可有效阻擋漏電中心對(duì)電子的輸送作用，迫使電子和空穴以正常的方式進(jìn)入發(fā)光層4，從而提高LED芯片的ESD性能和發(fā)光效率。S108、在p型氮化物層5上形成導(dǎo)電層6。具體地，在ρ型氮化物層5上用蒸鍍的方法形成導(dǎo)電層6。所述導(dǎo)電層6的厚度為1 lOOOnm，透明導(dǎo)電層為 ITO 層，或者是 CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au 等合金中的一種。在本實(shí)用新型的另一實(shí)施例中，生長(zhǎng)完發(fā)光層4之后，繼續(xù)生長(zhǎng)AlGaN阻擋層8，AlGaN阻擋層8能夠有效的阻擋電子從有源區(qū)溢出，從而增加有源區(qū)電子的數(shù)量，提高多量子阱層的載流子復(fù)合效率，提升LED芯片發(fā)光效率。完成AlGaN阻擋層8的生長(zhǎng)后，在AlGaN阻擋層8上繼續(xù)生長(zhǎng)ρ型氮化物層5。在本實(shí)用新型中，形成導(dǎo)電層6后，進(jìn)行臺(tái)階蝕刻，制作ρ電極9和n電極10。所述P電極9為Ti/Au合金,也可以是N1、Au、Al、T1、Pd、Pt、Sn、Cr中任意兩種或多種金屬的合金，P電極9的厚度為0.2^1微米。所述n電極10為Ti/Al合金，也可以是T1、Al、Au、Pt、Sn中兩種或多種金屬的合金，n電極10的厚度為0.2^1微米。本實(shí)用新型也適用于采用剝離技術(shù)剝離掉襯底后制備的垂直電極結(jié)構(gòu)氮化鎵基發(fā)光二極管。綜上所述，本實(shí)用新型通過(guò)對(duì)LED芯片的ρ型氮化物層進(jìn)行化學(xué)腐蝕，由于外延層有缺陷的地方腐蝕比較快，從而在P型氮化物層表面上形成坑狀結(jié)構(gòu)53，每一個(gè)坑狀結(jié)構(gòu)都是一個(gè)潛在的漏電通道。然后通過(guò)在坑狀結(jié)構(gòu)內(nèi)形成絕緣的阻擋層，可有效阻擋漏電中心對(duì)電子的輸送作用，迫使電子和空穴以正常的方式進(jìn)入發(fā)光層，從而提高LED芯片的ESD性能和發(fā)光效率。本實(shí)用新型還具有工藝簡(jiǎn)單，可操作性強(qiáng)，成本較低的優(yōu)點(diǎn)。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種LED芯片，其特征在于，所述芯片包括襯底，襯底之上依次形成的緩沖層、η型氮化物層、發(fā)光層、P型氮化物層和導(dǎo)電層，所述襯底為圖形化的襯底，所述P型氮化物層與導(dǎo)電層相接觸的表面上分布有坑狀結(jié)構(gòu)，所述坑狀結(jié)構(gòu)位于P型氮化物層上，所述坑狀結(jié)構(gòu)內(nèi)覆蓋具有絕緣特性的阻擋層。
2.如權(quán)利要求1所述的LED芯片，其特征在于，所述阻擋層為SiNx層或SiO2層。
3.如權(quán)利要求1所述的LED芯片，其特征在于，所述坑狀結(jié)構(gòu)垂直方向的截面為“V”型。
4.如權(quán)利要求1所述的LED芯片，其特征在于，所述坑狀結(jié)構(gòu)的深度為5 50nm。
5.如權(quán)利要求1所述的LED芯片，其特征在于，還包括:形成在發(fā)光層和P型氮化物層之間的AlGaN阻擋層。
6.如權(quán)利要求1所述的LED芯片，其特征在于，所述緩沖層包括:第一本征氮化鎵層和形成在第一本征氮化鎵層之上的第二本征氮化鎵層。
7.如權(quán)利要求6所述的LED芯片，其特征在于，所述第一本征氮化鎵層的厚度為20-30μm，所述第二本征氮化鎵層的厚度為2 4μm。
8.如權(quán)利要求1所述的LED芯片，其特征在于，所述P型氮化物層包括:鎂摻雜P型氮化鎵和重?fù)诫sP型氮化銦鎵。
9.如權(quán)利要求1所述的LED芯片，其特征在于，所述襯底的形狀包括條狀、柱狀、尖錐狀或球冠形狀。
專利摘要本實(shí)用新型提供了一種LED芯片，所述芯片包括襯底，襯底之上依次形成的緩沖層、n型氮化物層、發(fā)光層、p型氮化物層和導(dǎo)電層，所述襯底為圖形化的襯底，所述p型氮化物層與導(dǎo)電層相接觸的表面上分布有坑狀結(jié)構(gòu)，所述坑狀結(jié)構(gòu)位于p型氮化物層上，所述坑狀結(jié)構(gòu)內(nèi)覆蓋具有絕緣特性的阻擋層。本實(shí)用新型通過(guò)在p型氮化物層表面上形成坑狀結(jié)構(gòu)，每一個(gè)坑狀結(jié)構(gòu)都是一個(gè)潛在的漏電通道，然后通過(guò)在坑狀結(jié)構(gòu)內(nèi)形成絕緣的阻擋層，可有效阻擋漏電中心對(duì)電子的輸送作用，迫使電子和空穴以正常的方式進(jìn)入發(fā)光層，從而提高LED芯片的ESD性能和發(fā)光效率。
文檔編號(hào)H01L33/14GK203013782SQ201220472539
公開日2013年6月19日 申請(qǐng)日期2012年9月17日 優(yōu)先權(quán)日2012年9月17日
發(fā)明者謝春林, 張旺 申請(qǐng)人:惠州比亞迪實(shí)業(yè)有限公司