專利名稱：用于半導體再生長的方法
技術領域：
本發(fā)明涉及半導體技術領域，更具體地，涉及用于半導體再生長的方法。
背景技術：
金屬氧化物半導體(MOS)晶體管的速度與MOS晶體管的驅(qū)動電流密切相關，驅(qū)動電流還與電荷的遷移率緊密相關。例如，當NMOS晶體管的溝道區(qū)中電子遷移率高時，NMOS晶體管具有高驅(qū)動電流，而當PMOS晶體管的溝道區(qū)中空穴遷移率高時，PMOS晶體管具有高驅(qū)動電流。鍺是公知的半導體材料。鍺的電子遷移率和空穴遷移率大于硅的電子遷移率和空穴遷移率，硅是集成電路形成中最常用的半導體材料。因此，鍺是用于形成集成電路的極好材料。然而，在過去，由于硅的氧化物(氧化硅)較易用于MOS晶體管的柵極介電層，因而硅較受歡迎。通過熱氧化硅襯底能夠很方便地形成MOS晶體管的柵極介電層。另一方面，鍺的氧化物是溶于水的，因此不適于形成柵極介電層。然而，隨著高k電介質(zhì)材料在MOS晶體管的柵極介電層中的使用，由氧化硅提供的便利性不再是最大優(yōu)點，因此鍺被重新考慮用于MOS晶體管的形成。為改善硅鍺或者鍺薄膜的質(zhì)量開發(fā)出了半導體再生長技術。半導體再生長工藝之一包括在半導體襯底上均厚沉積位錯阻止掩模，并且在位錯阻止掩模中形成開口直到通過該開口暴露出半導體襯底。然后，實施再生長以在開口中形成再生長區(qū)。開口的再生長區(qū)由半導體材料(例如，鍺或者硅鍺)形成。盡管總的來說改善了均厚形成的薄膜(由與再生長區(qū)相同的材料形成)上方的再生長區(qū)的質(zhì)量，然而仍然觀察到諸如位錯的缺陷。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種方法，包括:對第一半導體區(qū)的表面實施處理，其中使用工藝氣體實施所述處理，所述工藝氣體包括:含氧氣體；和能夠蝕刻所述第一半導體區(qū)的蝕刻氣體；以及實施外延以在所述第一半導體區(qū)的所述表面上生長第二半導體區(qū)。在可選實施例中，所述含氧氣體從基本上由氧氣(O2)、臭氧(O3)以及它們的組合所組成的組中選擇。在可選實施例中，所述含氧氣體包括O2。在可選實施例中，所述蝕刻氣體包括CF4。在可選實施例中，所述第一半導體區(qū)是半導體襯底的部分，以及所述方法進一步包括蝕刻所述半導體襯底以形成凹槽，其中所述表面在所述凹槽中。在可選實施例中，所述方法進一步包括:在實施所述外延的步驟之前以及在實施所述處理之后，對所述第一半導體區(qū)的所述表面實施清潔。在可選實施例中，所述處理包括等離子體處理。根據(jù)本發(fā)明的另一個面，還提供了一種方法，包括:蝕刻半導體襯底以形成凹槽，其中，所述半導體襯底包括位于所述凹槽中的頂面；對所述頂面實施處理，其中使用工藝氣體實施所述處理，所述工藝氣體包括:含氧氣體；和能夠蝕刻所述半導體襯底的蝕刻氣體；在所述處理之后，對所述頂面實施清潔；以及在所述處理之后，實施外延以在所述凹槽中生長半導體區(qū)。在可選實施例中，所述方法進一步包括:形成從所述半導體襯底的頂面延伸入所述半導體襯底中的淺溝槽隔離(STI)區(qū)，其中在蝕刻所述半導體襯底的步驟期間，蝕刻所述半導體襯底位于所述STI區(qū)的相對側壁之間的部分以形成凹槽；以及在實施所述外延的步驟之后，對所述STI區(qū)開槽。在可選實施例中，所述方法進一步包括:在蝕刻所述半導體襯底的步驟之前，在所述半導體襯底上方形成柵極堆疊件；以及在所述柵極堆疊件的相對側上形成間隔件，其中使用所述間隔件作為蝕刻掩模實施所述蝕刻的步驟，并且其中所述半導體區(qū)形成所述晶體管的源極和漏極應激源區(qū)。在可選實施例中，所述含氧氣體包括氧氣02，并且所述蝕刻氣體包括CF4。在可選實施例中，使用包括稀釋的HF溶液實施所述清潔。在可選實施例中，O2的流速與CF4和O2的總流速的流速比大于大約1%。在可選實施例中，所述處理包括等離子體處理。根據(jù)本發(fā)明的又一個方面，還提供了一種方法，包括:形成從硅襯底的頂面延伸入所述硅襯底中的淺溝槽隔離(STI)區(qū)；蝕刻所述硅襯底位于所述STI區(qū)的相對側壁之間的部分以形成凹槽，其中所述硅襯底包括位于所述凹槽中的頂面；對所述頂面實施處理，其中使用包括CF4和O2的工藝氣體來實施所述處理；在所述處理之后，對所述硅襯底的所述頂面實施清潔；以及實施外延以在所述凹槽中生長含鍺半導體區(qū)，其中所述含鍺半導體區(qū)自所述凹槽中的所述頂面生長。在可選實施例中，O2的流速與CF4和O2的總流速的流速比大于大約1%。在可選實施例中，所述處理包括等離子體處理。在可選實施例中，在所述處理期間，所述硅襯底被加熱到在大約150°C和大約300°C之間的溫度。在可選實施例中，所述方法進一步包括形成鰭式場效應晶體管(FinFET),包括:在所述外延之后，對所述STI區(qū)開槽，其中位于被開槽的STI區(qū)上方的含鍺半導體區(qū)的頂部形成鰭狀件；在所述鰭狀件的側壁和頂部上形成柵極介電層；以及在所述柵極介電層上方形成柵電極。
在可選實施例中，使用稀釋的HF溶液實施所述清潔。


為更完整地理解實施例及其優(yōu)點，現(xiàn)將結合附圖所進行的以下描述作為參考，其中:圖1至圖5是根據(jù)一些示例性實施例的制造半導體鰭狀件和鰭式場效應晶體管(FinFET)的中間階段的剖視圖；以及圖6至圖8是根據(jù)一些示例性實施例的制造平面晶體管的中間階段的剖視圖。具體實施例下面詳細討論本發(fā)明實施例的制造和使用。然而，應當理解所述實施例提供了可在各種具體環(huán)境中實現(xiàn)的可應用的發(fā)明概念。所述的具體實施例是示例性的，并不用于限制本發(fā)明的范圍。根據(jù)各種示例性實施例提供了再生長半導體區(qū)的方法。示出了根據(jù)一些實施例的實施再生長的中間階段。討論了實施例的變化。貫穿各個視圖和示例性實施例，相似的標號用于指示相似元件。參照圖1，提供了襯底20。襯底20可以為半導體襯底,并可進一步是娃襯底。諸如淺溝槽隔離區(qū)(STI) 22的隔離區(qū)形成在襯底20中。可通過對半導體襯底20開槽來形成開口，然后用介電材料填充開口來形成STI區(qū)22。然后實施化學機械拋光(CMP)來去除介電材料的過量部分，剩下的部分便是STI區(qū)22。STI區(qū)22包括兩個相鄰區(qū)，它們具有相對的側壁。兩個相鄰區(qū)可以是間隔開的區(qū)域，或者可以是連續(xù)區(qū)域的部分，連續(xù)區(qū)域的部分在一些實施例中可形成STI環(huán)。襯底20的部分20’位于兩個相鄰的STI區(qū)22之間，并且與兩個相鄰的STI區(qū)22鄰接。襯底部分20’的寬度W可以很小。在一些示例性實施例中，寬度W小于大約50nm。應當理解，整個說明書中詳述的尺寸僅是示例性的，并且可被改變成不同的值。參照圖2，至少襯底部分20’的上部被去除，從而形成凹槽24。在一些實施例中，凹槽24的底部高于STI區(qū)22的底面。在可選的實施例中，凹槽24的底部(如虛線所示)可基本上與STI區(qū)22的底部齊平或者低于STI區(qū)22的底部。參照圖3，實施表面處理以處理襯底20的暴露表面20A，其中，表面20A在凹槽24內(nèi)?？梢栽谀軌蚓哂姓婵窄h(huán)境的腔室(未示出)中實施表面處理。處理的工藝氣體包括可同時使用的含氧氣體和蝕刻氣體。蝕刻氣體具有蝕刻襯底20的功能。在一些實施例中，含氧氣體包括氧氣(O2)、臭氧(O3)或者它們的組合。蝕刻氣體可包括含氟氣體，例如，CF4。在可選的實施例中，蝕刻氣體包括含氯氣體，例如，HCI。在處理期間，流速比，即含氧氣體的流速與含氧氣體和蝕刻氣體的總流速的比值，可大于大約0.01。流速比還可在大約0.01和大約0.9999之間，大約I %和大約99%之間，或者在大約0.99和大約0.995之間。含氧氣體和蝕刻氣體的總壓力在大約I毫托(mTorr)和大約750托(Torr)之間。在一些示例性實施例中，所述處理包括等離子體處理，其中相應的射頻(RF)功率可以在大約1，100瓦(Watt)和大約1，500瓦(Watt)之間。在處理期間，襯底20可被加熱至在大約150°和大約300°C之間的溫度。處理可以持續(xù)在大約10秒和大約30分鐘之間的時間。
由于處理，改善了襯底20的表面20A。減少了形成在表面20A上的小凹陷和島狀物，其中小凹陷和島狀物是襯底20的凹陷部分和突出部分，這由于對襯底20開槽造成的。因此表面20A是較光滑的。由于具有較光滑的表面20A，因此后續(xù)的再生長半導體區(qū)26 (未在圖3中示出，請參照圖4)具有較好的質(zhì)量。在表面處理之后，可對襯底20 (包括表面20A)實施清潔。清潔可用于去除形成在表面20A上的自生氧化物(如果有)。在一些實施例中，使用稀釋的HF溶液實施清潔。接著，參照圖4，在凹槽24中通過外延生長半導體區(qū)26。在一些實施例中，半導體區(qū)26包括鍺，可在一些示例性實施例中包括硅鍺。硅鍺可以表示為SihGex，其中X是鍺的原子百分比，并且可以在大于O以及等于或者小于I的范圍內(nèi)。在一些實施例中，半導體區(qū)26包括高純鍺(X等于I)。在可選的實施例中，半導體區(qū)16可包括其他半導體材料，例如，娃碳；高純娃；II1-V 復合半導體材料(例如，GaN、AlAs、GaN、InN、AlN、InxGa(1_x)N、AlxGa(1_x)N、AlxIn(1_x)N、AlxInyGa(1_x_y)N)以及它們的組合,其中x和y中每個可大于O小于I。在一些實施例中，半導體區(qū)26包括具有不同組成的下部26A和上部26B。例如，下部26A和上部26B可具有不同的鍺百分比，其中上部26B可具有比下部26A高的鍺百分比。這種結構可被用于形成P型鰭式場效應晶體管(FinFET)?？蛇x地，上部26B可具有比下部26A低的鍺百分比。這種結構可被用于形成η型FinFET。半導體區(qū)26可生長到高于STI區(qū)22的頂面的高度?？蓪嵤┗瘜W機械拋光(CMP)以將STI區(qū)22和半導體區(qū)26的頂面齊平。在可選的實施例中，半導體區(qū)26的生長到半導體區(qū)26的頂面與STI區(qū)22的頂面齊平或者低于STI區(qū)22的頂面時停止。在這些實施例中，不實施CMP。在后續(xù)工藝中，形成FinFET 34。形成工藝可包括對STI區(qū)22開槽，使得最后得到的STI區(qū)22的頂面22k低于半導體區(qū)26的頂面。半導體區(qū)26的高于頂面22k的部分形成半導體鰭狀件36。接著，柵極介電層38形成在半導體鰭狀件36的側壁和頂面上。柵電極40形成在柵極介電層38上。還形成源極和漏極區(qū)(未示出)。圖6至圖8示出了根據(jù)可選實施例的形成平面金屬氧化物半導體(MOS)晶體管的中間階段的剖視圖。除非有其他說明，在這些實施例中，部件的材料和形成方法基本上與相似部件(圖1至圖5所示的實施例中用相似標號指示的)的材料和形成方法相同。因此，圖6至圖8所示的相似部件的細節(jié)可在對圖1至圖5中所示的實施例進行的討論中找到。參照圖6，柵極堆疊件50形成在襯底20上方。柵極堆疊件50包括柵極介電層52，柵極介電層52可包括氧化硅或者具有k值高于3.9的高k介電材料。柵電極54可包括多晶硅、金屬、金屬硅化物和/或類似物。柵極間隔件56形成在柵極堆疊件50的側壁上。通過蝕刻襯底20在襯底20中形成凹槽58。開槽可包括各向同性蝕刻和/或各向異性蝕刻，其中柵極間隔件56充當蝕刻掩模。在蝕刻之后，暴露襯底20的表面20A，其中表面20A位于凹槽58中。接著，如圖7中所示，實施處理以處理表面20A。處理的細節(jié)可基本與圖3中的處理步驟相同。例如，可使用含氧氣體和蝕刻氣體實施處理。在處理后，可實施清潔(例如使用稀釋的HF溶液)，以便襯底20的暴露表面20A上的自生氧化物(如果有)可去除。接著，如圖8所示，通過外延在凹槽58中生長半導體區(qū)60。半導體區(qū)60可為硅區(qū)域(沒有加入鍺和/或碳)、硅鍺區(qū)域，硅碳區(qū)域等等，然而也可形成其他半導體材料。半導體區(qū)60可充當用于將壓縮應力或者拉伸應力施加給相應MOS晶體管的溝道的應激源。半導體區(qū)60還可充當MOS晶體管的源極和漏極區(qū)。接著，實施硅化以在半導體區(qū)60上方形成硅化物區(qū)62。在實施例中，通過在生長半導體區(qū)之前處理半導體材料的表面，使得半導體材料的被處理過的表面較光滑，因而明顯改善了生長的半導體區(qū)的質(zhì)量。根據(jù)實施例，對第一半導體區(qū)的表面實施處理，其中使用包括含氧氣體和用于蝕刻半導體材料的蝕刻氣體的工藝氣體實施處理。實施外延以在第一半導體區(qū)的表面上生長第二半導體區(qū)。根據(jù)其他實施例，一種方法包括蝕刻半導體襯底以形成凹槽。因此,半導體襯底包括在凹槽中的頂面。對頂面實施處理，其中使用包括含氧氣體和能夠蝕刻半導體襯底的蝕刻氣體實施所述處理。在處理后，對頂面實施清潔。在處理后，實施外延以在凹槽中生長半導體區(qū)。根據(jù)又一些其他實施例，一種方法包括形成從娃襯底的頂面延伸入娃襯底中的STI區(qū)，并且蝕刻位于STI區(qū)的相對的側壁之間的硅襯底的部分以形成凹槽。硅襯底包括在凹槽中的頂面。所述方法進一步包括對頂面實施處理，其中使用包括CF4和02的工藝氣體實施所述處理。在處理后，對硅襯底的頂面實施清潔。然后，實施外延以在凹槽中生長含鍺半導體區(qū)。含鍺半導體區(qū)自凹槽中的頂面生長。盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應該理解，可以在不背離所附權利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本發(fā)明所采用的相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍應該包括在所附權利要求的范圍內(nèi)。此外，每項權利要求構成單獨的實施例，并且多個權利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
權利要求
1.一種方法，包括: 對第一半導體區(qū)的表面實施處理，其中使用工藝氣體實施所述處理，所述工藝氣體包括: 含氧氣體；和 能夠蝕刻所述第一半導體區(qū)的蝕刻氣體；以及 實施外延以在所述第一半導體區(qū)的所述表面上生長第二半導體區(qū)。
2.如權利要求1所述的方法，其中，所述含氧氣體從基本上由氧氣(O2)、臭氧(O3)以及它們的組合所組成的組中選擇。
3.一種方法，包括: 蝕刻半導體襯底以形成凹槽，其中，所述半導體襯底包括位于所述凹槽中的頂面； 對所述頂面實施處理，其中使用工藝氣體實施所述處理，所述工藝氣體包括: 含氧氣體；和 能夠蝕刻所述半導體襯底的蝕刻氣體； 在所述處理之后，對所述頂面實施清潔；以及 在所述處理之后，實施外延以在所述凹槽中生長半導體區(qū)。
4.如權利要求3所述的方法，進一步包括: 形成從所述半導體襯底的頂面延伸入所述半導體襯底中的淺溝槽隔離(STI)區(qū)，其中在蝕刻所述半導體襯底的步驟期間，蝕刻所述半導體襯底位于所述STI區(qū)的相對側壁之間的部分以形成凹槽；以及 在實施所述外延的步驟之后，對所述STI區(qū)開槽。
5.如權利要求3所述的方法，進一步包括: 在蝕刻所述半導體襯底的步驟之前，在所述半導體襯底上方形成柵極堆疊件；以及在所述柵極堆疊件的相對側上形成間隔件，其中使用所述間隔件作為蝕刻掩模實施所述蝕刻的步驟，并且其中所述半導體區(qū)形成所述晶體管的源極和漏極應激源區(qū)。
6.一種方法，包括: 形成從硅襯底的頂面延伸入所述硅襯底中的淺溝槽隔離(STI)區(qū)； 蝕刻所述硅襯底位于所述STI區(qū)的相對側壁之間的部分以形成凹槽，其中所述硅襯底包括位于所述凹槽中的頂面； 對所述頂面實施處理，其中使用包括CF4和O2的工藝氣體來實施所述處理； 在所述處理之后，對所述硅襯底的所述頂面實施清潔；以及 實施外延以在所述凹槽中生長含鍺半導體區(qū)，其中所述含鍺半導體區(qū)自所述凹槽中的所述頂面生長。
7.如權利要求6所述的方法，其中，O2的流速與CF4和O2的總流速的流速比大于大約1%。
8.如權利要求6所述的方法，其中，所述處理包括等離子體處理。
9.如權利要求6所述的方法，其中，在所述處理期間，所述硅襯底被加熱到在大約150°C和大約300°C之間的溫度。
10.如權利要求6所述的方法,進一步包括形成鰭式場效應晶體管(FinFET),包括: 在所述外延之后，對所述STI區(qū)開槽，其中位于被開槽的STI區(qū)上方的含鍺半導體區(qū)的頂部形成鰭狀件； 在所述鰭狀件的側壁和頂部上形成柵極介電層；以及 在所述柵極介電層上方形成柵電`極。
全文摘要
對第一半導體區(qū)的表面實施處理，其中使用包括含氧氣體和用于蝕刻半導體材料的蝕刻氣體的工藝氣體實施該處理。實施外延以在第一半導體區(qū)的表面上生長第二半導體區(qū)。本發(fā)明還公開了用于半導體再生長的方法。
文檔編號H01L21/336GK103187306SQ20121054609
公開日2013年7月3日 申請日期2012年12月14日 優(yōu)先權日2011年12月28日
發(fā)明者萬政典, 林佑儒, 李宜靜, 吳政憲, 柯志欣, 萬幸仁 申請人:臺灣積體電路制造股份有限公司