柵極堆迭結構及包含其的金屬氧化物半導體元件及柵極堆迭結構的制造方法
【專利摘要】本發(fā)明提供一種柵極堆迭結構及包含其的金屬氧化物半導體元件以及其制作方法。上述晶體管的柵極堆迭結構,包含一基板;一半導體層,設置于該基板上;一柵極介電層,設置于該半導體層上,其中該柵極介電層包含交錯堆迭的氧化鑭(La2O3)及氧化鉿(HfO2)所構成的復合氧化物層;以及一柵極電極層,設置于該柵極介電層上。
【專利說明】柵極堆迭結構及包含其的金屬氧化物半導體元件及柵極堆迭結構的制造方法
【技術領域】
[0001]本發(fā)明關于一種柵極堆迭結構,特別是關于一種具有由氧化鉿及氧化鑭所組成的介電層的柵極堆迭結構。
【背景技術】
[0002]柵極介電層的效能和穩(wěn)定度一直都是互補式金屬氧化物半導體的工藝中需要考量的重要因素,尤其是利用所謂的高介電常數(shù)介電材料(介電常數(shù)大于3.9,例如氧化硅),以得到比傳統(tǒng)氧化娃層更薄的等效氧化物厚度(equivalent oxide thickness,EOT)。隨著集成電路對于單位電容量的需求提升,具有更高介電系數(shù)的介電材料的研發(fā)未曾間斷。然而,在高介電常數(shù)介電材料與下層半導體材料之間會出現(xiàn)不樂見的擴散作用而影響載子的漂移率,因此在已知制作柵極介電層的技術中,除了利用一高介電常數(shù)介電材料之外,仍會再形成一硅氧化物層于高介電常數(shù)介電材料與下層半導體材料之間,以避免擴散作用的產(chǎn)生。
[0003]一方面,為保持較高的介電常數(shù),上述已知的制作方法無法同時降低柵極介電層的等效氧化層厚度(EOT)。另一方面,若上述硅氧化物層的厚度不足,則仍會產(chǎn)生高介電常數(shù)介電材料與下層半導體材料之間的擴散作用,而造成半導體元件的電性失效。因此,亟需一種改良的柵極結構及其制造方法,以解決上述已知技術所造成的缺失。
【發(fā)明內(nèi)容】
[0004]本發(fā)明提供一種使用高介電常數(shù)介電材料做為柵極介電層的柵極堆迭結構及其制造方法,用以解決已知技術的缺失以及達到較佳的效能。
[0005]本發(fā)明的一目的在于提供一種柵極堆迭結構。上述柵極堆迭結構包含一基板;一半導體層,設置于基板上;一柵極介電層,設置于半導體層上,其中柵極介電層包含由氧化鑭(La2O3)及氧化鉿(HfO2)所組成的復合氧化物層;以及一柵極電極層,設置于柵極介電層上。
[0006]本發(fā)明的另一目的在于提供一種柵極堆迭結構的制造方法。上述柵極堆迭結構的制造方法,包含提供一半導體層,其具有一第一表面及一第二表面;形成數(shù)個氧化鉿層及數(shù)個氧化鑭層于半導體層的第一表面上;快速退火法諸氧化鉿層及諸氧化鑭層,以形成一復合氧化物層的柵極介電層;形成一柵極電極層于柵極介電層上;形成一歐姆接觸層,其與半導體層的第二表面接觸;以及形成一背金屬層,其與歐姆接觸層接觸,但不與半導體層接觸。
【專利附圖】
【附圖說明】
[0007]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂,所附圖式的詳細說明如下:[0008]圖1根據(jù)本發(fā)明的一實施例所繪示的柵極堆迭結構100剖面圖;
[0009]圖2A至圖2G根據(jù)本發(fā)明的一實施例所繪示的制作柵極堆迭結構的剖面圖;
[0010]圖3A根據(jù)本發(fā)明的一實施例的柵極介電層的柵極電壓對電容值的折線圖,其中橫軸為柵極電壓(V),縱軸為電容值(mF/cm2);
[0011]圖3B根據(jù)本發(fā)明的一實施例的柵極介電層的柵極電壓對電容值的折線圖,其中橫軸為柵極電壓(V),縱軸為電容值(mF/cm2);
[0012]圖4A根據(jù)本發(fā)明的一實施例的柵極堆迭結構的SEM影像(左圖)及元素分布圖(右圖),其中比例尺為2nm;以及
[0013]圖4B根據(jù)本發(fā)明的一實施例的柵極堆迭結構的SEM影像(左圖)及元素分布圖(右圖),其中比例尺為5nm。
[0014]主要元件符號說明:
[0015]100、200:柵極堆迭結構140、230:柵極電極層
[0016]110:基板211:第一表面
[0017]112、250:背金屬層212:第二表面
[0018]114、240:歐姆接觸層220a、220b:氧化物層
[0019]120、210:半導體層222a、22`4b:氧化鉿層
[0020]130、220:柵極介電層`224a、222b:氧化鑭層
【具體實施方式】
[0021]在下文中會列舉本發(fā)明的較佳實施例以說明本發(fā)明的柵極堆迭結構及其制造方法,但非用以限制本發(fā)明。在圖式或描述中,相似或相同的部分使用相同的符號或編號。并且本發(fā)明的應用非局限于下文中的實施例,已知技藝者當可據(jù)以應用于相關領域。
[0022]本發(fā)明提供一種使用高介電常數(shù)介電材料做為柵極介電層的柵極堆迭結構及其制造方法,其中柵極介電層包含氧化鑭(La2O3)及氧化鉿(HfO2)所組成的復合氧化物層。
[0023]表1列舉已知氧化物的介電系數(shù)與能間隙(energy bandgap,Eg(eV))值。由于氧化鋁(Al2O3)有不錯的能間隙與較二氧化硅高的介電系數(shù),故氧化鋁材料多應用于第II1-V族半導體元件中。氧化鉿(HfO2)的介電系數(shù)則有25,且擁有的能間隙可達5.7eV;而氧化鑭(La2O3)擁有更高達30的介電系數(shù),而其能間隙為4.3eV。
[0024]表1
[0025]
【權利要求】
1.一種晶體管的柵極堆迭結構,包含: 一基板; 一半導體層,設置于該基板上; 一柵極介電層,設置于該半導體層上,其中該柵極介電層包含由氧化鑭(La2O3)及氧化鉿(HfO2)所組成的復合氧化物層;以及一柵極電極層,設置于該柵極介電層上。
2.如權利要求1所述的柵極堆迭結構,其中該半導體層為第II1-V族半導體。
3.如權利要求1所述的柵極堆迭結構,其中該半導體層的材料包含砷化銦鎵(InGaAs)、砷化銦(InAs)、砷化銦鋁(InAlAs)、磷化銦(InP)、砷化鎵(GaAs)、銻化銦(InSb)、銻化銦鎵(InGaSb)、氮化鎵(GaN)或砷化鋁鎵(AlGaAs)。
4.如權利要求1所述的柵極堆迭結構,其中該柵極介電層的介電常數(shù)為大于27。
5.如權利要求1所述的柵極堆迭結構,其中該柵極介電層的厚度為約4納米至約15納米。
6.如權利要求1所述的柵極堆迭結構,其中該柵極介電層的厚度為約6納米至約12納米。
7.如權利要求1所述的柵極堆迭結構,其中該柵極電極層的材料選自由下列材料所組成的群組:鎳(Ni)、金(Au)、鈦(Ti)、鉬(Pt)、銅(Cu)、鋁(Al)、氮化鉭(TaN)及其組合。
8.一種晶體管的柵極堆迭結構的制造方法,包含下列步驟: 提供一半導體層,其具有一第一表面及一第二表面; 形成數(shù)個氧化鉿層及數(shù)個氧化鑭層于該半導體層的該第一表面上; 快速退火該些氧化鉿層及該些氧化鑭層,以形成一復合氧化物層的柵極介電層; 形成一柵極電極層于該柵極介電層上; 形成一歐姆接觸層,其與該半導體層的該第二表面接觸;以及 形成一背金屬層,其與該歐姆接觸層接觸,但不與該半導體層接觸。
9.如權利要求8所述的制造方法,其中該數(shù)個氧化鉿層及數(shù)個氧化鑭層交錯堆迭形成于該半導體層的該第一表面上。
10.如權利要求8所述的制造方法,其中該些氧化鉿層的厚度為0.5納米至2納米。
11.如權利要求8所述的制造方法,其中該些氧化鉿層的厚度為0.8納米至1.5納米。
12.如權利要求8所述的制造方法,其中該些氧化鑭層的厚度為0.5納米至2納米。
13.如權利要求8所述的制造方法,其中該些氧化鑭層的厚度為0.8納米至1.5納米。
【文檔編號】H01L21/28GK103855195SQ201210543673
【公開日】2014年6月11日 申請日期:2012年12月13日 優(yōu)先權日:2012年12月3日
【發(fā)明者】林岳欽, 張翼, 莊庭維 申請人:財團法人交大思源基金會