可變電阻存儲器件及其制造方法相關(guān)申請的交叉引用本申請要求2012年3月23日提交的申請?zhí)枮?0-2012-0030023的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。技術(shù)領(lǐng)域本發(fā)明的示例性實施例涉及一種可變電阻存儲器件及其制造方法，更具體而言，涉及一種包括可變電阻層的可變電阻存儲器件及其制造方法，所述可變電阻層能夠通過空位或離子的遷移或者物質(zhì)的相變而改變電阻。

背景技術(shù)：
可變電阻存儲器件是指基于根據(jù)外部激勵而改變電阻并在兩種不同的電阻狀態(tài)之間實施轉(zhuǎn)換的這種特性來儲存數(shù)據(jù)的器件?？勺冸娮璐鎯ζ骷ㄗ枳冸S機存取存儲器（ReRAM）、相變RAM（PCRAM）以及自旋轉(zhuǎn)移力矩RAM（STTRAM）。由于結(jié)構(gòu)簡單以及各種特性良好（諸如非易失性等），已經(jīng)對可變電阻存儲器件進行研究。此外，為了改善可變電阻存儲器件的集成度，已經(jīng)提出了所謂的交叉點單元陣列結(jié)構(gòu)。交叉點單元陣列結(jié)構(gòu)是指這樣的結(jié)構(gòu)，即所述結(jié)構(gòu)包括設(shè)置在沿一個方向延伸的多個位線和沿與所述位線相交叉的另一個方向延伸的多個字線之間的交叉點處的存儲器單元。然而，為了形成交叉點單元陣列結(jié)構(gòu)，應(yīng)當(dāng)重復(fù)多個掩模工藝以將位線和字線圖案化到最小的臨界尺寸。另外，應(yīng)當(dāng)分開執(zhí)行用于單元區(qū)和外圍區(qū)的工藝。因此，制造工藝可能復(fù)雜，制造成本可能增加。

技術(shù)實現(xiàn)要素：
本發(fā)明的實施例針對一種包括形成在多層中的字線以改善存儲器單元的集成度的可變電阻存儲器件及其制造方法，所述可變電阻存儲器件可以減少掩模工藝的次數(shù)并且使得整個工藝容易和簡單。根據(jù)本發(fā)明的一個實施例，一種可變電阻存儲器件包括：有源區(qū)，所述有源區(qū)在半導(dǎo)體襯底中由隔離層限定；半導(dǎo)體襯底中的溝槽，所述溝槽沿與有源區(qū)相交叉的方向延伸；結(jié)區(qū)，所述結(jié)區(qū)形成在位于溝槽兩側(cè)的有源區(qū)中；以及可變電阻圖案，所述可變電阻圖案插入在字線與結(jié)區(qū)之間。根據(jù)本發(fā)明的另一個實施例，一種制造可變電阻存儲器件的方法包括以下步驟：在半導(dǎo)體襯底中形成隔離層以限定有源區(qū)；在半導(dǎo)體襯底中限定沿與有源區(qū)相交叉的方向延伸的溝槽；在溝槽中順序地形成可變電阻圖案和字線；以及在位于溝槽兩側(cè)的有源區(qū)中形成結(jié)區(qū)。一種非易失性存儲器件包括：限定有源區(qū)的隔離層；以及多個層疊的字線，每個字線與可變電阻層附接以儲存數(shù)據(jù)，其中，隔離層和多個層疊的字線位于襯底中的溝槽內(nèi)，并且多個層疊的字線與有源區(qū)相交叉。根據(jù)本發(fā)明的實施例，可以減少掩模工藝的次數(shù)，因而，整個工藝可以變得更加容易和簡單。此外，由于字線形成在多層中，所以可以改善存儲器單元的集成度。附圖說明圖1是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件的單元區(qū)的布局的平面圖。圖2A至圖2K是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件及其制造方法的截面圖。圖3A至圖3C是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件中的接觸插塞形成方法的截面圖。具體實施方式下面將參照附圖更詳細地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為局限于本發(fā)明所列的實施例。確切地說，提供這些實施例使得本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在說明書中，相同的附圖標記在本發(fā)明的不同附圖與實施例中表示相似的部分。附圖并非按比例繪制，在某些情況下，為了清楚地示出實施例的特征可能對比例做夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。圖1是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件的單元區(qū)的布局的平面圖。圖2A至圖2K是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件及其制造方法的截面圖。具體地，圖2K是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件的截面圖。圖2A至圖2J是說明制造圖2K的可變電阻存儲器件的方法的工藝的截面圖。各個圖2A至圖2K的單元區(qū)C示出沿著圖1的線C-C’截取的截面。參見圖2A，當(dāng)在具有單元區(qū)C和外圍電路區(qū)P的半導(dǎo)體襯底100上形成掩模圖案（未示出）以暴露出要形成隔離層105的區(qū)域之后，通過利用掩模圖案作為刻蝕掩模來部分地刻蝕半導(dǎo)體襯底100而限定第一溝槽T1。半導(dǎo)體襯底100可以是P型硅襯底。然后，通過經(jīng)由SOD（旋涂電介質(zhì)）、HARP（高高寬比工藝）以及HDP（高密度等離子體）中的至少任何一種工藝將電介質(zhì)物質(zhì)填充在溝槽T1中來形成隔離層105。此時，可以執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝。此工藝的結(jié)果，限定了具有長軸和短軸的像島形的有源區(qū)100A?？梢匝叵鄬τ诘谝环较颍ㄒ妶D1）的傾斜方向布置有源區(qū)100A，以便增加集成度。參見圖2B，當(dāng)在有源區(qū)100A和隔離層105上形成第一硬掩模圖案110以暴露出隨后要形成第一字線和第二字線的區(qū)域之后，通過利用第一硬掩模圖案110作為刻蝕掩模來部分地刻蝕有源區(qū)100A和隔離層105而限定第二溝槽T2。由初次溝槽和二次溝槽構(gòu)成的、每個都具有像燈泡形狀的第二溝槽T2通過以下步驟來限定：經(jīng)由將有源區(qū)100A和隔離層105各向異性地刻蝕到預(yù)定的深度來形成初次溝槽，在初次溝槽的側(cè)壁上形成犧牲層（未示出），然后經(jīng)由執(zhí)行各向同性刻蝕工藝而在初次溝槽的下端部形成球形的二次溝槽?？梢詫⒌诙喜跿2限定得足夠深以允許層疊至少兩層字線，所述至少兩層字線可以具有等于或大于的深度。具體地，由于第二溝槽T2被限定成像燈泡形狀，所以可以將隨后形成的第一結(jié)區(qū)之間的干擾最小化。第二溝槽T2可以沿與單元區(qū)C的有源區(qū)100A相交叉的第一方向（見圖1）延伸?？梢詫⒍鄠€第二溝槽T2布置成彼此平行。接著，當(dāng)在執(zhí)行自由基氧化工藝以防止出現(xiàn)電荷被捕獲到第二溝槽T2的表面的現(xiàn)象之后，形成第一電介質(zhì)層115以填充在第二溝槽T2中?？梢酝ㄟ^將LP-TEOS（低壓正硅酸乙酯）沉積在第二溝槽T2的內(nèi)壁上然后經(jīng)由SOD（旋涂電介質(zhì)）將電介質(zhì)物質(zhì)填充在第二溝槽T2中來形成第一電介質(zhì)層115。參見圖2C，經(jīng)由濕法和/或干法清潔工藝來部分地去除所述第一電介質(zhì)層115。在完成此工藝之后保留在第二溝槽T2的下部中的第一電介質(zhì)層115將被稱作第一電介質(zhì)層圖案115A。由于第一電介質(zhì)層圖案115A的存在，可以防止第一結(jié)區(qū)之間的干擾。第一電介質(zhì)層圖案115A可以具有至的高度。接著，在包括第二溝槽T2的第一硬掩模圖案110上形成第一可變電阻層120。第一可變電阻層120可以包括氮氧化物層，所述氮氧化物層的電阻根據(jù)施加的電壓或電流而改變，以在至少兩種不同的電阻狀態(tài)之間轉(zhuǎn)換。例如，可以通過將氮化物層沉積到至并且部分地或完全地氧化所述氮化物層來形成第一可變電阻層120。通過經(jīng)由自由基氧化來執(zhí)行氧化工藝，可以一致地形成具有良好特性的氮氧化物層，并且通過控制氧化的程度，可以改變可變電阻存儲器件的特性。具體地，剩余的氮化物層可以用作抑制在可變電阻存儲器件的操作中在未選中的存儲器單元中發(fā)生的干擾現(xiàn)象的隧穿阻擋層。然而，本發(fā)明不局限于此，第一可變電阻層120可以包括電阻通過氧空位或離子的遷移或者物質(zhì)的相變而改變的其它物質(zhì)。例如，第一可變電阻層120可以由二元氧化物形成，所述二元氧化物包括過渡金屬氧化物（TMO）、基于鈣鈦礦的物質(zhì)、或基于硫族化合物的物質(zhì)。過渡金屬氧化物（TMO）可以包括氧化鈦（TiO2或Ti5O7）、氧化鉿（HfO2）、氧化鋯（ZrO2）、氧化鋁（Al2O3）、氧化鉭（Ta2O5）、氧化鈮（Nb2O5）、氧化鈷（Co3O4）、氧化鎳（NiO）、氧化鎢（WO3）以及氧化鑭（La2O3）。基于鈣鈦礦的物質(zhì)可以包括PCMO（Pr1-xCaxMnO3）、STO（SrTiO3）以及BTO（BaTiO3）。基于硫族化合物的物質(zhì)可以包括GST（GeSbTe），所述GST（GeSbTe）包括以預(yù)定比例混合的鍺、銻以及碲。參見圖2D，在第一可變電阻層120上形成用于第一字線的導(dǎo)電層（未示出）。可以通過將諸如氮化鈦（TiN）、氮化鉭（TaN）或氮化鎢（WN）的阻擋金屬層沉積到大約至然后沉積鎢（W）以填充第二溝槽T2來形成用于第一字線的導(dǎo)電層。然后，在執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝直到暴露出第一硬掩模圖案110的上表面之后，通過額外地回刻蝕第一可變電阻層120和用于第一字線的導(dǎo)電層來形成第一字線125。此工藝的結(jié)果，可以部分地去除第一硬掩模圖案110。第一可變電阻層120的剩余部分將被稱作第一可變電阻圖案120A。第一字線125可以沿第一方向（見圖1）延伸并且可以具有至的高度。參見圖2E，在形成有第一可變電阻圖案120A和第一字線125的第二溝槽T2的內(nèi)壁上形成第一鈍化層130。第一鈍化層130防止第一字線125的氧化。可以通過將氮化物層沉積到大約至來形成第一鈍化層130。此后，在第一鈍化層130上形成第二電介質(zhì)層135?？梢酝ㄟ^將諸如LP-TEOS的基于氧化物的物質(zhì)沉積到大約至并經(jīng)由SOD（旋涂電介質(zhì)）將電介質(zhì)物質(zhì)填充在第二溝槽T2中來形成第二電介質(zhì)層135。此時，可以執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝。據(jù)此，可以部分地去除第一硬掩模圖案110。參見圖2F，經(jīng)由濕法和/或干法清潔工藝來部分地去除第一鈍化層130和第二電介質(zhì)層135。此工藝的結(jié)果，保留在第二溝槽T2中的第一鈍化層130和第二電介質(zhì)層135將分別被稱作第一鈍化層圖案130A和第二電介質(zhì)層圖案135A。第二電介質(zhì)層圖案135A可以具有大約至的高度。接著，在包括第二溝槽T2的第一硬掩模圖案110上形成第二可變電阻層（未示出）。第二可變電阻層可以包括以與第一可變電阻層120相同的方式具有可變電阻特性的氮氧化物層。例如，可以通過將氮化物層沉積到至并部分地或完全地氧化所述氮化物層來形成第二可變電阻層?？梢酝ㄟ^經(jīng)由自由基氧化來執(zhí)行氧化工藝而一致地形成具有良好特性的氮氧化物層。可以通過控制氧化的程度來改變可變電阻存儲器件的特性。然而，本發(fā)明不局限于此，第二可變電阻層可以包括二元氧化物，所述二元氧化物包括電阻通過氧空位或離子的遷移而改變的過渡金屬氧化物（TMO）、電阻通過相變而改變的基于鈣鈦礦的物質(zhì)或基于硫族化合物的物質(zhì)。此后，在第二可變電阻層上形成用于第二字線的導(dǎo)電層（未示出）?？梢酝ㄟ^將諸如氮化鈦（TiN）、氮化鉭（TaN）或氮化鎢（WN）的阻擋金屬層沉積到大約至然后沉積鎢（W）以填充第二溝槽T2來形成用于第二字線的導(dǎo)電層。然后，當(dāng)在執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝直到暴露出第一硬掩模圖案110的上表面之后，通過額外地回刻蝕第二可變電阻層和用于第二字線的導(dǎo)電層來形成第二字線145。此工藝的結(jié)果，可以部分地去除第一硬掩模圖案110。第二可變電阻層的剩余部分將被稱作第二可變電阻圖案140。第二字線145可以沿第一方向（見圖1）延伸。第二字線145可以采用與第一字線125相同的方式具有至的高度。參見圖2G，在去除第一硬掩模圖案110的工藝之后，在位于第二溝槽T2兩側(cè)的有源區(qū)100A中形成第一結(jié)區(qū)150?？梢酝ㄟ^經(jīng)由離子注入工藝來摻入N型雜質(zhì)而形成第一結(jié)區(qū)150。具體地，可以將第一結(jié)區(qū)150形成到足夠?qū)⑵珘菏┘拥降谝豢勺冸娮鑸D案120A和第二可變電阻圖案140的深度?？梢詫⒌谝唤Y(jié)區(qū)150形成得比第二溝槽T2淺。接著，在單元區(qū)C的半導(dǎo)體襯底100上形成第二鈍化層155。第二鈍化層155在隨后的工藝中保護單元區(qū)C?？梢酝ㄟ^沉積氮化物層來形成第二鈍化層155。參見圖2H，在外圍電路區(qū)P的半導(dǎo)體襯底100上順序地形成柵電介質(zhì)層以及第一導(dǎo)電層和第二導(dǎo)電層（未示出）。第一導(dǎo)電層可以由導(dǎo)電物質(zhì)、例如摻雜多晶硅形成。第二導(dǎo)電層可以由阻擋金屬和諸如鎢（W）的金屬形成。然后，在形成第二硬掩模圖案170（將形成在第二導(dǎo)電層上的外圍電路柵電極的區(qū)域覆蓋）的工藝之后，通過基于用作刻蝕掩模的第二硬掩模圖案170來刻蝕柵電介質(zhì)層以及第一導(dǎo)電層和第二導(dǎo)電層而形成柵電介質(zhì)層圖案（未示出）、第一導(dǎo)電層圖案160以及第二導(dǎo)電層圖案165。此工藝的結(jié)果，形成由第一導(dǎo)電圖案160和第二導(dǎo)電圖案165構(gòu)成的外圍電路柵電極。參見圖2I，在位于外圍電路柵電極兩側(cè)的有源區(qū)100A中形成第二結(jié)區(qū)175?？梢酝ㄟ^經(jīng)由離子注入工藝來摻入N型雜質(zhì)而形成第二結(jié)區(qū)175。此后，在半導(dǎo)體襯底100的整個區(qū)域之上形成第一層間電介質(zhì)層180?？梢酝ㄟ^將基于氧化物的物質(zhì)沉積到大的厚度然后執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝直到暴露出第二硬掩模圖案170的上表面來形成第一層間電介質(zhì)層180。參見圖2J，在通過選擇性地刻蝕第一層間電介質(zhì)層180和第二鈍化層155來限定暴露出第一結(jié)區(qū)150和第二結(jié)區(qū)175的第二接觸孔H2的工藝之后，在第二接觸孔H2中形成第二接觸插塞195?？梢酝ㄟ^沉積諸如摻雜多晶硅、金屬或金屬氮化物的導(dǎo)電物質(zhì)以填充第二接觸孔H2然后執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝直到暴露出第一層間電介質(zhì)層180的上表面來形成第二接觸插塞195。參見圖2K，在形成有第二接觸插塞195的所得結(jié)構(gòu)上形成第二層間電介質(zhì)層200。可以通過沉積基于氧化物的物質(zhì)或基于氮化物的物質(zhì)來形成第二層間電介質(zhì)層200。接著，形成位線205，所述位線205與第二接觸插塞195連接，并沿與第一字線125和第二字線145相交叉的方向即第二方向（見圖1）延伸。位線205可以通過以下步驟來形成：經(jīng)由選擇性地刻蝕第二層間電介質(zhì)層200來提供用于形成位線205的空間，然后將諸如摻雜多晶硅、金屬或金屬氮化物的導(dǎo)電物質(zhì)填充在空間中。圖3A至圖3C是說明根據(jù)本發(fā)明的實施例的可變電阻存儲器件中的接觸插塞形成方法的截面圖。圖3A至圖3C中的每個示出分別沿著圖1的線A-A’和B-B’截取的截面。參見圖3A，通過選擇性地刻蝕第一層間電介質(zhì)層180、第二鈍化層155、第二字線145、第二可變電阻圖案140、第二電介質(zhì)層圖案135A以及第一鈍化層圖案130A來限定第一接觸孔H1以暴露出第一字線125的一部分。然后，在第一接觸孔H1的側(cè)壁上形成間隔件層185。間隔件層185防止第二字線145和第一接觸插塞彼此連接。可以通過將氮化物層沉積到大約至來形成間隔件層185。參見圖3B，通過選擇性地刻蝕第一層間電介質(zhì)層180和第二鈍化層155，限定第二接觸孔H2以暴露出第二字線145的一部分。第二接觸孔H2可以限定在第一結(jié)區(qū)150和第二結(jié)區(qū)175上（見圖2J）。參見圖3C，形成填充第一接觸孔H1的第一接觸插塞190和填充第二接觸孔H2的第二接觸插塞195?？梢酝ㄟ^沉積諸如摻雜多晶硅、金屬或金屬氮化物的導(dǎo)電物質(zhì)以填充第一接觸孔H1和第二接觸孔H2并執(zhí)行諸如化學(xué)機械拋光（CMP）的平坦化工藝直到暴露出第一層間電介質(zhì)層180的上表面來形成第一接觸插塞190和第二接觸插塞195。具體地，可以通過以鋸齒形方式（即沿第二方向（見圖1）交替地設(shè)置）來布置與第一字線125連接的第一接觸插塞190和與第二字線145連接的第二接觸插塞195而充分地保證工藝余量。可以根據(jù)集成度來有效地形成外圍電路。通過如上所述的制造方法，可以制造出如圖1和圖2K所示的根據(jù)本發(fā)明的實施例的可變電阻存儲器件。參見圖1和圖2K，根據(jù)本發(fā)明的實施例的可變電阻存儲器件可以包括：半導(dǎo)體襯底100，所述半導(dǎo)體襯底100具有由隔離層105限定的有源區(qū)100A；第二溝槽T2，所述第二溝槽T2在半導(dǎo)體襯底100上沿第一方向延伸，同時與有源區(qū)100A相交叉；第一電介質(zhì)層圖案115A和第二電介質(zhì)層圖案135A以及第一字線125和第二字線145，它們在第二溝槽T2中交替地層疊；第一結(jié)區(qū)150，所述第一結(jié)區(qū)150形成在位于第二溝槽T2兩側(cè)的有源區(qū)100A中；第一可變電阻圖案120A和第二可變電阻圖案140，所述第一可變電阻圖案120A和第二可變電阻圖案140插入在第一字線125和第二字線145與第一結(jié)區(qū)150之間；第一接觸插塞190，第一接觸插塞190與第一字線125連接；間隔件185，所述間隔件185插入在第一接觸插塞190和第二字線145之間；第二接觸插塞195，所述第二接觸插塞195與第一結(jié)區(qū)150和第二結(jié)區(qū)175以及第二字線145連接；以及位線205，所述位線205與第二接觸插塞195連接并沿第二方向延伸。第二溝槽T2可以具有能夠?qū)⒌谝唤Y(jié)區(qū)150之間的干擾現(xiàn)象最小化的像燈泡的形狀。形成在第二溝槽T2的下端部的球形部分可以用第一電介質(zhì)層圖案115A來填充。盡管在本實施例中字線層疊了兩層，但是本發(fā)明不局限于此。可以將字線形成為單層或可以經(jīng)由將第二溝槽T2限定地更深而層疊至少三層。第一可變電阻圖案120A和第二可變電阻圖案140可以包括電阻通過空位或離子的遷移或通過相變而改變的物質(zhì)。第一可變電阻圖案120A和第二可變電阻圖案140可以包括選自氮氧化物層、二元氧化物中的至少任何一種，所述氮氧化物層具有根據(jù)施加的電壓或電流而在兩種不同的電阻狀態(tài)之間改變的電阻，所述二元氧化物包括過渡金屬氧化物（TMO）、基于鈣鈦礦的物質(zhì)、以及基于硫族化合物的物質(zhì)。此外，第一可變電阻圖案120A和第二可變電阻圖案140可以覆蓋第一字線125和第二字線145的側(cè)面和底部?？梢詫⒌谝唤Y(jié)區(qū)150形成得比第二溝槽T2的深度淺?？梢匝嘏c第一字線125和第二字線145相交叉的方向（第二方向）交替地布置第一接觸插塞190和第二接觸插塞195。存儲器單元MC通過第一字線125和第二字線145、第一結(jié)區(qū)150、以及插入在第一字線125和第二字線145與第一結(jié)區(qū)150之間的第一可變電阻圖案120A和第二可變電阻圖案140來操作。在單元區(qū)C的每個有源區(qū)100A中形成四個存儲器單元MC。由于在4F×3F=12F2（F是臨界尺寸）的面積中形成四個存儲器單元MC使得每個存儲器單元MC占據(jù)3F2的面積，所以可以改善存儲器單元MC的集成度。從以上描述顯然的是，在根據(jù)本發(fā)明的實施例的可變電阻存儲器件及其制造方法中，經(jīng)由具有高技術(shù)成熟度的沉積和回刻蝕工藝來形成字線等?？梢酝瑫r執(zhí)行用于單元區(qū)和外圍區(qū)的工藝。因為可以減少掩模工藝的次數(shù)，所以整個工藝可以變得更容易和簡單。此外，由于字線形成在多層中，所以可以顯著地改善存儲器單元的集成度。盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。