N型mosfet及其制造方法
【專利摘要】本發(fā)明公開了一種N型MOSFET及其制造方法。N型MOSFET的制造方法包括：在半導(dǎo)體襯底中形成源/漏區(qū)；在半導(dǎo)體襯底上形成界面氧化物層；在界面氧化物層上形成高K柵介質(zhì)；在高K柵介質(zhì)上形成第一金屬柵層；通過共形摻雜在第一金屬柵層中注入摻雜劑；以及進(jìn)行退火以改變柵疊層的有效功函數(shù)，其中柵疊層包括第一金屬柵層、高K柵介質(zhì)和界面氧化物層。
【專利說明】N型MOSFET及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體地涉及包括金屬柵和高K柵介質(zhì)的N型MOSFET及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的特征尺寸不斷減小。MOSFET的尺寸縮小導(dǎo)致柵電流泄漏的嚴(yán)重問題。高K柵介質(zhì)的使用使得可以在保持等效氧化物厚度(EOT)不變的情形下增加?xùn)沤橘|(zhì)的物理厚度，因而可以降低柵隧穿漏電流。然而，傳統(tǒng)的多晶硅柵與高K柵介質(zhì)不兼容。金屬柵與高K柵介質(zhì)一起使用不僅可以避免多晶硅柵的耗盡效應(yīng)，減小柵電阻，還可以避免硼穿透，提高器件的可靠性。因此，金屬柵和高K柵介質(zhì)的組合在MOSFET中得到了廣泛的應(yīng)用。金屬柵和高K柵介質(zhì)的集成仍然面臨許多挑戰(zhàn)，如熱穩(wěn)定性問題、界面態(tài)問題。特別是由于費(fèi)米釘扎效應(yīng)，采用金屬柵和高K柵介質(zhì)的MOSFET難以獲得適當(dāng)?shù)偷拈撝惦妷骸?br> [0003]為了獲得合適的閾值電壓，N型MOSFET的有效功函數(shù)應(yīng)當(dāng)在Si的導(dǎo)帶底附近(4.1eV左右)。對于N型M0SFET，期望選擇合適的金屬柵和高K柵介質(zhì)的組合以實現(xiàn)所需的閾值電壓。然而，僅僅通過材料的選擇獲得如此低的有效功函數(shù)是困難的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種改進(jìn)的N型MOSFET及其方法，其中可以在制造過程調(diào)節(jié)N型MOSFET的有效功函數(shù)。
[0005]根據(jù)本發(fā)明的一方面，提供一種N型MOSFET的制造方法，所述方法包括:在半導(dǎo)體襯底中形成源/漏區(qū)；在半導(dǎo)體襯底上形成界面氧化物層；在界面氧化物層上形成高K柵介質(zhì)；在高K柵介質(zhì)上形成第一金屬柵層；通過共形摻雜在第一金屬柵層中注入摻雜劑；以及進(jìn)行退火以改變柵疊層的有效功函數(shù)，其中柵疊層包括第一金屬柵層、高K柵介質(zhì)和界面氧化物層。在優(yōu)選的實施例中，在N型MOSFET的金屬柵層注入用于減小有效功函數(shù)的摻雜劑。
[0006]根據(jù)本發(fā)明的另一方面，提供一種N型M0SFET，包括:位于半導(dǎo)體襯底中的源/漏區(qū)；位于半導(dǎo)體襯底上的界面氧化物層；位于界面氧化物層上的高K柵介質(zhì)；以及位于高K柵介質(zhì)上的第一金屬柵層，其中摻雜劑分布在高K柵介質(zhì)與第一金屬柵層之間的上界面和高K柵介質(zhì)與界面氧化物之間的下界面處，并且在高K柵介質(zhì)與界面氧化物之間的下界面處通過界面反應(yīng)產(chǎn)生電偶極子，從而改變柵疊層的有效功函數(shù)，其中柵疊層包括第一金屬柵層、高K柵介質(zhì)和界面氧化物層。
[0007]根據(jù)本發(fā)明，一方面，在高K柵介質(zhì)的上界面處聚積的摻雜劑改變了金屬柵的性質(zhì)，從而可以有利地調(diào)節(jié)N型MOSFET的有效功函數(shù)。另一方面，在高K柵介質(zhì)的下界面處聚積的摻雜劑通過界面反應(yīng)還形成合適極性的電偶極子，從而可以進(jìn)一步有利地調(diào)節(jié)N型MOSFET的有效功函數(shù)。該方法獲得的N型MOSFET的性能表現(xiàn)出良好的穩(wěn)定性和顯著的調(diào)節(jié)金屬柵的有效功函數(shù)的作用。
【專利附圖】

【附圖說明】
[0008]為了更好的理解本發(fā)明，將根據(jù)以下附圖對本發(fā)明進(jìn)行詳細(xì)描述:
[0009]圖1至11示意性地示出根據(jù)本發(fā)明的方法的一個實施例在制造N型MOSFET的各個階段的半導(dǎo)體結(jié)構(gòu)的截面圖。
【具體實施方式】
[0010]以下將參照附圖更詳細(xì)地描述本發(fā)明。在下文的描述中，無論是否顯示在不同實施例中，類似的部件采用相同或類似的附圖標(biāo)記表示。在各個附圖中，為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0011]在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實現(xiàn)本發(fā)明。除非在下文中特別指出，半導(dǎo)體器件中的各個部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成，或者可以采用將來開發(fā)的具有類似功能的材料。
[0012]在本申請中，術(shù)語“半導(dǎo)體結(jié)構(gòu)”指在經(jīng)歷制造半導(dǎo)體器件的各個步驟后形成的半導(dǎo)體襯底和在半導(dǎo)體襯底上已經(jīng)形成的所有層或區(qū)域。術(shù)語“源/漏區(qū)”指一個MOSFET的源區(qū)和漏區(qū)二者，并且采用相同的一個附圖標(biāo)記標(biāo)示。術(shù)語“負(fù)摻雜劑”是指用于N型MOSFET的可以減小有效功函數(shù)的摻雜劑。
[0013]根據(jù)本發(fā)明的一個實施例，參照圖1至11說明制造N型MOSFET的方法，其中示出該方法的各階段形成的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0014]在圖1中所示的半導(dǎo)體結(jié)構(gòu)已經(jīng)完成了一部分CMOS工藝。在半導(dǎo)體襯底101 (例如，Si襯底)中的一定深度位置形成N型MOSFET的P阱102。在圖1所示的示例中，將P阱102示出為矩形，但實際上P阱102可能沒有清晰的邊界，并且可能由半導(dǎo)體襯底101的一部分隔開。淺溝槽隔離103限定N型MOSFET的有源區(qū)。
[0015]然后，通過已知的沉積工藝，如電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、濺射等，在半導(dǎo)體結(jié)構(gòu)的表面上形成假柵極電介質(zhì)104 (例如，氧化硅或氮化硅)。在一個示例中，假柵極電介質(zhì)104為約0.8-1.5nm厚的氧化娃層。進(jìn)一步地,通過上述已知的沉積工藝，在假柵極電介質(zhì)104的表面上形成假柵導(dǎo)體105(例如，多晶硅或非晶硅層(α -Si))，如圖2所示。
[0016]然后，例如通過旋涂在假柵極電介質(zhì)104上形成光致抗蝕劑層PR1，并通過其中包括曝光和顯影的光刻工藝將光致抗蝕劑層PRl形成用于限定柵疊層的形狀(例如，條帶)的圖案。
[0017]采用光致抗蝕劑層PRl作為掩模，通過干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕刻、激光燒蝕，或者通過使用蝕刻劑溶液的濕法蝕刻，選擇性地去除假柵導(dǎo)體105的暴露部分，形成N型MOSFET的假柵導(dǎo)體105，如圖3所示。在圖3所示的示例中，N型MOSFET的假柵導(dǎo)體105是條帶圖案，但假柵導(dǎo)體105也可以是其他形狀。
[0018]然后，通過在溶劑中溶解或灰化去除光致抗蝕劑層PR1。采用假柵導(dǎo)體105作為硬掩模進(jìn)行離子注入以形成N型MOSFET的延伸區(qū)。在優(yōu)選的示例中，還可以進(jìn)一步進(jìn)行離子注入以形成N型MOSFET的暈圈區(qū)(halo)。
[0019]通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成氮化物層。在一個示例中，該氮化物層為厚度約5-30nm的氮化硅層。通過各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除氮化物層的橫向延伸的部分，使得氮化物層位于假柵導(dǎo)體105的側(cè)面上的垂直部分保留，從而形成柵極側(cè)墻106。結(jié)果，柵極側(cè)墻106圍繞假柵導(dǎo)體105。
[0020]采用假柵導(dǎo)體105及其柵極側(cè)墻106作為硬掩模，進(jìn)行離子注入以形成源/漏，從而形成N型MOSFET的源/漏區(qū)107，如圖4所示。在用于形成源/漏區(qū)的離子注入之后，可以在大約1000-1100°C的溫度下進(jìn)行快速退火(spike anneal),和/或激光退火(laseranneal)以激活摻雜離子。
[0021]然后，采用假柵導(dǎo)體105及其柵極側(cè)墻106作為硬掩模，選擇性地去除假柵極電介質(zhì)104的暴露部分，從而暴露N型MOSFET的P阱102的一部分表面，如圖5所示。結(jié)果，剩余部分的假柵極電介質(zhì)104位于假柵導(dǎo)體105下方。
[0022]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的第一絕緣層(例如，氮化硅)108，如圖6所示。第一絕緣層108覆蓋N型MOSFET的假柵導(dǎo)體105和P阱102。在一個示例中，第一絕緣層108是厚度約5-30nm的氮化硅層。
[0023]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成覆蓋的第二絕緣層(例如，氧化硅)109。第二絕緣層109覆蓋第一絕緣層108并且填充假柵導(dǎo)體105之間的開口。進(jìn)行化學(xué)機(jī)械拋光(CMP)以平整半導(dǎo)體結(jié)構(gòu)的表面。CMP去除第一絕緣層108和第二絕緣層109位于假柵導(dǎo)體105上方的部分，并且可以進(jìn)一步去除假柵導(dǎo)體105以及柵極側(cè)墻106的一部分。結(jié)果，半導(dǎo)體結(jié)構(gòu)不僅獲得平整的表面并且暴露假柵導(dǎo)體105，如圖7所示。第一絕緣層108和第二絕緣層109 —起作為層間介質(zhì)層。
[0024]然后，以第一絕緣層108、第二絕緣層109以及柵極側(cè)墻106作為硬掩模，通過干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕刻、激光燒蝕，或者通過其中使用蝕刻劑溶液的濕法蝕刻，選擇性地去除假柵導(dǎo)體105，并且進(jìn)一步去除假柵極電介質(zhì)104的位于假柵導(dǎo)體105的部分,如圖8所示。在一個示例中，假柵導(dǎo)體105由多晶娃組成,在該蝕刻中，通過其中使用合適的蝕刻劑(例如甲基氫氧化銨，縮寫為TMAH)溶液的濕法蝕刻去除。該蝕刻形成暴露N型MOSFET的P阱102的頂部表面和側(cè)壁的柵極開口。
[0025]然后，通過化學(xué)氧化或附加的熱氧化，在N型MOSFET的P阱102的暴露表面上形成界面氧化物層110 (例如，氧化硅)。在一個示例中，通過在約600-900°C的溫度下進(jìn)行20-120s的快速熱氧化形成界面氧化物層110。在另一個示例中，通過含臭氧(O3)的水溶液中進(jìn)行化學(xué)氧化形成界面氧化物層110。
[0026]優(yōu)選地，在形成界面氧化物層110之前，對N型MOSFET的P阱102的表面進(jìn)行清洗。該清洗包括首先進(jìn)行常規(guī)的清洗，然后浸入包括氫氟酸、異丙醇和水的混合溶液中，然后采用去離子水沖洗，最后甩干。在一個示例中，該混合溶液的成分為氫氟酸:異丙醇:水的體積比約為0.2-1.5%: 0.01-0.10%: 1，并且浸入時間約為1-10分鐘。該清洗可以獲得N型MOSFET的P阱102的潔凈的表面，抑制硅表面自然氧化物的生成和顆粒污染，從而有利于形成高質(zhì)量的界面氧化物層110。
[0027]然后，通過已知的沉積工藝，如ALD (原子層沉積)、CVD (化學(xué)氣相沉積)、MOCVD(金屬有機(jī)化學(xué)氣相沉積)、PVD(物理氣相沉積)、濺射等，在半導(dǎo)體結(jié)構(gòu)的表面上依次形成共形的高K柵介質(zhì)111和第一金屬柵層112，如圖9所示。
[0028]高K柵介質(zhì)111由介電常數(shù)大于SiO2的合適材料構(gòu)成，例如可以是選自Zr02、ZrON, ZrSiON, HfZrO, HfZrON, HfON, HfO2^HfAlO, HfAlON, HfSiO, HfSiON, HfLaO, HfLaON 及其任意組合的一種。第一金屬柵層112由可以用于形成金屬柵的合適材料構(gòu)成，例如可以是選自TiN、TaN、MoN、WN、TaC和TaCN的一種。在一個示例中，界面氧化物層110例如是厚度約為0.2-0.8nm的氧化硅層。高K柵介質(zhì)111例如是厚度約2_5nm的HfO2層，第一金屬柵層112例如是厚度約1-1Onm的TiN層。
[0029]優(yōu)選地，在形成高K柵介質(zhì)111和形成第一金屬柵層112之間還可以包括高K柵介質(zhì)沉積后退火(post deposition annealing),以改善高K柵介質(zhì)的質(zhì)量,這有利于隨后形成的第一金屬柵層112獲得均勻的厚度。在一個示例中，通過在500-1000°C的溫度進(jìn)行5-100s的快速熱退火作為沉積后退火。
[0030]然后,采用共形摻雜(conformal doping)在N型MOSFET的有源區(qū)的第一金屬柵層112中注入負(fù)摻雜劑，如圖10所示。用于金屬柵的負(fù)摻雜劑可以是選自P、As、Sb、La、Er、Dy、Gd、Sc、Yb、Er和Tb的一種?？刂齐x子注入的能量和劑量，使得注入的摻雜劑僅僅分布在第一金屬柵層112中，而沒有進(jìn)入高K柵介質(zhì)111，并且控制離子注入的能量和劑量，使得第一金屬柵層112具有合適的摻雜深度和濃度以獲得期望的閾值電壓。在一個示例中，離子注入的能量約為0.2KeV-30KeV，劑量約為lE13-lE15cnT2。
[0031]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成第二金屬柵層113。以第二絕緣層109作為停止層進(jìn)行化學(xué)機(jī)械拋光(CMP)，以去除高K柵介質(zhì)111、第一金屬柵層112、第二金屬柵層113位于柵極開口外的部分，而僅僅保留位于柵極開口內(nèi)的部分，如圖11所示。第二金屬柵層可以由與第一金屬柵層相同或不同的材料組成，例如可以是選自W、TiN、TaN、MoN、WN、TaC和TaCN的一種。在一個示例中，第二金屬柵層例如是厚度約2-30nm的W層。在圖中不出N型·MOSFET的柵疊層包括第二金屬柵層113、第一金屬柵層112、高K柵介質(zhì)111和界面氧化物層110。
[0032]在針對金屬柵的摻雜的步驟之后，例如在形成第二金屬柵層113之前或之后，在惰性氣氛(例如N2)或弱還原性氣氛(例如N2和H2的混合氣氛)中進(jìn)行退火。在一個示例中，在爐中進(jìn)行退火，退火溫度約為350°C -700°C，退火時間約為5-30分鐘。退火驅(qū)使注入的摻雜劑擴(kuò)散并聚積在高K柵介質(zhì)111的上界面和下界面處，并且進(jìn)一步在高K柵介質(zhì)111的下界面處通過界面反應(yīng)形成電偶極子。這里，高K柵介質(zhì)111的上界面是指其與上方的第一金屬柵層112之間的界面，高K柵介質(zhì)111的下界面是指其與下方的界面氧化物層110之間的界面。
[0033]該退火改變了摻雜劑的分布。一方面，在高K柵介質(zhì)111的上界面處聚積的摻雜劑改變了金屬柵的性質(zhì)，從而可以有利地調(diào)節(jié)N型MOSFET的有效功函數(shù)。另一方面，在高K柵介質(zhì)111的下界面處聚積的摻雜劑通過界面反應(yīng)還形成合適極性的電偶極子，從而可以進(jìn)一步有利地調(diào)節(jié)N型MOSFET的有效功函數(shù)。結(jié)果，N型MOSFET的柵疊層的有效功函數(shù)可以在4.1eV至4.5eV的范圍內(nèi)改變。
[0034]在上文中并未描述制造半導(dǎo)體器件的所有細(xì)節(jié)，例如源/漏接觸、附加的層間電介質(zhì)層和導(dǎo)電通道的形成。本領(lǐng)域的技術(shù)人員熟知形成上述部分的標(biāo)準(zhǔn)CMOS工藝以及如何應(yīng)用于上述實施例的半導(dǎo)體器件中，因此對此不再詳述。[0035]以上描述只是為了示例說明和描述本發(fā)明，而非意圖窮舉和限制本發(fā)明。因此，本發(fā)明不局限于所描述的實施例。對于本領(lǐng)域的技術(shù)人員明顯可知的變型或更改，均在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種N型MOSFET的制造方法，所述方法包括: 在半導(dǎo)體襯底中形成源/漏區(qū)； 在半導(dǎo)體襯底上形成界面氧化物層； 在界面氧化物層上形成高K柵介質(zhì)； 在高K柵介質(zhì)上形成第一金屬柵層； 通過共形摻雜在第一金屬柵層中注入摻雜劑；以及 進(jìn)行退火以改變柵疊層的有效功函數(shù)，其中柵疊層包括第一金屬柵層、高K柵介質(zhì)和界面氧化物層。
2.根據(jù)權(quán)利要求1所述的方法，其中在形成源/漏區(qū)的步驟包括: 在半導(dǎo)體襯底上形成假柵疊層，假柵疊層包括假柵導(dǎo)體和位于假柵導(dǎo)體和半導(dǎo)體襯底之間的假柵極電介質(zhì)； 形成圍繞假柵導(dǎo)體的柵極側(cè)墻；以及 以假柵導(dǎo)體和柵極側(cè)墻作為硬掩模，在半導(dǎo)體襯底中形成源/漏區(qū)。
3.根據(jù)權(quán)利要求2所述的方法，其中在形成源/漏區(qū)的步驟和形成界面氧化物層的步驟之間還包括: 去除假柵疊層以形成暴露·半導(dǎo)體襯底的表面的柵極開口。
4.根據(jù)權(quán)利要求3所述的方法，其中在第一金屬柵層中注入摻雜劑的步驟和進(jìn)行退火的步驟之間還包括: 在第一金屬柵層上形成第二金屬柵層以填充柵極開口 ；以及 去除高K柵介質(zhì)、第一金屬柵層和第二金屬柵層位于柵極開口外的部分。
5.根據(jù)權(quán)利要求1所述的方法，其中在形成高K柵介質(zhì)的步驟和形成第一金屬柵層的步驟之間還包括附加的退火以改善高K柵介質(zhì)的質(zhì)量。
6.根據(jù)權(quán)利要求1所述的方法，其中第一金屬柵層由選自TiN、TaN、MoN、WN、TaC、TaCN及其任意組合的一種構(gòu)成。
7.根據(jù)權(quán)利要求1所述的方法，其中第一金屬柵層的厚度約為2-10nm。
8.根據(jù)權(quán)利要求4所述的方法，其中第二金屬柵層由選自W、T1、TiAl、Al、Mo、Ta、TiN、TaN、WN及其任意組合的一種構(gòu)成。
9.根據(jù)權(quán)利要求1所述的方法，其中在第一金屬柵層中注入摻雜劑的步驟中，控制離子注入的能量和劑量使得摻雜劑僅僅分布在第一金屬柵層中。
10.根據(jù)權(quán)利要求9所述的方法，其中離子注入的能量約為0.2KeV-30KeV。
11.根據(jù)權(quán)利要求9所述的方法，其中離子注入的劑量約為lE13-lE15cnT2。
12.根據(jù)權(quán)利要求1所述的方法，其中在形成源/漏區(qū)的步驟之前還包括: 在半導(dǎo)體襯底中形成阱，其中阱的摻雜類型為P型，并且隨后形成的源/漏區(qū)位于阱中。
13.根據(jù)權(quán)利要求1所述的方法，其中在第一金屬柵層中注入的摻雜劑是可以減小有效功函數(shù)的摻雜劑。
14.根據(jù)權(quán)利要求14所述的方法，其中摻雜劑是選自P、As、Sb、La、Er、Dy、Gd、Sc、Yb、Er和Tb的一種。
15.根據(jù)權(quán)利要求1所述的方法，其中在惰性氣氛或弱還原性氣氛中執(zhí)行退火，退火溫度約為350°C _700°C，退火時間約為5-30分鐘。
16.一種 N 型 MOSFET，包括: 位于半導(dǎo)體襯底中的源/漏區(qū)； 位于半導(dǎo)體襯底上的界面氧化物層； 位于界面氧化物層上的高K柵介質(zhì)；以及 位于高K柵介質(zhì)上的第一金屬柵層， 其中摻雜劑分布在高K柵介質(zhì)與第一金屬柵層之間的上界面和高K柵介質(zhì)與界面氧化物之間的下界面處，并且在高K柵介質(zhì)與界面氧化物之間的下界面處通過界面反應(yīng)產(chǎn)生電偶極子，從而改變柵疊層的有效功函數(shù)，其中柵疊層包括第一金屬柵層、高K柵介質(zhì)和界面氧化物層。
17.根據(jù)權(quán)利要求16所述的N型M0SFET，還包括: 位于第一金屬柵層上的第二金屬柵層； 柵極側(cè)墻，使得界面氧化物層、高K柵介質(zhì)、第一金屬柵層和第二金屬柵層由柵極側(cè)墻圍繞。
18.根據(jù)權(quán)利要求16所述的N型M0SFET，還包括: 位于半導(dǎo)體襯底中的阱，其中阱的摻雜類型為P型，并且N型MOSFET的源/漏區(qū)位于阱中。
19.根據(jù)權(quán)利要求16所述的N 型M0SFET，其中摻雜劑是選自P、As、Sb、La、Er、Dy、Gd、Sc、Yb、Er 和 Tb 的一種。
20.根據(jù)權(quán)利要求16所述的N型M0SFET，其中柵疊層的有效功函數(shù)在4.1eV至4.5eV的范圍內(nèi)。
【文檔編號】H01L29/49GK103855008SQ201210505745
【公開日】2014年6月11日 申請日期:2012年11月30日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】朱慧瓏, 徐秋霞, 張嚴(yán)波, 楊紅 申請人:中國科學(xué)院微電子研究所