鰭結(jié)構(gòu)制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種鰭結(jié)構(gòu)制造方法。一示例方法可以包括：在襯底上形成初始鰭；在襯底上形成電介質(zhì)層，以覆蓋初始鰭；通過(guò)濺射，對(duì)電介質(zhì)層平坦化處理；進(jìn)一步電介質(zhì)層進(jìn)行回蝕，以露出初始鰭的一部分，該露出部分用作鰭。
【專(zhuān)利說(shuō)明】鰭結(jié)構(gòu)制造方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種鰭結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體工藝中，經(jīng)常用到平坦化工藝，例如化學(xué)機(jī)械拋光(CMP)，以獲得相對(duì)平坦的表面。然而，在通過(guò)CMP對(duì)材料層進(jìn)行平坦化的情況下，如果需要研磨掉相對(duì)較厚的部分，則難以控制CMP后材料層的表面平坦度，例如控制到幾個(gè)納米之內(nèi)。

【發(fā)明內(nèi)容】

[0003]本公開(kāi)的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法。
[0004]根據(jù)本公開(kāi)的一個(gè)方面，提供了一種制造鰭結(jié)構(gòu)的方法，包括:在襯底上形成初始鰭；在襯底上形成電介質(zhì)層，以覆蓋初始鰭；通過(guò)濺射，對(duì)電介質(zhì)層平坦化處理；進(jìn)一步電介質(zhì)層進(jìn)行回蝕，以露出初始鰭的一部分，該露出部分用作鰭。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0005]通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0006]圖1-13是示出了根據(jù)本公開(kāi)實(shí)施例的制造鰭結(jié)構(gòu)流程的示意圖；
[0007]圖14、15是示出了根據(jù)本公開(kāi)另一實(shí)施例的制造鰭結(jié)構(gòu)流程的部分步驟的示意圖。
【具體實(shí)施方式】
[0008]以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開(kāi)的概念。
[0009]在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0010]在本公開(kāi)的上下文中，當(dāng)將一層/元件稱(chēng)作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。
[0011]根據(jù)本公開(kāi)的示例,可以通過(guò)派射(sputtering),例如Ar或N等離子體派射,來(lái)對(duì)材料層進(jìn)行平坦化處理。通過(guò)這種濺射平坦化處理，而非常規(guī)的CMP平坦化處理，可以實(shí)現(xiàn)更加平坦的材料層表面。這種材料層可以包括半導(dǎo)體制造工藝中使用的多種材料層，例如，包括但不限于絕緣體材料層、半導(dǎo)體材料層和導(dǎo)電材料層。
[0012]在一個(gè)示例中，本公開(kāi)可以適用于鰭式場(chǎng)效應(yīng)晶體管(FinFET)。
[0013]通常，F(xiàn)inFET可以如下來(lái)制造。例如，可以在襯底上形成初始鰭。然后，在襯底上淀積一層電介質(zhì)層，以覆蓋初始鰭。對(duì)于該電介質(zhì)層，可以進(jìn)行平坦化處理，例如化學(xué)機(jī)械拋光(CMP)。接著，可以對(duì)電介質(zhì)層進(jìn)行回蝕，以形成隔離層，并因此露出初始鰭的一部分。初始鰭的露出部分隨后可以用作最終器件的鰭。然而，CMP處理通常難以將表面平坦度控制在幾個(gè)納米之內(nèi)，從而使得回蝕處理的開(kāi)始表面并非足夠平坦，并因此導(dǎo)致最終形成的鰭高度在晶片上存在變化。
[0014]根據(jù)本公開(kāi)的實(shí)施例，在淀積電介質(zhì)層之后，可以利用等離子體濺射，來(lái)對(duì)電介質(zhì)層進(jìn)行平坦化處理。這樣，可以不使用CMP或者相比于常規(guī)技術(shù)可以使用較少的CMP。因此，可以改善電介質(zhì)層回蝕處理的開(kāi)始表面的一致性。
[0015]本公開(kāi)可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0016]如圖1所示，提供襯底1000。該襯底1000可以是各種形式的襯底，例如但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說(shuō)明，以體Si襯底為例進(jìn)行描述。
[0017]可以對(duì)襯底1000進(jìn)行構(gòu)圖，以形成初始鰭。例如，這可以如下進(jìn)行。具體地，在襯底1000上按設(shè)計(jì)形成構(gòu)圖的光刻膠1002。通常，光刻膠1002被構(gòu)圖為一系列平行的等間距線條。然后，如圖2所示，以構(gòu)圖的光刻膠1002為掩模，刻蝕例如反應(yīng)離子刻蝕(RIE)襯底1000，從而形成初始鰭1004。之后，可以去除光刻膠1002。
[0018]這里需要指出的是，通過(guò)刻蝕所形成的(初始鰭之間的)溝槽的形狀不一定是圖2中所示的規(guī)則矩形形狀，可以是例如從上到下逐漸變小的錐臺(tái)形。另外，所形成的初始鰭的位置和數(shù)目不限于圖2所示的示例。
[0019]另外，初始鰭不限于通過(guò)直接對(duì)襯底進(jìn)行構(gòu)圖來(lái)形成。例如，可以在襯底上外延生長(zhǎng)另外的半導(dǎo)體層，對(duì)該另外的半導(dǎo)體層進(jìn)行構(gòu)圖來(lái)形成初始鰭。如果該另外的半導(dǎo)體層與襯底之間具有足夠的刻蝕選擇性，則在對(duì)初始鰭進(jìn)行構(gòu)圖時(shí)，可以使構(gòu)圖基本上停止于襯底，從而實(shí)現(xiàn)對(duì)初始鰭高度的較精確控制。
[0020]因此，在本公開(kāi)中，表述“在襯底上形成初始鰭”包括以任何適當(dāng)?shù)姆绞皆谝r底上形成鰭。
[0021 ] 在通過(guò)上述處理形成初始鰭之后，可以在襯底上形成隔離層。
[0022]具體地，如圖3所示，可以在襯底上例如通過(guò)淀積形成電介質(zhì)層1006，以覆蓋形成的初始鰭1004。例如，電介質(zhì)層1006可以包括氧化物(如氧化硅)。
[0023]然后，如圖4所示，可以對(duì)電介質(zhì)層1006進(jìn)行濺射，來(lái)對(duì)電介質(zhì)層1006進(jìn)行平坦化處理。例如，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對(duì)電介質(zhì)層1006的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來(lái)確定進(jìn)行等離子體濺射的時(shí)間，使得等離子體濺射能夠執(zhí)行一定的時(shí)間段以充分平滑電介質(zhì)層1006的表面。另一方面，在圖4所示的示例中，等離子體濺射可以在到達(dá)初始鰭1004的頂面之前結(jié)束，以避免對(duì)初始鰭1004造成過(guò)多的損傷。
[0024]盡管在圖4中示出了微觀上的起伏，但是事實(shí)上電介質(zhì)層1004的頂面具有充分的平坦度，其起伏可以控制在例如幾個(gè)納米之內(nèi)。
[0025]根據(jù)本公開(kāi)的另一實(shí)施例，還可以根據(jù)需要，對(duì)通過(guò)濺射平坦化后的電介質(zhì)層1006進(jìn)行少許CMP。
[0026]在電介質(zhì)層1006的表面通過(guò)等離子體濺射而變得充分平滑之后，如圖5所示，可以對(duì)電介質(zhì)層1006進(jìn)行回蝕(例如，RIE)，以露出初始鰭1004的一部分，該露出的部分隨后可以用作最終器件的鰭。剩余的電介質(zhì)層1006構(gòu)成隔離層。由于回蝕之前電介質(zhì)層1006的表面通過(guò)濺射而變得平滑，所以回蝕之后隔離層1006的表面在襯底上基本上保持一致。
[0027]為改善器件性能，根據(jù)本公開(kāi)的一示例，還可以如圖6中的箭頭所示，通過(guò)注入來(lái)形成穿通阻擋部(參見(jiàn)圖7所示的1008)。例如，對(duì)于η型器件而言，可以注入P型雜質(zhì)，如B、BF2或In ;對(duì)于P型器件,可以注入η型雜質(zhì)，如As或P。離子注入可以垂直于襯底表面。控制離子注入的參數(shù)，使得穿通阻擋部形成于初始鰭位于隔離層1006表面之下的部分中，并且具有期望的摻雜濃度。應(yīng)當(dāng)注意，由于初始鰭的形狀因子，一部分摻雜劑(離子或元素)可能從初始鰭的露出部分散射出去，從而有利于在深度方向上形成陡峭的摻雜分布?？梢赃M(jìn)行退火，以激活注入的雜質(zhì)。這種穿通阻擋部有助于減小源漏泄漏。
[0028]隨后，可以在隔離層1006上形成橫跨鰭的柵堆疊。例如，這可以如下進(jìn)行。具體地，如圖7 (圖7 (b)示出了沿圖7 (a)中BB'線的截面圖)所示，例如通過(guò)淀積，形成柵介質(zhì)層1010。例如，柵介質(zhì)層1010可以包括氧化物，厚度為約0.8-1.5nm。在圖7所示的示例中，僅示出了 “Π”形的柵介質(zhì)層1010。但是，柵介質(zhì)層1010也可以包括在隔離層1006的頂面上延伸的部分。
[0029]然后，例如通過(guò)淀積，形成柵導(dǎo)體層1012。例如，柵導(dǎo)體層1012可以包括多晶硅。柵導(dǎo)體層1012可以填充鰭之間的間隙，并可以進(jìn)行平坦化處理例如CMP。之后，對(duì)柵導(dǎo)體層1012進(jìn)行構(gòu)圖，以形成柵堆疊。在圖7的示例中，柵導(dǎo)體層1012被構(gòu)圖為與鰭相交的條形。根據(jù)另一實(shí)施例，還可以構(gòu)圖后的柵導(dǎo)體層1012為掩模，進(jìn)一步對(duì)柵介質(zhì)層1010進(jìn)行構(gòu)圖。
[0030]在形成構(gòu)圖的柵導(dǎo)體之后，例如可以柵導(dǎo)體為掩模，進(jìn)行暈圈(halo)注入和延伸區(qū)(extension)注入。
[0031]接下來(lái)，如圖8(圖8(b)示出了沿圖8(a)中BBi線的截面圖，圖8 (C)示出了沿圖8(a)中CC'線的截面圖)所示，可以在柵導(dǎo)體層1012的側(cè)壁上形成側(cè)墻1014。例如，可以通過(guò)淀積形成厚度約為5-20nm的氮化物(如氮化硅)，然后對(duì)氮化物進(jìn)行RIE，來(lái)形成側(cè)墻1014。本領(lǐng)域技術(shù)人員知道多種方式來(lái)形成這種側(cè)墻，在此不再贅述。在鰭之間的溝槽為從上到下逐漸變小的錐臺(tái)形時(shí)(由于刻蝕的特性，通常為這樣的情況)，側(cè)墻1014基本上不會(huì)形成于鰭的側(cè)壁上。
[0032]在形成側(cè)墻之后，可以柵導(dǎo)體及側(cè)墻為掩模，進(jìn)行源/漏(S/D)注入。隨后，可以通過(guò)退火，激活注入的離子，以形成源/漏區(qū)，得到FinFET。
[0033]在上述實(shí)施例中，在形成鰭之后，直接形成了柵堆疊。本公開(kāi)不限于此。例如，替代柵工藝同樣適用于本公開(kāi)。另外，還可以應(yīng)用應(yīng)變?cè)?漏技術(shù)。
[0034]根據(jù)本公開(kāi)的另一實(shí)施例，在圖7中形成的柵介質(zhì)層1010和柵導(dǎo)體層1012為犧牲柵介質(zhì)層和犧牲柵導(dǎo)體層。接下來(lái)，可以同樣按以上結(jié)合圖8描述的方法來(lái)形成側(cè)墻1014。[0035]然后，如圖9所示(圖9(b)示出了沿圖9(a)中BBi線的截面圖，圖9 (C)示出了沿圖9(a)中CC'線的截面圖)，首先選擇性去除(例如，RIE)暴露在外的犧牲柵介質(zhì)層1010。在犧牲柵介質(zhì)層1010和隔離層1006均包括氧化物的情況下，由于犧牲柵介質(zhì)層1010較薄，因此對(duì)犧牲柵介質(zhì)層1010的RIE基本上不會(huì)影響隔離層1006。在以上形成犧牲柵堆疊的過(guò)程中，以犧牲柵導(dǎo)體為掩模進(jìn)一步構(gòu)圖犧牲柵介質(zhì)層的情況下，不再需要該操作。
[0036]然后，可以選擇性去除(例如，RIE)由于犧牲柵介質(zhì)層1010的去除而露出的初始鰭1004的部分。對(duì)初始鰭1004該部分的刻蝕可以進(jìn)行至露出穿通阻擋部1008。由于犧牲柵堆疊(犧牲柵介質(zhì)層、犧牲柵導(dǎo)體和側(cè)墻)的存在，初始鰭1004可以留于犧牲柵堆疊下方。
[0037]接下來(lái)，如圖10所示(圖10(b)示出了沿圖10(a)中BB'線的截面圖，圖10(c)示出了沿圖10(a)中CC'線的截面圖)，例如可以通過(guò)外延，在露出的初始鰭部分上形成半導(dǎo)體層1016。隨后可以在該第三半導(dǎo)體層1016中形成源/漏區(qū)。根據(jù)本公開(kāi)的一實(shí)施例，可以在生長(zhǎng)半導(dǎo)體層1016的同時(shí)，對(duì)其進(jìn)行原位摻雜。例如，對(duì)于η型器件，可以進(jìn)行η型原位摻雜；而對(duì)于P型器件，可以進(jìn)行P型原位摻雜。另外，為了進(jìn)一步提升性能，半導(dǎo)體層1016可以包括不同于鰭1004的材料，以便能夠向鰭1004(其中將形成器件的溝道)施加應(yīng)力。例如，在鰭1004包括Si的情況下，對(duì)于η型器件，半導(dǎo)體層1016可以包括S1:C(C的原子百分比例如為約0.2-2%),以施加拉應(yīng)力；對(duì)于P型器件，半導(dǎo)體層1016可以包括SiGe (例如，Ge的原子百分比為約15_75% )，以施加壓應(yīng)力。
[0038]在犧牲柵導(dǎo)體層1012包括多晶硅的情況下，半導(dǎo)體層1016的生長(zhǎng)可能也會(huì)發(fā)生在犧牲柵導(dǎo)體層1012的頂面上。這在附圖中并未示出。
[0039]接下來(lái)，如圖11 (圖11(b)示出了沿圖11(a)中線的截面圖)所示，例如通過(guò)淀積，形成另一電介質(zhì)層1018。該電介質(zhì)層1018例如可以包括氧化物。隨后,對(duì)該電介質(zhì)層1018進(jìn)行平坦化處理例如CMP。該CMP可以停止于側(cè)墻1014，從而露出犧牲柵導(dǎo)體1012。
[0040]隨后，如圖12(圖12(b)示出了沿圖12(a)中線的截面圖，圖12 (C)示出了沿圖12(a)中CC'線的截面圖)所示，例如通過(guò)TMAH溶液，選擇性去除犧牲柵導(dǎo)體1012，從而在側(cè)墻1014內(nèi)側(cè)形成了空隙1020。根據(jù)另一示例，還可以進(jìn)一步去除犧牲柵介質(zhì)層1010。
[0041]然后，如圖13(圖13(b)示出了沿圖13(a)中BBi線的截面圖，圖13 (C)示出了沿圖13(a)中CC'線的截面圖)所示，通過(guò)在空隙1020中形成柵介質(zhì)層1022和柵導(dǎo)體層1024，形成最終的柵堆疊。柵介質(zhì)層1022可以包括高K柵介質(zhì)例如HfO2，厚度為約l_5nm。柵導(dǎo)體層1024可以包括金屬柵導(dǎo)體。優(yōu)選地，在柵介質(zhì)層1022和柵導(dǎo)體層1024之間還可以形成功函數(shù)調(diào)節(jié)層(未示出)。
[0042]根據(jù)本公開(kāi)的另一示例，如圖14所示，在襯底2000上形成初始鰭2004，并在襯底2000上形成電介質(zhì)層2006覆蓋初始鰭2004之后，可以通過(guò)濺射對(duì)電介質(zhì)層2006進(jìn)行平坦化處理。對(duì)此，例如可以參見(jiàn)以上結(jié)合圖1-4進(jìn)行的描述。在此，不同之處在于，進(jìn)行濺射，直至去除了初始鰭2004頂端的一部分，如圖15所示?？梢钥刂茷R射參數(shù)例如濺射功率和氣壓等直到濺射進(jìn)行到初始鰭2004頂端。為了去除濺射對(duì)初始鰭2004造成的損傷，在濺射之后,可以對(duì)初始鰭2004的頂端進(jìn)行退火或回蝕。[0043]之后的處理可以按以上結(jié)合圖5-13描述的方式進(jìn)行。
[0044]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0045]以上對(duì)本公開(kāi)的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開(kāi)的范圍。本公開(kāi)的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開(kāi)的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開(kāi)的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造鰭結(jié)構(gòu)的方法，包括: 在襯底上形成初始鰭； 在襯底上形成電介質(zhì)層，以覆蓋初始鰭； 通過(guò)濺射，對(duì)電介質(zhì)層平坦化處理； 進(jìn)一步電介質(zhì)層進(jìn)行回蝕，以露出初始鰭的一部分，該露出部分用作鰭。
2.根據(jù)權(quán)利要求1所述的方法，其中，在濺射之后且在進(jìn)一步回蝕之前，該方法還包括:進(jìn)行化學(xué)機(jī)械拋光處理。
3.根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行濺射，直到去除了初始鰭頂端的一部分。
4.根據(jù)權(quán)利要求3所述的方法，該方法還包括:對(duì)初始鰭的頂端進(jìn)行退火或回蝕，以去除等離子損傷。
5.根據(jù)權(quán)利要求1所述的方法，其中，在進(jìn)一步回蝕之后，該方法還包括:進(jìn)行離子注入，以在初始鰭位于進(jìn)一步回蝕后的電介質(zhì)層的表面下方的部分中形成穿通阻擋部。
6.根據(jù)權(quán)利要求5所述的方法，其中，在形成穿通阻擋部時(shí)，對(duì)于P型器件，進(jìn)行η型注入；而對(duì)于η型器件，進(jìn)行P型注入。
7.根據(jù)權(quán)利要求5所述的方法，其中，在進(jìn)形成穿通阻擋部之后，該方法還包括: 在電介質(zhì)層上形成橫跨鰭的犧牲柵堆疊； 以犧牲柵堆疊為掩模，選擇性刻蝕初始鰭，直至穿通阻擋部露出； 在初始鰭的露出部分上形成半導(dǎo)體層，用以形成源/漏區(qū)；以及 形成柵堆疊替代犧牲柵堆疊。
8.根據(jù)權(quán)利要求7所述的方法，其中，對(duì)于P型器件，半導(dǎo)體層帶壓應(yīng)力；而對(duì)于η型器件，半導(dǎo)體層帶拉應(yīng)力。
9.根據(jù)權(quán)利要求8所述的方法，其中，襯底包括Si，初始鰭通過(guò)對(duì)襯底進(jìn)行構(gòu)圖而形成，半導(dǎo)體層包括SiGe或S1: C。
10.根據(jù)權(quán)利要求7所述的方法，其中，在形成半導(dǎo)體層時(shí)，對(duì)半導(dǎo)體層進(jìn)行原位摻雜。
【文檔編號(hào)】H01L21/28GK103854981SQ201210505449
【公開(kāi)日】2014年6月11日 申請(qǐng)日期:2012年11月30日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】朱慧瓏, 許淼, 羅軍, 李春龍, 王桂磊 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所