鉗位二極管及其版圖結構和其制造方法
【專利摘要】本發(fā)明公開了一種鉗位二極管，包括：P型襯底上的N型阱區(qū)，N型阱區(qū)上部的P型高阻區(qū)，P型高阻區(qū)之間具有P型低阻區(qū)，P型高阻區(qū)的外側具有絕緣區(qū)，位于P型高阻區(qū)同側的兩個絕緣區(qū)之間具有N+摻雜區(qū)，與P型高阻區(qū)相鄰的絕緣區(qū)上具有多晶硅層，P型低阻區(qū)和N+摻雜區(qū)上具有金屬硅化物；P型高阻區(qū)和P型低阻區(qū)通過金屬硅化物引出構成鉗位二極管的陽極；N+摻雜區(qū)通過金屬硅化物引出構成鉗位二極管的陰極；多晶硅層與陽極引出端短接。本發(fā)明還提供了所述鉗位二極管的版圖結構和所述鉗位二極管的制造方法。本發(fā)明鉗位二極管能代替BGR電路在高精度電壓要求應用中的作用，同時能降低成電路制造成本，縮小集成芯片面積，有利于集成電路的小型化。
【專利說明】鉗位二極管及其版圖結構和其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，特別是涉及一種鉗位二極管。本發(fā)明還涉及一種所述鉗位二極管的版圖結構和一種所述鉗位二極管的制造方法
【背景技術】
[0002]鉗位二極管被廣泛的應用在集成電路中，起到鉗位電壓的作用，如ESD保護回路中的鉗位二極管等。通常這些電路對于鉗位電壓的精度要求不高，包括鉗位電壓的面內分布，現有應用于鉗位電路的鉗位二極管的時間依存性，溫度依存性，漏電等指標都沒有很高的要求，現有鉗位二極管通常是采用某種工藝寄生的集成制造，使用現有鉗位二極管不會增加工藝成本。在實際使用中，對于有高精度電壓要求的應用通常會采用BGR電路，但BGR電路使用的電子器件過多，造成集成電路制造成本高，并且造成集成芯片面積會增大，不利于集成電路的小型化。
【發(fā)明內容】
[0003]本發(fā)明要解決的技術問題是基于現有的制造工藝提供一種具有高精度電壓的鉗位二極管，使其電壓的面內分布、時間依存性、溫度依存性和漏電等指標滿足高精度電壓要求的應用，能代替BGR電路在高精度電壓要求應用中的作用，同時能降低成電路制造成本，縮小集成芯片面積，有利于集成電路的小型化。本發(fā)明還提供了所述鉗位二極管的版圖結構和所述鉗位二極管的制造方法。
[0004]為解決上述技術問題，本發(fā)明的鉗位二極管，包括:
[0005]P型襯底I上的N型阱區(qū)2，N型阱區(qū)2上部的P型高阻區(qū)4，P型高阻區(qū)4之間具有P型低阻區(qū)5，P型高阻區(qū)4的外側具有絕緣區(qū)3，位于P型高阻區(qū)4同側的兩個絕緣區(qū)3之間具有N+摻雜區(qū)8，與P型高阻區(qū)4相鄰的絕緣區(qū)3上具有多晶硅層7，P型低阻區(qū)5和N+摻雜區(qū)8上具有金屬娃化物6 ；
[0006]P型高阻區(qū)4和P型低阻區(qū)5通過金屬硅化物6引出構成鉗位二極管的陽極；
[0007]N+摻雜區(qū)8通過金屬硅化物6引出構成鉗位二極管的陰極；
[0008]多晶硅層7與陽極引出端短接。
[0009]一種所述鉗位二極管的版圖結構，其中:P型高阻區(qū)4和P型低阻區(qū)5構成的陽極，在版圖上是四個角具有45度倒角的長方形。
[0010]一種鉗位二極管的制造方法，包括:
[0011]步驟一:P型襯底I上注入N型雜質形成N型阱區(qū)2，制作絕緣區(qū)3(通常是淺溝槽絕緣區(qū)，STI)；
[0012]步驟二:生長多晶硅層7，經刻蝕，僅保留與后續(xù)制作的P型高阻區(qū)4相鄰離絕緣區(qū)3上方的多晶硅層；
[0013]步驟三:利用離子注入重摻雜的N型雜質，形成N+摻雜區(qū)8 ；
[0014]步驟四:利用離子注入輕摻雜的P型雜質和重摻雜的P型雜質，以分別形成P型高阻區(qū)4和P型低阻區(qū)5 ;
[0015]步驟五:在P型高阻區(qū)4上覆蓋氧化層，使該區(qū)域無法生成金屬硅化物6 ；
[0016]步驟六:生長金屬硅化物，刻蝕后只保留P型低阻區(qū)5和N+摻雜區(qū)8上的金屬硅化物6 ；
[0017]步驟七:將P型高阻區(qū)4和P型低阻區(qū)5通過金屬硅化物6引出構成鉗位二極管的陽極；
[0018]將N+摻雜區(qū)8通過金屬硅化物6引出構成鉗位二極管的陰極；
[0019]將多晶硅層7與陽極引出端短接。
[0020]本發(fā)明的鉗位二極管由P型高阻區(qū)4和P型低阻區(qū)5通過金屬硅化物6引出構成鉗位二極管的陽極，N+摻雜區(qū)8通過金屬硅化物6引出構成鉗位二極管陰極組成。其中N型的阱區(qū)使用邏輯工藝(即用于生產邏輯集成電路的半導體制造工藝)，高摻雜的P型低阻區(qū)5，使用邏輯工藝中的P型有源區(qū)，該區(qū)域上覆蓋有金屬硅化物6以降低其電阻；低摻雜的P型高阻區(qū)4由邏輯工藝中的P型輕摻雜注入(PLDD)形成，低摻雜的P型高阻區(qū)4上沒有金屬硅化物，以增加其電阻值。
[0021]普通邏輯工藝中寄生的二極管的反向擊穿通常發(fā)生在NP結的側面和底面，通常底面的擊穿會比較均勻，而NP結的側面擊穿受限于有源區(qū)(P型高阻區(qū)4和P型低阻區(qū)5組成)和絕緣區(qū)3交界處的形成條件，通常由于STI邊界在硅片面內形成不均勻，因此擊穿電壓在硅片面內不均勻。本發(fā)明通過器件結構的改良，能使得器件的反向擊穿只發(fā)生在NP結的底面。其原理是:組成陽極是高摻雜的P型低阻區(qū)5，其兩側是低摻雜的P型高阻區(qū)4。在NP結反向擊穿時，高摻雜的P型低阻區(qū)5與N型阱區(qū)2的反向擊穿會早于低摻雜的P型高阻區(qū)4與N型阱區(qū)2的反向擊穿，所以器件的反向擊穿取決于高摻雜的P型低阻區(qū)5與N型阱區(qū)3的反向擊穿，且主要是NP結的底面擊穿。而高摻雜的P型低阻區(qū)5并不與絕緣區(qū)3有交界處。不會受絕緣區(qū)3邊界質量問題的影響。絕緣區(qū)3上覆蓋的多晶硅層7和陽極短接，因此具有和陽極一致的電位，可改善絕緣區(qū)3下的電場分布，從而進一步降低NP結擊穿發(fā)生在NP結側面的可能，所以該器件的反向擊穿電壓在硅片面內的分布是均勻的，且偏差很小。
[0022]得益于本發(fā)明新的結構，其反向漏電特性得到很大的改善。通常的鉗位二極管其有源區(qū)上都覆蓋有金屬硅化物以降低其電阻，而在有源區(qū)和絕緣區(qū)交界處的有源區(qū)上的金屬硅化物通常就是漏電的主要來源，其本質上還是STI (淺溝槽絕緣技術)工藝在有源區(qū)和絕緣區(qū)形成不夠理想造成的。而金屬硅化物恰恰降低了有源區(qū)和絕緣區(qū)交界處的電阻，使其成為器件反向漏電的主要來源。新的器件結構在此處去處了金屬硅化物，同時通過P型輕摻雜注入(PLDD)使得有源區(qū)和絕緣區(qū)交界處的有源區(qū)電阻大大的增加，從而起到了減小器件反向漏電的作用。
[0023]做為一個高精度的鉗位二極管，需要保證整個器件在工作壽命范圍內都要滿足一定的規(guī)格。鉗位二極管工作在反向擊穿區(qū)域，會反復處于反向擊穿與恢復的兩種狀態(tài)的切換過程之中。所以該器件的可靠性也很重要。其中鉗位二極管的反向擊穿電壓隨累計反向擊穿時間的裂化以及鉗位二極管的反向擊穿電壓在不同的工作溫度下的裂化兩項指標是最需要解決的問題。這兩個問題直接影響該器件在工作時的反向擊穿電壓的精度。
[0024]本發(fā)明通過優(yōu)化器件的版圖設計緩解了鉗位二極管的反向擊穿電壓隨累計反向擊穿時間的裂化問題，使得該器件的反向擊穿電壓的裂化問題得到了改善，控制在器件的規(guī)格范圍之內。其原理是:當器件處在反向擊穿的工作狀態(tài)下，有部分電子會被NP結的四個頂角吸收。當該器件再次處于反向擊穿狀態(tài)時，先前被吸收的那些電子會影響該器件的反向擊穿電壓。通常的版圖設計，NP結的四個頂角會被設計成直角，這種形式的版圖會使更多的電子被NP結吸收。本發(fā)明的版圖結構通過將陽極P型有源區(qū)(P型高阻區(qū)4和P型低阻區(qū)5)在版圖上四個頂角倒角成45度，以較小尖端放電效應，被證明能改善該器件反向工作時擊穿電壓的裂化特性。絕緣區(qū)上覆蓋的多晶硅層，由于和陽極具有相同的電位，因此降低了硅表面的電場強度，從而減少了熱載流子隨電場的遷移產生的電子空穴對，絕緣區(qū)氧化膜俘獲的電子越少，該器件的擊穿電壓隨時間的變化也就會越穩(wěn)定。
[0025]任何一種形式的NP結都會有一定的溫度系數，即在不同地溫度下，器件的反向擊穿電壓會有漂移。有些結的溫度系數是正的，有些結的溫度系數是負的。通過適當地配對，可以使兩種溫度系數相反的NP結組合在一起，以達到消除溫度引起的器件的擊穿電壓的漂移。本發(fā)明的鉗位二極管溫度系數是正的，將其與適當得與普通N+/PW二極管配合使用，由于兩種器件的溫度系數相反，能相互抵消來減小整個組合電路的溫度系數。
【專利附圖】
【附圖說明】
[0026]下面結合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0027]圖1是本發(fā)明的鉗位二極管的結構示意圖。
[0028]圖2是本發(fā)明鉗位二極管版圖結構的結構示意圖。
[0029]圖3是本發(fā)明鉗位二極管反向擊穿電壓隨時間裂化改善的仿真效果圖。
[0030]附圖標記說明
[0031]I是P型襯底
[0032]2是N型阱區(qū)
[0033]3是絕緣區(qū)
[0034]4是P型高阻區(qū)
[0035]6是金屬硅化物
[0036]7是多晶硅層
[0037]8是N+摻雜區(qū)
【具體實施方式】
[0038]如圖1所示，本發(fā)明的鉗位二極管包括:
[0039]P型襯底I上的N型阱區(qū)2，N型阱區(qū)2上部的P型高阻區(qū)4，P型高阻區(qū)4之間具有P型低阻區(qū)5，P型高阻區(qū)4的外側具有絕緣區(qū)3，位于P型高阻區(qū)4同側的兩個絕緣區(qū)3之間具有N+摻雜區(qū)8，與P型高阻區(qū)4相鄰的絕緣區(qū)3上具有多晶硅層7，P型低阻區(qū)5和N+摻雜區(qū)8上具有金屬娃化物6 ；
[0040]P型高阻區(qū)4和P型低阻區(qū)5通過金屬硅化物6引出構成鉗位二極管的陽極；
[0041]N+摻雜區(qū)8通過金屬硅化物6引出構成鉗位二極管的陰極；
[0042]多晶硅層7與陽極引出端短接。
[0043]如圖2所示，所述鉗位二極管的版圖結構，其中:P型高阻區(qū)4和P型低阻區(qū)5構成的陽極，在版圖上是四個角具有45度倒角的長方形。
[0044]一種鉗位二極管的制造方法，包括:
[0045]步驟一:P型襯底I上注入N型雜質形成N型阱區(qū)2，制作絕緣區(qū)3(通常是淺溝槽絕緣區(qū)，STI)；
[0046]步驟二:生長多晶硅層7，經刻蝕，僅保留與后續(xù)制作的P型高阻區(qū)4相鄰離絕緣區(qū)3上方的多晶硅層；
[0047]步驟三:利用離子注入重摻雜的N型雜質，形成N+摻雜區(qū)8 ；
[0048]步驟四:利用離子注入輕摻雜的P型雜質和重摻雜的P型雜質，以分別形成P型高阻區(qū)4和P型低阻區(qū)5 ;
[0049]步驟五:在P型高阻區(qū)4上覆蓋氧化層，使該區(qū)域無法生成金屬硅化物6 ；
[0050]步驟六:生長金屬硅化物，刻蝕后只保留P型低阻區(qū)5和N+摻雜區(qū)8上的金屬硅化物6 ；
[0051]步驟七:將P型高阻區(qū)4和P型低阻區(qū)5通過金屬硅化物6引出構成鉗位二極管的陽極；
[0052]將N+摻雜區(qū)8通過金屬硅化物6引出構成鉗位二極管的陰極；
[0053]將多晶硅層7與陽極引出端短接。
[0054]以上通過【具體實施方式】和實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種鉗位二極管，其特征是，包括:p型襯底(I)上的N型阱區(qū)(2)，N型阱區(qū)(2)上部的P型高阻區(qū)(4)，P型高阻區(qū)(4)之間具有P型低阻區(qū)(5)，P型高阻區(qū)(4)的外側具有絕緣區(qū)(3)，位于P型高阻區(qū)(4)同側的兩個絕緣區(qū)(3)之間具有N+摻雜區(qū)(8)，與P型高阻區(qū)(4)相鄰的絕緣區(qū)(3)上具有多晶硅層(7)，P型低阻區(qū)(5)和N+摻雜區(qū)(8)上具有金屬娃化物(6)； P型高阻區(qū)(4)和P型低阻區(qū)(5)通過金屬硅化物(6)引出構成鉗位二極管的陽極； N+摻雜區(qū)(8)通過金屬硅化物(6)引出構成鉗位二極管的陰極； 多晶硅層(7)與陽極引出端短接。
2.如權利要求1所述鉗位二極管的版圖結構，其特征是:P型高阻區(qū)(4)和P型低阻區(qū)(5)構成的陽極，在版圖上是四個角具有45度倒角的長方形。
3.一種鉗位二極管的制造方法，其特征是，包括: 步驟一:P型襯底(I)上注入N型雜質形成N型阱區(qū)(2)，制作絕緣區(qū)(3)； 步驟二:生長多晶硅層(7)，經刻蝕，僅保留與后續(xù)制作的P型高阻區(qū)(4)相鄰離絕緣區(qū)(3)上方的多晶硅層； 步驟三:利用離子注入重摻雜的N型雜質，形成N+摻雜區(qū)(8)； 步驟四:利用離子注入輕摻雜的P型雜質和重摻雜的P型雜質，以分別形成P型高阻區(qū)(4)和P型低阻區(qū)(5)； 步驟五:在P型高阻區(qū)(4)上覆蓋氧化層，使該區(qū)域無法生成金屬硅化物(6)； 步驟六:生長金屬硅化物，刻蝕后只保留P型低阻區(qū)(5)和N+摻雜區(qū)(8)上的金屬硅化物(6)； 步驟七:將P型高阻區(qū)(4)和P型低阻區(qū)(5)通過金屬硅化物(6)引出構成鉗位二極管的陽極； 將N+摻雜區(qū)(8)通過金屬硅化物(6)引出構成鉗位二極管的陰極； 將多晶硅層(7 )與陽極引出端短接。
【文檔編號】H01L29/06GK103811560SQ201210441977
【公開日】2014年5月21日 申請日期:2012年11月7日 優(yōu)先權日:2012年11月7日
【發(fā)明者】仲志華, 祝奕琳 申請人:上海華虹宏力半導體制造有限公司