動態(tài)靜電放電鉗位電路的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體技術靜電防護領域，具體而言，涉及一種動態(tài)靜電放電鉗位電路。
【背景技術】
[0002]隨著半導體制造業(yè)工藝的快速發(fā)展，超薄柵氧化層和薄電介質(zhì)的器件增多，靜電放電(Electro-Static Discharge,ESD)逐漸成為芯片故障的主要因素。因此，對于亞微米及以下器件電路結構的模塊，芯片內(nèi)部ESD 二級保護電路是不可或缺的。
[0003]對于較大的模擬電路模塊，由于電源域間大量的緩沖晶體管具有分擔ESD電流的能力，相對于每一個晶體管而言所承受的ESD電流會降低，一般不會造成嚴重的損害。但是對于小電源模塊，自身沒有大量的晶體管來分散ESD電流，故很容易造成損害，這種模塊完全依賴內(nèi)部的ESD保護電路去吸收ESD電流，即使ESD的余留下的尾波都有可能對這個模塊中的微小模塊造成嚴重的損傷?，F(xiàn)有的內(nèi)部ESD保護電路由于時間參數(shù)不夠難以做到充分保護，增加ESD電流吸收時間參數(shù)將是很重要的改進。
[0004]在相關技術中，ESD保護電路鉗位在電源和地之間。它保護半導體芯片中的核心電路。ESD保護電路是用于驅(qū)動一個N溝道鉗位晶體管的柵極的動態(tài)電路。當其柵極被ESD事件期間驅(qū)動到高位時鉗位晶體管將電流從電源分流到地。分壓器產(chǎn)生驅(qū)動第一反相器的感應電壓。檢測電壓通常比第一反相器的開關閾值低得多。當ESD電壓到達尖峰時，檢測電壓上升，高于開關閾值，切換所述第一反相器的輸出。一串反相器被第一反相器驅(qū)動，而最后一個反相器驅(qū)動鉗位晶體管的柵極。當鉗位晶體管開啟時，一個延伸的η溝道晶體管驅(qū)動該最后一個反相器輸入到低位，從而延長放電時間。一個滯后P溝道晶體管驅(qū)動第一反相器的輸出為高電平，延遲鉗位晶體管的導通。從而增加觸發(fā)保護電路所需的電壓。
[0005]在目前的電接地的ESD鉗位電路中，通過R-C(電阻-電容)電路來檢測ESD事件，通過調(diào)大節(jié)R-C參數(shù)可以優(yōu)化導通時間參數(shù)，因此，如果要增加時間常數(shù)則需要增加電阻和電容的參數(shù)，從而增加了電路的面積,而且過大的電阻和電容參數(shù)也會導致電路工作上電時的電源到地的ESD鉗位電路產(chǎn)生大峰值的電流泄漏；另外,相關技術的ESD鉗位電路結構存在局限性，導致性能很難提高。

【發(fā)明內(nèi)容】

[0006]針對相關技術中的上述問題，本發(fā)明提供了一種動態(tài)ESD鉗位電路，以至少解決上述問題。
[0007]根據(jù)本發(fā)明，提供了一種動態(tài)靜電放電(ESD)鉗位電路，包括:一個VCC電壓電源8 ;—個VSS接地電源9 ;一個用于ESD檢測的柵極耦合晶體管3 ;連接在VCC電壓電源8和柵極耦合晶體管3的柵極之間的耦合電容器I ;連接在柵極耦合晶體管3和VSS接地電源9的柵極之間的一系列電阻2 ;鉗位晶體管7，為多叉指結構，連接在VCC電壓電源8和VSS接地電源9之間，用于在柵極電壓的控制下導通與VSS接地電源9之間的通路以泄放ESD電流；反相器4，連接在柵極耦合晶體管3的漏極和鉗位晶體管7的柵極之間，在ESD事件發(fā)生時，觸發(fā)鉗位晶體管7的柵極與漏極端子耦合；反饋晶體管5，連接在鉗位晶體管7的柵極與柵極耦合晶體管3的漏極之間，在VCC電壓電源8開啟時導通VCC電壓電源8到反相器4的輸入極之間的電路連接；連接在鉗位晶體管7的柵極和VSS接地電源9的柵極之間的電阻6。
[0008]通過本發(fā)明，采用比RC檢測電路更為簡單和敏感的柵極耦合晶體管來檢測ESD事件，通過柵極耦合可以均勻地導通電路，并且，能夠快速地響應，從而可以在超薄柵氧化層和薄電介質(zhì)應用的微型設備上實現(xiàn)更好的ESD保護。
【附圖說明】
[0009]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中:
[0010]圖1示出了根據(jù)本發(fā)明實施例的動態(tài)ESD鉗位電路的電路圖；
[0011]圖2示出了本發(fā)明實施例中電源上電時的動態(tài)VCC-TO-VSS ESD鉗位電路的波形圖；
[0012]圖3示出了相關技術中的動態(tài)VCC-TO-VSS ESD鉗位電路的電路圖；
[0013]圖4示出了 ESD事件期間圖1所示的電路、圖3所示的電路以及將圖3的電路中的電阻11的電阻值擴大8倍的電路的漏電模擬圖。
【具體實施方式】
[0014]下文中將參考附圖并結合實施例來詳細說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0015]圖1示出了根據(jù)本發(fā)明實施例的動態(tài)ESD鉗位電路的電路圖，如圖1所示，本實施例中的動態(tài)ESD鉗位電路包括:一個VCC電壓電源8 ;—個VSS接地電源9 ;一個用于ESD檢測的柵極耦合晶體管3 ;連接在VCC電壓電源8和柵極耦合晶體管3的柵極之間的耦合電容器I ;連接在柵極耦合晶體管3和VSS接地電源9的柵極之間的一系列電阻2 ;鉗位晶體管7，為多叉指結構，連接在VCC電壓電源8和VSS接地電源9之間，用于在柵極電壓的控制下導通與VSS接地電源9之間的通路以泄放ESD電流；反相器4，連接在柵極耦合晶體管3的漏極和鉗位晶體管7的柵極之間，在ESD事件發(fā)生時，觸發(fā)鉗位晶體管7的柵極與漏極端子耦合；反饋晶體管5，連接在鉗位晶體管7的柵極與柵極耦合晶體管3的漏極之間，在VCC電壓電源8開啟時導通VCC電壓電源8到反相器4的輸入極之間的電路連接；連接在鉗位晶體管7的柵極和VSS接地電源9的柵極之間的電阻6。
[0016]在本實施例中，鉗位晶體管7可以為一個大的多個手指η溝道晶體管，用于將ESD電流從VCC電壓電源8分流到VSS接地電源9。鉗位晶體管7將VCC電壓控制在超薄柵氧化層擊穿電壓之下，從而保護核心電路10不被靜電放電所破壞。
[0017]在本實施例中，鉗位晶體管7的柵極由反相器4驅(qū)動，柵極觸發(fā)使η溝道晶體管比之柵極接地晶體管會更快地導通，因為，柵極接地晶體管的導通取決于漏極-襯底結的擊穿。當鉗位晶體管7的柵極節(jié)點S2被反相器4驅(qū)動為高電平時，在η溝道晶體管將電流從VCC電壓電源傳導至VSS接地。當鉗位晶體管7的柵極節(jié)點S2被反相器4拉低，η溝道晶體管里的電流消失。
[0018]節(jié)點S2的導通控制可以使鉗位晶體管7均勻和充分地分流ESD電流，并且，在本實施例中，節(jié)點S2的關斷控制更敏感以抗電噪聲。評估ESD鉗位電路的設計是否合理的重要要素是:首先ESD鉗位電路對其他功能電路影響不大，在正常工作條件下大的ESD保護器件無嚴重電流泄漏；其次ESD鉗位電路能夠均勻和充分的ESD放電。因此，本實施例中的ESD鉗位電路可以很好的滿足對ESD鉗位電路的需求。
[0019]在本實施例中，反饋晶體管5可以是柵極由S2控制的一個P溝道晶體管，一旦柵極節(jié)點S2的電壓(Vg)與VCC電壓電源之間的電壓差達到開啟電壓(Vth)時，反饋晶體管5導通，從而拉高節(jié)點SI。在正常工作條件下，節(jié)點SI為高位而柵極節(jié)點S2由反相器4驅(qū)動到低電平，迅速關閉鉗位晶體管7。
[0020]在ESD事件下，VCC電壓電源在納秒時間內(nèi)迅速上升，在柵極耦合晶體管3檢測到ESD事件后觸發(fā)導通，與反饋晶體管5形成競爭關系，迅速觸發(fā)節(jié)點SI為低電平，反相器4的輸出變化為高電平VCC作用到柵極節(jié)點S2上，反饋晶體管5的反饋結果被反相器4限制和關閉，從而使得鉗位晶體管7通道傳導ESD放電到VSS接地電源9。
[0021]在電源開啟的條件下，假設VCC電壓電源8在微秒或毫秒的上升，反相器4中的NMOS導通，PMOS截止，從而拉低節(jié)點S2上的電位，反饋晶體管5有效的導通，正向促進反相器的NMOS導通，驅(qū)動反相器4的輸出柵極節(jié)點SI為高電平。并且，在柵極節(jié)點S2為低電平，加速反饋晶體管5拉起節(jié)點SI和下拉柵極節(jié)點S2，從而使得鉗位晶體管7在整個上電過程中不能工作。
[0022]在本實施例中，鉗位晶體管7是一個大的多個手指的η溝道晶體管，在柵氧化層和漏極端子之間有寄生電容，它可與電阻器6 —起用來構造一個柵極耦合電路，以幫助這個大的多