亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

晶體管電路布局結(jié)構(gòu)的制作方法

文檔序號(hào):7109122閱讀:154來(lái)源:國(guó)知局
專利名稱:晶體管電路布局結(jié)構(gòu)的制作方法
晶體管電路布局結(jié)構(gòu)技術(shù)領(lǐng)域
本發(fā)明大致上關(guān)于一種新穎的晶體管電路布局結(jié)構(gòu)。特別是,本發(fā)明關(guān)于一種除了位元線與字元線以外,能夠容納更多用來(lái)控制晶體管的電路的布局結(jié)構(gòu)。
背景技術(shù)
晶體管結(jié)構(gòu)是一種由柵極以及至少兩組的摻雜區(qū),各別作為漏極(source)或源極 (drain)之用,所組成的金屬氧化物半導(dǎo)體(metal oxide semiconductor, M0S)。金屬氧化物半導(dǎo)體晶體管由電連接至柵極的字元線(wordline)來(lái)控制整個(gè)晶體管的開關(guān)。MOS晶體管的源極又可以串聯(lián)至電容器(capacitor)而構(gòu)成一種存儲(chǔ)器結(jié)構(gòu)單元,稱為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random access memory, DRAM)。在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中,漏極電連接至一位元線(bit line)而形成一電流傳輸通路,然后再經(jīng)由源極電連接至電容器的儲(chǔ)存電極(storage node)達(dá)成數(shù)據(jù)儲(chǔ)存或輸出的目的。
在目前的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制程中,電容器大多設(shè)計(jì)成堆迭于基底表面上的堆迭電容(stack capacitor)或是埋入基底中的深溝渠電容(deep trench capacitor) 二種。無(wú)論是哪一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,都只有一個(gè)柵極來(lái)控制埋在基材中的柵極通道的開關(guān)。
隨著各種電子產(chǎn)品朝小型化發(fā)展的趨勢(shì),動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器元件的設(shè)計(jì)也必須符合高積集度、高密度的要求。為了能夠讓動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器元件要有良好的性能,希望要求動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器盡量減少漏電流。有鑒于此,仍然期望能發(fā)展出新的晶體管電路布局結(jié)構(gòu),而可以容納除了位元線與字元線以外更多用來(lái)控制晶體管的電路,以祈進(jìn)一步提升動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的性能,增加競(jìng)爭(zhēng)力。發(fā)明內(nèi)容
有鑒于此,本發(fā)明于是提出一種新穎的晶體管電路布局結(jié)構(gòu)。本發(fā)明的晶體管電路布局結(jié)構(gòu),除了位元線與字元線以外,還能夠容納更多用來(lái)控制晶體管的電路,而達(dá)成進(jìn)一步提升動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的性能、減少漏電流并增加競(jìng)爭(zhēng)力的優(yōu)勢(shì)。
本發(fā)明首先提出一種晶體管電路布局結(jié)構(gòu)。本發(fā)明的晶體管電路布局結(jié)構(gòu),包含基材、晶體管、位元線、字元線與背驅(qū)線。晶體管位于基材上,并包含源極端、漏極端與斷開柵極(split gate)。斷開柵極又包含獨(dú)立的第一區(qū)塊與獨(dú)立的第二區(qū)塊。位元線位于源極與漏極上、與漏極端電連接、并沿著第一方向延伸。字元線位于第一區(qū)塊上、與第一區(qū)塊電連接、亦沿著第一方向延伸。背驅(qū)線則位于第二區(qū)塊上、與第二區(qū)塊電連接、并沿著第二方向延伸。背驅(qū)線的水平高度與位元線以及字元線的水平高度不同。
在本發(fā)明一實(shí)施方式中,第一方向與第二方向?qū)嵸|(zhì)上垂直。
在本發(fā)明另一實(shí)施方式中,第一方向與第二方向平行。
在本發(fā)明另一實(shí)施方式中,背驅(qū)線的水平高度高于位元線以及字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,背驅(qū)線的水平高度低于位元線以及字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,晶體管位于動(dòng)態(tài)存儲(chǔ)器單元中。動(dòng)態(tài)存儲(chǔ)器單元包含第一條狀(strip)半導(dǎo)體材料、第一介電層、第一柵極介電層、斷開柵極與第一電容單兀。第一條狀半導(dǎo)體材料位于基材上并沿著第一方向延伸。斷開柵極位于基材上并沿著第三方向延伸,而將第一條狀半導(dǎo)體材料分成第一源極端、第一漏極端及第一通道區(qū)。第一方向與第三方向可以是實(shí)質(zhì)上垂直或是互相交錯(cuò)但不垂直。第一介電層至少部份夾置于斷開柵極與基材之間。第一柵極介電層至少部份夾置于斷開柵極與第一條狀半導(dǎo)體材料之間。第一電容單元位于基材上,并包含作為下電極的第一源極端、至少部份覆蓋第一源極端并作為電容介電層的第二介電層、以及至少部份覆蓋第二介電層而作為上電極的電容金屬層。
在本發(fā)明另一實(shí)施方式中,電容金屬層沿著第三方向延伸,而形成位于基材上的電極線。
在本發(fā)明另一實(shí)施方式中,電極線的水平高度低于背驅(qū)線、位元線以及字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,動(dòng)態(tài)存儲(chǔ)器單元更包含第二條狀半導(dǎo)體材料、第二柵極介電層與第二電容單兀。第二條狀半導(dǎo)體材料位于基材上并沿著第一方向延伸。斷開柵極更包含獨(dú)立的第三區(qū)塊,使得第二區(qū)塊以及第三區(qū)塊一起將第二條狀半導(dǎo)體材料分成第二源極端、第二漏極端以及第二通道區(qū)。第二柵極介電層至少部份夾置于斷開柵極與第二條狀半導(dǎo)體材料之間。第二電容單元與第二源極端電連接,使得第一條狀半導(dǎo)體材料、第二條狀半導(dǎo)體材料、斷開柵極、第一電容單元與第二電容單元一起成為動(dòng)態(tài)存儲(chǔ)器單元,而且第一電容單元與第二電容單元一起共享電極線。
在本發(fā)明另一實(shí)施方式中,位兀線位于第一電容單兀之上。
本發(fā)明其次提出另一種晶體管電路布局結(jié)構(gòu)。本發(fā)明的晶體管電路布局結(jié)構(gòu),包含基材、晶體管、位元線、字元線與背驅(qū)線。晶體管位于基材上,并包含源極端、漏極端、與斷開柵極。斷開柵極包含獨(dú)立的第一區(qū)塊與獨(dú)立的第二區(qū)塊。位元線埋入基材中、又與漏極端電連接、并沿著第一方向延伸。字元線位于第一區(qū)塊上、與第一區(qū)塊電連接、又沿著第一方向延伸。背驅(qū)線位于第二區(qū)塊上、與第二區(qū)塊電連接、并沿著第二方向延伸,而且背驅(qū)線的水平高度與字元線的水平高度不同。
在本發(fā)明一實(shí)施方式中,第一方向與第二方向?qū)嵸|(zhì)上垂直。
在本發(fā)明另一實(shí)施方式中,第一方向與第二方向平行。
在本發(fā)明另一實(shí)施方式中,背驅(qū)線的水平高度高于字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,背驅(qū)線的水平高度低于字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,晶體管位于動(dòng)態(tài)存儲(chǔ)器單元中,動(dòng)態(tài)存儲(chǔ)器單元包含第一條狀半導(dǎo)體材料、第一介電層、第一柵極介電層、斷開柵極與第一電容單兀。第一條狀半導(dǎo)體材料位于基材上并沿著第一方向延伸。斷開柵極位于基材上并沿著第三方向延伸, 而將第一條狀半導(dǎo)體材料分成第一源極端、第一漏極端及第一通道區(qū)。第一方向與第三方向可以是實(shí)質(zhì)上垂直或是互相交錯(cuò)但不垂直。第一介電層至少部份夾置于斷開柵極與基材之間。第一柵極介電層至少部份夾置于斷開柵極與第一條狀半導(dǎo)體材料之間。第一電容單元位于基材上、并包含作為下電極的第一源極端、至少部份覆蓋第一源極端并作為電容介電層用的第二介電層、以及至少部份覆蓋第二介電層而作為上電極用的電容金屬層。
在本發(fā)明另一實(shí)施方式中,電容金屬層沿著第三方向延伸,而形成位于基材上的電極線。
在本發(fā)明另一實(shí)施方式中,電極線的水平高度低于背驅(qū)線以及字元線的水平高度。
在本發(fā)明另一實(shí)施方式中,動(dòng)態(tài)存儲(chǔ)器單元更包含第二條狀半導(dǎo)體材料、第二柵極介電層與第二電容單兀。第二條狀半導(dǎo)體材料位于基材上并沿著第一方向延伸。斷開柵極更包含獨(dú)立的第三區(qū)塊,使得第二區(qū)塊以及第三區(qū)塊一起將第二條狀半導(dǎo)體材料分成第二源極端、第二漏極端及第二通道區(qū)。第二柵極介電層至少部份夾置于斷開柵極與第二條狀半導(dǎo)體材料之間。第二電容單元與第二源極端電連接,使得第一條狀半導(dǎo)體材料、第二條狀半導(dǎo)體材料、斷開柵極、第一電容單元與第二電容單元一起成為動(dòng)態(tài)存儲(chǔ)器單元,而且第一電容單元與第二電容單元一起共享電極線。
在本發(fā)明另一實(shí)施方式中,位元線位于第一電容單元下方。


圖I繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)的實(shí)施例。
圖2至圖5繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)依據(jù)圖I的一系列實(shí)施例,位元線位于源極端與漏極端之上。
圖6至圖9繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)依據(jù)圖I的另一系列實(shí)施例,位元線埋入基材中。
其中,附圖標(biāo)記
100晶體管電路布局結(jié)構(gòu)101基材
102動(dòng)態(tài)存儲(chǔ)器單元103第一條狀半導(dǎo)體材料
104第二條狀半導(dǎo)體材料
105 第一方向
106 第二方向
110晶體管
111第一源極端
111’第二源極端
113第一漏極端
113’第二漏極端
120斷開柵極
121第一通道區(qū)
121’第二通道區(qū)
122第一柵極介電層/第一介電層
122’第二柵極介電層
123 第一區(qū)塊
124 第二區(qū)塊
125第三區(qū)塊
130字元線
130a驅(qū)動(dòng)插塞
140位元線
140a漏極插塞
150背驅(qū)線
150a背驅(qū)插塞
160第一電容單兀
160’第二電容單元
161第二介電層
162電容金屬層
162’電極線具體實(shí)施方式
本發(fā)明提供一種晶體管電路布局結(jié)構(gòu)。為了能進(jìn)一步降低動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的漏電流并增加競(jìng)爭(zhēng)力,本發(fā)明的晶體管電路布局結(jié)構(gòu),除了位元線與字元線以外,還有能夠容納用來(lái)控制晶體管漏電流用的電路。圖I至圖9繪示本發(fā)明所提供的晶體管電路布局結(jié)構(gòu)的多種實(shí)施方式,例如位元線可以位于源極與漏極的上或是埋入基材中、背驅(qū)線的水平高度可以與位元線以及字元線的水平高度不同,或是背驅(qū)線與字元線彼此實(shí)質(zhì)上為平行、 垂直或是不垂直的互相交錯(cuò)。
首先請(qǐng)參考圖I,其繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)的第一種實(shí)施例。本發(fā)明的晶體管電路布局結(jié)構(gòu)100,至少包含基材101、晶體管110、斷開柵極120、字元線130、位元線 140、背驅(qū)線150與第一電容單元160。為了清楚表示的緣故,圖I中并未繪出字元線130、 位元線140與背驅(qū)線150。
基材101可為導(dǎo)電性娃基材,例如為含娃基材、三/五族覆娃基材(例如GaN-on-silicon)、石墨烯覆娃基材(graphene-on-silicon)或娃覆絕緣 (silicon-on-insulator, SOI)基材等的半導(dǎo)體基材。晶體管110位于基材101上,并包含源極、漏極與斷開柵極120。
在本發(fā)明一實(shí)施方式中,請(qǐng)參考圖1,晶體管110位于動(dòng)態(tài)存儲(chǔ)器單元102中。動(dòng)態(tài)存儲(chǔ)器單元102包含第一條狀(strip)半導(dǎo)體材料103、斷開柵極120、第一柵極介電層 122與第一電容單元160。
第一條狀半導(dǎo)體材料103則至少部份位于基材101表面上,并沿著第一方向105 延伸。在第一條狀半導(dǎo)體材料103周圍或各第一條狀半導(dǎo)體材料103之間可能設(shè)置有淺溝隔離(STI)等的絕緣材料。第一條狀半導(dǎo)體材料103可以包含硅材料,例如單晶硅,其可藉由蝕刻或磊晶制得。由于基材101可以為導(dǎo)電性硅基材或是硅覆絕緣基材,所以第一條狀半導(dǎo)體材料103可能與基材101電絕緣或是電連接。在圖I所繪示的第一實(shí)施例中,基材 101為一塊狀硅基材,故第一條狀半導(dǎo)體材料103與基材101電連接。
另一方面,斷開柵極120位于基材101上并沿著第二方向106延伸。如圖I所繪示,斷開柵極120至少包含獨(dú)立的第一區(qū)塊123以及第二區(qū)塊124,視情況需要還可能包含更多區(qū)塊,例如進(jìn)一步包含第三區(qū)塊125。因?yàn)榈谝粎^(qū)塊123與第二區(qū)塊124的緣故,會(huì)將第一條狀半導(dǎo)體材料103分成第一源極端111、第一漏極端113及第一通道區(qū)121。
在本發(fā)明的一個(gè)實(shí)施方式中,第一條狀半導(dǎo)體材料103、第一源極端111與第一漏極端113可以為一體成形(integrally formed)者。另外,第一源極端111則與第一電容單兀160電連接。在本發(fā)明另一實(shí)施方式中,第一方向105與第二方向106可以實(shí)質(zhì)上垂直?;蚴?,第一方向105與第二方向106可以互相交錯(cuò)但又不垂直。
在本發(fā)明另一實(shí)施方式中,第一源極端111的尺寸會(huì)較第一漏極端113的尺寸以及第一通道區(qū)121的尺寸都來(lái)的大,所以第一源極端111與第一漏極端113可以具有不對(duì)稱的形狀。例如,第一源極端111沿著第二方向106上的源極寬度大于第一條狀半導(dǎo)體材料103沿著第二方向106上的第一通道區(qū)寬度,也大于第一漏極端113沿著第二方向106 上的漏極寬度。因此,第一源極端111、第一漏極端113以及第一通道區(qū)121 —起形成T字形,第一源極端111則為尺寸較大的一端。
第一柵極介電層122至少部份夾置于斷開柵極120與第一條狀半導(dǎo)體材料103之間,成為斷開柵極120控制第一通道區(qū)121的介電層。另外,第一柵極介電層122也可能延伸而至少部份夾置在第一條狀半導(dǎo)體材料103與基材101之間,而成為第一介電層。較佳者,第一柵極介電層122是一種介電常數(shù)大于氧化娃的高介電材料(high k material), 例如第一柵極介電層122可以是氧化鉿(hafnium oxide, Hf02)、娃酸鉿氧化合物(hafnium silicon oxide, HfSi04)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、 氧化招(aluminum oxide, Al203)、氧化鑭(lanthanum oxide, La203)、氧化組(tantalum oxide, Ta205)等高介電材料,或其組合。
本發(fā)明晶體管110中的第一源極端111與第一電容單元160 —起位于基材101的表面上,而且第一源極端111成為第一電容單元160的一部份。例如,第一電容單元160包含第一源極端111、第二介電層161與電容金屬層162,使得第一電容單元160會(huì)具有至少 5pF的電容值。
其中,第一源極端111可以作為第一電容單元160的下電極之用。其次,第二介電層161則至少部份覆蓋第一源極端111,而作為第一電容單元160的電容介電層之用。例如第二介電層161可以覆蓋第一源極端111的至少一面,或是第二介電層161覆蓋第一源極端111的兩面、三面、四面、而最多可達(dá)五面。第二介電層161較佳亦為介電常數(shù)大于氧化娃的高介電材料。此外,電容金屬層162又至少部份覆蓋第二介電層161,而作為第一電容單元160的上電極之用。
例如,電容金屬層162會(huì)完全覆蓋第二介電層161與第一源極端111。在本發(fā)明另一實(shí)施方式中,第一介電層122與第二介電層161可以為相同的高介電常數(shù)材料,較佳者可于同一高介電常數(shù)制程中一起制作。例如,以后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制程為例,第一介電層122還有斷開柵極120,便可與第二介電層161以及電容金屬層162同時(shí)制得。或者,第一介電層122與第二介電層161也可以是不同的高介電常數(shù)材料。
本發(fā)明的斷開柵極120可以包含多晶硅、金屬硅化物或金屬等導(dǎo)電材料,并與第一柵極介電層122 —起構(gòu)成柵極結(jié)構(gòu)。在本發(fā)明較佳的實(shí)施方式中,斷開柵極120的第一區(qū)塊123以及第二區(qū)塊124的其中一者成為驅(qū)動(dòng)?xùn)艠O(drive gate),而另一者則成為背驅(qū)柵極(back gate),而分別控制同一個(gè)第一通道區(qū)121,而具有控制第一通道區(qū)121開/關(guān)(on/off)的極佳能力。
驅(qū)動(dòng)?xùn)艠O(drive gate)與背驅(qū)柵極(back gate)控制同一個(gè)第一通道區(qū)121的優(yōu)點(diǎn)在于,當(dāng)?shù)谝煌ǖ绤^(qū)121開啟時(shí),同時(shí)提供驅(qū)動(dòng)?xùn)艠O與背驅(qū)柵極正電壓可以使得第一通道區(qū)121打開后有充足的電流來(lái)提供正確的儲(chǔ)存訊息(storage signal)。而當(dāng)?shù)谝煌ǖ绤^(qū) 121關(guān)閉時(shí),提供背驅(qū)柵極負(fù)電壓又可以彌補(bǔ)驅(qū)動(dòng)?xùn)艠O的不足,來(lái)盡量減低漏電流而提供較長(zhǎng)的維持時(shí)間(retention time)。
由于位元線140與第一漏極端113電連接而用于信號(hào)的讀寫(read/write)、字元線130則與斷開柵極120中的驅(qū)動(dòng)?xùn)艠O123電連接、背驅(qū)線150與背驅(qū)柵極124電連接來(lái)盡量減低漏電流,因此本發(fā)明晶體管電路布局結(jié)構(gòu)100中需要容納至少三組彼此電性絕緣的電路。
請(qǐng)參考圖2至圖5,其繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)依據(jù)圖I的一系列實(shí)施例,其中增加繪示位元線140、字元線130與背驅(qū)線150,而且位元線140可以位于源極端與漏極端之上。沿著第一方向105延伸的字元線130位于第一區(qū)塊123 (亦即驅(qū)動(dòng)?xùn)艠O123) 上,并向下經(jīng)由驅(qū)動(dòng)插塞130a與第一區(qū)塊123電連接,而用來(lái)控制所有與字元線130電連接的驅(qū)動(dòng)?xùn)艠O123。電容金屬層162則位于基材101上,視情況需要可以向第二方向106延伸。
在圖2所繪示的第二種實(shí)施例中,沿著第一方向105延伸的位元線140位于所對(duì)應(yīng)的源極與漏極(例如第一源極端111與第一漏極端113)上并向下經(jīng)由漏極插塞140a而與漏極端電連接,用來(lái)控制所有與位元線140電連接的漏極。沿著第二方向106延伸的背驅(qū)線150則位于第二區(qū)塊124 (背驅(qū)柵極124)上并向下經(jīng)由背驅(qū)插塞150a而與第二區(qū)塊 124電連接,用來(lái)控制所有與背驅(qū)線150電連接的背驅(qū)柵極124,藉此盡量減低漏電流而提供較長(zhǎng)的維持時(shí)間。電容金屬層162、位元線140、字元線130與背驅(qū)線150之間可以藉由現(xiàn)有的層間介電層(ILD)(圖未示)維持彼此間的電絕緣。
圖2所繪示的第二種實(shí)施例中,背驅(qū)線150與字元線130彼此實(shí)質(zhì)上可以為垂直或是互相交錯(cuò)但不垂直,而且背驅(qū)線150的水平高度同時(shí)高于位元線140以及字元線130 的水平高度。請(qǐng)參考圖3,在本發(fā)明的第三種實(shí)施例中,背驅(qū)線150的水平高度則可以同時(shí)低于位元線140以及字元線130的水平高度。
請(qǐng)參考圖4,在本發(fā)明的第四種實(shí)施例中,背驅(qū)線150亦可以沿著第一方向105延伸使得背驅(qū)線150與字元線130彼此實(shí)質(zhì)上為平行,而且背驅(qū)線150的水平高度可以同時(shí)高于位元線140以及字元線130的水平高度。請(qǐng)參考圖5,在本發(fā)明的第五種實(shí)施例中,背驅(qū)線150的水平高度會(huì)同時(shí)低于位元線140以及字元線130的水平高度。
請(qǐng)參考圖6至圖9,其繪示本發(fā)明的晶體管電路布局結(jié)構(gòu)依據(jù)圖I的另一系列實(shí)施例,其中增加繪示位元線140、字元線130與背驅(qū)線150,而且位元線140可以埋入基材101 中,以減低布局線路(layout circuit)在基材101上的密度。沿著第一方向105延伸的字元線130位于第一區(qū)塊123 (亦即驅(qū)動(dòng)?xùn)艠O123)上,并向下經(jīng)由驅(qū)動(dòng)插塞130a與第一區(qū)塊 123電連接,而用來(lái)控制所有與字元線130電連接的驅(qū)動(dòng)?xùn)艠O123。電容金屬層162則位于基材101上,視情況需要可以向第二方向106延伸。
在圖6所繪示的第二種實(shí)施例中,沿著第一方向105延伸的位元線140系埋入基材101中并位于所對(duì)應(yīng)的源極與漏極(例如第一源極端111與第一漏極端113)的下方,并向上經(jīng)由漏極插塞140a而與漏極端電連接,用來(lái)控制所有與位元線140電連接的漏極。沿著第二方向106延伸的背驅(qū)線150則位于第二區(qū)塊124 (背驅(qū)柵極124)上方并向下經(jīng)由背驅(qū)插塞150a而與第二區(qū)塊124電連接,用來(lái)控制所有與背驅(qū)線150電連接的背驅(qū)柵極124, 藉此盡量減低漏電流而提供較長(zhǎng)的維持時(shí)間。電容金屬層162、字元線130與背驅(qū)線150之間可以藉由現(xiàn)有的層間介電層(ILD)維持彼此間的電絕緣。
圖6所繪示的第六種實(shí)施例中,背驅(qū)線150與字元線130彼此實(shí)質(zhì)上可以為垂直或是互相交錯(cuò)但不垂直,而且背驅(qū)線150的水平高度同時(shí)高于位元線140以及字元線130 的水平高度(位元線140埋入基材101中)。請(qǐng)參考圖7,在本發(fā)明的第七種實(shí)施例中,背驅(qū)線150的水平高度則可以低于字元線130的水平高度,但是又高于位元線140的水平高度。
請(qǐng)參考圖8,在本發(fā)明的第八種實(shí)施例中,背驅(qū)線150亦可以沿著第一方向105延伸使得背驅(qū)線150與字元線130彼此實(shí)質(zhì)上為平行,而且背驅(qū)線150的水平高度可以同時(shí)高于位元線140以及字元線130的水平高度。另外,請(qǐng)參考圖9,在本發(fā)明的第九種實(shí)施例中,背驅(qū)線150的水平高度會(huì)低于字元線130的水平高度,但是又高于位元線140的水平高度。
請(qǐng)參考圖2至圖9,在本發(fā)明另一實(shí)施方式中,電容金屬層162可以沿著第二方向 106延伸,而形成位于基材上101的電極線162’。在此實(shí)施方式中,請(qǐng)參考圖2至圖5,電極線162’的水平高度可以低于背驅(qū)線150、位元線140以及字元線130的水平高度?;蚴?, 請(qǐng)參考圖6至圖9,電極線162’的水平高度可以低于背驅(qū)線150以及字元線130的水平高度,但是又高于位元線140的水平高度(位元線140埋入基材101中)。
請(qǐng)參考圖1,在本發(fā)明又一實(shí)施方式中,動(dòng)態(tài)存儲(chǔ)器單元102更包含第二條狀半導(dǎo)體材料104、第二柵極介電層122’與第二電容單元160’。本發(fā)明動(dòng)態(tài)存儲(chǔ)器單元102不排除還可能包含三條以上的條狀半導(dǎo)體材料。
第二條狀半導(dǎo)體材料104亦位于基材101上,并沿著第一方向105延伸。斷開柵極120更包含獨(dú)立的第三區(qū)塊125,使得第二區(qū)塊124以及第三區(qū)塊125 —起將第二條狀半導(dǎo)體104材料分成第二源極端111’、第二漏極端113’以及第二通道區(qū)121’。第二柵極介電層122’至少部份夾置于斷開柵極120與第二條狀半導(dǎo)體材料之間104。第二電容單元 160’與第二源極111’端電連接,使得第一條狀半導(dǎo)體材料103、第二條狀半導(dǎo)體材料104、 斷開柵極120、第一電容單元160與第二電容單元160’ 一起成為動(dòng)態(tài)存儲(chǔ)器單元102。
由于動(dòng)態(tài)存儲(chǔ)器單元102可以同時(shí)包含第一電容單元160與第二電容單元160’, 而且電容金屬層162可以向第二方向106延伸,所以電容金屬層162可以電連接第一電容單元160與第二電容單元160’,而成為第一電容單元160與第二電容單元160’一起共享的電極線162’,而控制所有電連接的電容單元。在本發(fā)明另一實(shí)施方式中,如圖2所繪示,位元線140可以通過(guò)第一電容單元160的上方,或是如圖6所繪示,位元線140可以通過(guò)第一電容單元160的下方。
以上所述僅為本發(fā)明的較佳實(shí)施例,凡依本發(fā)明權(quán)利要求保護(hù)范圍所做的均等變化與修改,皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種晶體管電路布局結(jié)構(gòu),其特征在于,包含 一基材; 一晶體管,位于該基材上,并包含一源極、一漏極、與一斷開柵極,其中該斷開柵極包含獨(dú)立的一第一區(qū)塊與獨(dú)立的一第二區(qū)塊; 一位元線,位于該源極與該漏極上、與該漏極端電連接、并沿著一第一方向延伸; 一字兀線,位于該第一區(qū)塊上、與該第一區(qū)塊電連接、并沿著該第一方向延伸; 一背驅(qū)線,位于該第二區(qū)塊上、與該第二區(qū)塊電連接、并沿著一第二方向延伸,其中該背驅(qū)線的水平高度與該位元線以及該字元線的水平高度不同。
2.如權(quán)利要求I的晶體管電路布局結(jié)構(gòu),其特征在于,該第一方向與該第二方向?qū)嵸|(zhì)上垂直。
3.如權(quán)利要求I的晶體管電路布局結(jié)構(gòu),其特征在于,該第一方向與該第二方向平行。
4.如權(quán)利要求I的晶體管電路布局結(jié)構(gòu),其特征在于,該背驅(qū)線的水平高度高于該位元線以及該字元線的水平高度。
5.如權(quán)利要求I的晶體管電路布局結(jié)構(gòu),其特征在于,該背驅(qū)線的水平高度低于該位元線以及該字元線的水平高度。
6.如權(quán)利要求I的晶體管電路布局結(jié)構(gòu),其特征在于,該晶體管位于一動(dòng)態(tài)存儲(chǔ)器單元中,該動(dòng)態(tài)存儲(chǔ)器單元還包含 位于該基材上并沿著該第一方向延伸的一第一條狀半導(dǎo)體材料; 位于該基材上并沿著一第三方向延伸的該斷開柵極,而將該第一條狀半導(dǎo)體材料分成一第一源極端、一第一漏極端及一第一通道區(qū),其中該第一方向與該第三方向?yàn)閷?shí)質(zhì)上垂直與互相交錯(cuò)但不垂直其中之一者; 一第一介電層,至少部份夾置于該斷開柵極與該基材之間; 一第一柵極介電層,至少部份夾置于該斷開柵極與該第一條狀半導(dǎo)體材料之間;以及一第一電容單兀,位于該基材上、包含作為一下電極的該第一源極端、至少部份覆蓋該第一源極端并作為一電容介電層的一第二介電層、以及至少部份覆蓋該第二介電層而作為一上電極的一電容金屬層。
7.如權(quán)利要求6的晶體管電路布局結(jié)構(gòu),其特征在于,該電容金屬層沿著該第三方向延伸,而形成位于該基材上的一電極線。
8.如權(quán)利要求6的晶體管電路布局結(jié)構(gòu),其特征在于,該電極線的水平高度低于該背驅(qū)線、該位元線以及該字元線的水平高度。
9.如權(quán)利要求6的晶體管電路布局結(jié)構(gòu),其特征在于,該動(dòng)態(tài)存儲(chǔ)器單元還包含 位于該基材上并沿著該第一方向延伸的一第二條狀半導(dǎo)體材料,其中該斷開柵極還包含獨(dú)立的一第三區(qū)塊,使得該第二區(qū)塊以及該第三區(qū)塊一起將該第二條狀半導(dǎo)體材料分成一第二源極端、一第二漏極端及一第二通道區(qū); 一第二柵極介電層,至少部份夾置于該斷開柵極與該第二條狀半導(dǎo)體材料之間;以及一第二電容單元,與該第二源極端電連接,使得該第一條狀半導(dǎo)體材料、該第二條狀半導(dǎo)體材料、該斷開柵極、該第一電容單元與該第二電容單元一起成為一動(dòng)態(tài)存儲(chǔ)器單元,其中該第一電容單兀與該第二電容單兀一起共享一電極線。
10.如權(quán)利要求6的晶體管電路布局結(jié)構(gòu),其特征在于,該位元線位于該第一電容單元上。
11.一種晶體管電路布局結(jié)構(gòu),其特征在于,包含 一基材; 一晶體管,位于該基材上,并包含一源極、一漏極、與一斷開柵極,其中該斷開柵極包含獨(dú)立的一第一區(qū)塊與獨(dú)立的一第二區(qū)塊; 一位元線,埋入該基材中、與該漏極端電連接、并沿著一第一方向延伸; 一字兀線,位于該第一區(qū)塊上、與該第一區(qū)塊電連接、并沿著該第一方向延伸; 一背驅(qū)線,位于該第二區(qū)塊上、與該第二區(qū)塊電連接、并沿著一第二方向延伸,其中該背驅(qū)線的水平高度與該字元線的水平高度不同。
12.如權(quán)利要求11的晶體管電路布局結(jié)構(gòu),其特征在于,該第一方向與該第二方向?qū)嵸|(zhì)上垂直。
13.如權(quán)利要求11的晶體管電路布局結(jié)構(gòu),其特征在于,該第一方向與該第二方向平行。
14.如權(quán)利要求11的晶體管電路布局結(jié)構(gòu),其特征在于,該背驅(qū)線的水平高度高于該字元線的水平高度。
15.如權(quán)利要求11的晶體管電路布局結(jié)構(gòu),其特征在于,該背驅(qū)線的水平高度低于該字元線的水平高度。
16.如權(quán)利要求11的晶體管電路布局結(jié)構(gòu),其特征在于,該晶體管位于一動(dòng)態(tài)存儲(chǔ)器單元中,該動(dòng)態(tài)存儲(chǔ)器單元更包含 位于該基材上并沿著該第一方向延伸的一第一條狀半導(dǎo)體材料; 位于該基材上并沿著一第三方向延伸的該斷開柵極,而將該第一條狀半導(dǎo)體材料分成一第一源極端、一第一漏極端及一第一通道區(qū),其中該第一方向與該第三方向?yàn)閷?shí)質(zhì)上垂直與互相交錯(cuò)但不垂直其中之一者; 一第一介電層,至少部份夾置于該斷開柵極與該基材之間; 一第一柵極介電層,至少部份夾置于該斷開柵極與該第一條狀半導(dǎo)體材料之間;以及一第一電容單兀,位于該基材上、包含作為一下電極的該第一源極端、至少部份覆蓋該第一源極端并作為一電容介電層的一第二介電層、以及至少部份覆蓋該第二介電層而作為一上電極的一電容金屬層。
17.如權(quán)利要求16的晶體管電路布局結(jié)構(gòu),其特征在于,該電容金屬層沿著該第三方向延伸,而形成位于該基材上的一電極線。
18.如權(quán)利要求16的晶體管電路布局結(jié)構(gòu),其特征在于,該電極線的水平高度低于該背驅(qū)線以及該字元線的水平高度。
19.如權(quán)利要求16的晶體管電路布局結(jié)構(gòu),其特征在于,該動(dòng)態(tài)存儲(chǔ)器單元還包含 位于該基材上并沿著該第一方向延伸的一第二條狀半導(dǎo)體材料,其中該斷開柵極還包含獨(dú)立的一第三區(qū)塊,使得該第二區(qū)塊以及該第三區(qū)塊一起將該第二條狀半導(dǎo)體材料分成一第二源極端、一第二漏極端及一第二通道區(qū);一第二柵極介電層,至少部份夾置于該斷開柵極與該第二條狀半導(dǎo)體材料之間;以及一第二電容單元,與該第二源極端電連接,使得該第一條狀半導(dǎo)體材料、該第二條狀半導(dǎo)體材料、該斷開柵極、該第一電容單元與該第二電容單元一起成為一動(dòng)態(tài)存儲(chǔ)器單元,其中該第一電容單兀與該第二電容單兀一起共享一電極線。
20.如權(quán)利要求19的晶體管電路布局結(jié)構(gòu),其特征在于,該位元線位于該第一電容單元下方。
全文摘要
本發(fā)明公開了一種晶體管電路布局結(jié)構(gòu),包含位于基材上具有源極端、漏極端與斷開柵極的晶體管、斷開柵極則包含獨(dú)立的第一區(qū)塊與獨(dú)立的第二區(qū)塊、位元線位于源極端與漏極端上或是埋入基材中并與漏極端電連接、字元線位于第一區(qū)塊上并與第一區(qū)塊電連接以及背驅(qū)線位于第二區(qū)塊上并與第二區(qū)塊電連接。背驅(qū)線的水平高度與位元線以及字元線的水平高度不同。
文檔編號(hào)H01L27/02GK102983131SQ20121036947
公開日2013年3月20日 申請(qǐng)日期2012年9月27日 優(yōu)先權(quán)日2011年10月7日
發(fā)明者郭明宏 申請(qǐng)人:鈺創(chuàng)科技股份有限公司
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1