專利名稱：一種cmos晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及低溫多晶硅顯示領(lǐng)域，具體涉及多晶硅的溝道摻雜工藝，尤其涉及一種CMOS晶體管及其制造方法。
背景技術(shù)：
對于傳統(tǒng)的非晶硅IXD顯示器，驅(qū)動IC與玻璃基板是不可集成的分離式設(shè)計，因此，在驅(qū)動IC與玻璃基板之間需要大量的連接器。一般來說，一塊非晶硅LCD面板，需要的連接器數(shù)量在4000個左右，這不可避免導(dǎo)致結(jié)構(gòu)變得復(fù)雜，模塊制造成本居高不下，且面板的穩(wěn)定性較差，故障率會比較高。再者，驅(qū)動IC與玻璃基板的分離式設(shè)計也讓LCD難以實現(xiàn)進一步輕薄化，這對輕薄型筆記本電腦和平板PC而言都是個不小的打擊。相比之下，低溫多晶硅技術(shù)沒有這個問題。驅(qū)動IC可以同玻璃基板直接集成，所需的連接器數(shù)量銳減 到200個以下，顯示器的元器件總數(shù)比傳統(tǒng)的a-Si非晶硅技術(shù)整整少了 40%。這也使得面板的結(jié)構(gòu)變得很簡單、穩(wěn)定性更強，理論上說，多晶硅LCD面板的制造成本也將低于傳統(tǒng)技術(shù)。與此同時，集成式結(jié)構(gòu)讓驅(qū)動IC不必占據(jù)額外的空間，LCD顯示屏可以做得更輕更薄，低溫多晶娃的全稱是“Low Temperature Poly-Silicon (LTPS,多晶娃又簡稱為P-Si，下同)”，它是多晶硅技術(shù)的一個分支。對IXD顯示器來說，采用多晶硅液晶材料有許多優(yōu)點，如薄膜電路可以做得更薄更小、功耗更低等等。低溫多晶硅半導(dǎo)體擁有較高的遷移率，且能形成CMOS半導(dǎo)體器件，因而可以應(yīng)用于高開口率，高集成的TFT-IXD和AM0LED。然而，低溫多晶硅CMOS工藝因為工藝流程復(fù)雜而成本較高。

發(fā)明內(nèi)容
(一)技術(shù)問題本發(fā)明解決了現(xiàn)有技術(shù)中低溫多晶硅工藝復(fù)雜、基于低溫多晶硅工藝的顯示器件成本高的技術(shù)問題。(二)技術(shù)方案本發(fā)明提供一種CMOS晶體管的制造方法，包括在基板上形成溝道、柵電極、歐姆接觸層和源、漏電極；其中形成所述溝道的步驟包括SI.在基板上沉積非晶硅層，然后將所述非晶硅層晶化為多晶硅層；S2.向所述多晶硅層注入硼原子，然后通過刻蝕所述注入硼原子后的多晶硅層形成N溝道區(qū)域和P溝道區(qū)域；S3.通過一次構(gòu)圖工藝對應(yīng)于所述N溝道區(qū)域形成光刻膠半保留區(qū)域，對應(yīng)于所述P溝道區(qū)域形成光刻膠全保留區(qū)域；S4.采用灰化工藝將光刻膠半保留區(qū)域的光刻膠去除并保留部分光刻膠全保留區(qū)域的光刻膠，采用離子注入的方式注入磷原子，在所述N溝道區(qū)域形成N溝道，在所述P溝道區(qū)域形成P溝道。
可選的，所述非晶硅層的厚度為200 ~ 2000A0可選的，步驟SI中，將所述非晶硅層晶化為多晶硅層的過程包括除氫和激光輻照?？蛇x的，形成所述柵電極的步驟包括S5.沉積柵氧化層，然后在所述柵氧化層上沉積單層或多層的金屬或者合金，并刻蝕形成柵電極?？蛇x的，形成所述歐姆接觸層的步驟包括S6.對所述柵金屬層進行一次光刻,然后利用光刻后的柵電極作為N型輕摻雜的掩膜板進行源漏輕摻雜，從而在所述N溝道和P溝道上形成輕摻雜層；S7.利用光刻后的柵電極作為掩膜板向所述P溝道上的輕摻雜層注入硼原子進行 重摻雜，從而在P溝道的輕摻雜層形成P溝道歐姆接觸層；利用光刻后的柵金屬層所述掩膜板向所述N溝道上的輕摻雜層注入磷原子進行重摻雜，從而在N溝道的輕摻雜層形成N溝道歐姆接觸層。可選的，在步驟S3和S7中采用B2H6/H2或BF3/H2氣體注入硼原子?？蛇x的，在步驟S4和S7中采用PH3/H2或者PC13/H2氣體注入磷原子?？蛇x的，在沉積所述非晶硅層前，沉積厚度為100 ~ 4000人的緩沖層。可選的，形成所述源、漏電極的步驟包括S8.沉積層間絕緣層，然后在所述層間絕緣層上制作至少兩個接觸孔，所述接觸孔分別通到所述P溝道歐姆接觸層和N溝道歐姆接觸層；S9.在具有接觸孔的層間絕緣層上依次沉積形成單層或多層結(jié)構(gòu)的金屬層或者合金層，然后對所述金屬層或合金層進行刻蝕形成信號線及源、漏電極。本發(fā)明還提供一種陣列基板制造方法，其包含前面所述的CMOS晶體管的制造方法，所述陣列基板制造方法還包括S10.沉積鈍化層，并在鈍化層制作有至少兩個過孔，所述過孔分別通到所述COMS晶體管的漏電極；Sll.在制作有過孔的鈍化層上沉積透明導(dǎo)電層，并通過一次光刻形成N溝道側(cè)透明像素電極和P溝道側(cè)透明像素電極。(三)技術(shù)效果本發(fā)明達到了減少一次構(gòu)圖工藝的技術(shù)效果，節(jié)省了顯示器件的制造成本。


圖I表示本發(fā)明一種實施方式提出的一種CMOS晶體管的制造流程；圖2表示本發(fā)明另一種實施方式提出的一種CMOS晶體管的制造流程；圖3表示在多晶硅層注入硼原子的方式；圖4表示在多晶硅層上構(gòu)圖形成半色調(diào)/灰色調(diào)區(qū)域和全色調(diào)區(qū)域；圖5表示在N溝道區(qū)域注入磷原子的方式；圖6表示利用柵金屬作為N型輕摻雜的掩膜板進行源漏輕摻雜的方式；圖7表示采用離子注入的方式注入硼原子進行重摻雜的方式；圖8表示采用離子注入的方式注入磷原子進行重摻雜的方式；
圖9表示沉積層間絕緣層，并在所述層間絕緣層上形成接觸孔后的截面圖；圖10表示沉積透明導(dǎo)電層，并在所述透明導(dǎo)電層上形成透明像素電極后的截面圖。
具體實施例方式本發(fā)明采用常用的頂柵結(jié)構(gòu)，整個面板形成多晶硅后，進行摻雜形成P溝道，之后通過一次構(gòu)圖的半色調(diào)/灰色調(diào)工藝及反型注入工藝，形 成多晶硅圖案及N型溝道。實施例I :如圖I所示，本發(fā)明提供一種CMOS晶體管的制造方法，包括在基板上形成溝道、柵電極、歐姆接觸層和源、漏電極；其中形成所述溝道的步驟包括SI.在基板I (比如透明玻璃基板或者石英基板)上沉積非晶硅層，非晶硅層的優(yōu)選厚度為200 ~ 2000人，然后將所述非晶硅層晶化為多晶硅層，晶化過程可包括對非晶硅采取除氫工藝，并通過激光輻照等工藝以將非晶硅晶化形成多晶硅3 ；S2.向所述多晶硅層注入硼原子，離子注入采用的氣體可以是B2H6/H2或BF3/H2，如圖3所示；然后通過刻蝕所述注入硼原子后的多晶硅層形成N溝道區(qū)域和P溝道區(qū)域；S3.如圖4所示，通過一次構(gòu)圖工藝對應(yīng)于所述N溝道區(qū)域形成光刻膠半保留區(qū)域4，對應(yīng)于所述P溝道區(qū)域形成光刻膠全保留區(qū)域5 ;其中，所述通過一次構(gòu)圖工藝形成光刻膠半保留區(qū)域4和所述光刻膠全保留區(qū)域5可以利用半色調(diào)掩膜版或者灰色調(diào)掩膜版實現(xiàn)。S4.采用灰化工藝將光刻膠半保留區(qū)域的光刻膠去除并保留部分光刻膠全保留區(qū)域的光刻膠，采用離子注入的方式注入磷原子，離子注入采用的氣體可以是ph3/h2或者PC13/H2，如圖5所示，通過反型注入的方式形成N溝道6，在所述P溝道區(qū)域形成P溝道。本實施例通過一次構(gòu)圖的半色調(diào)/灰色調(diào)工藝及反型注入工藝，形成多晶硅圖案及N型溝道，降低了低溫多晶硅工藝的復(fù)雜度，減少了基于低溫多晶硅工藝的顯示器件的成本。可選的，在沉積所述非晶硅層(即步驟SI)前，可通過PECVD方法沉積厚度為100 ~ 4000A的緩沖層2，緩沖層2可選用SiNx/Si02的疊層結(jié)構(gòu)或者SiO2 (步驟so)。如圖2所示可選的，形成所述柵電極的步驟包括S5.通過PECVD的方式沉積厚度力λ00 ~ 10000Α的柵氧化層，柵氧化層可選用SiNx/Si02或SiO2 ;然后在所述柵氧化層上通過濺射或熱蒸發(fā)的方法沉積單層或多層的金屬或者合金，形成金屬層，并對所述金屬層進行刻蝕形成柵電極7,金屬可選自Al、Ta、Cr、Mo等任一種或多種或者其他合金，金屬層的優(yōu)選厚度為丨000 ~ 5000A0可選的，形成所述歐姆接觸層的步驟包括S6.對所述金屬層進行一次光刻,然后利用光刻后的柵電極作為N型輕摻雜的掩膜板進行源漏輕摻雜，從而在所述N溝道和P溝道上形成輕摻雜層8，如圖6所示；S7.利用光刻后的柵電極作為掩膜板向所述P溝道上的輕摻雜層注入硼原子進行重摻雜(子步驟S71)，離子注入采用的氣體可以是B2H6/H2或BF3/H2，如圖7所示，從而在P溝道的輕摻雜層形成P溝道歐姆接觸層9;利用光刻后的柵金屬層作為所述掩膜板向所述N溝道上的輕摻雜層注入磷原子進行重摻雜(子步驟S72)，從而在N溝道的輕摻雜層形成N溝道歐姆接觸層10，離子注入采用的氣體可以是PH3/H2或者PC13/H2，如圖8所示?？蛇x的，形成所述源、漏電極的步驟包括S8.通過PECVD的方式沉積層間絕緣層11，優(yōu)選厚度為500 ~10000人，層間絕緣層可選用Si02/SiNx或SiO2 ;然后在所述層間絕緣層上制作至少兩個接觸孔，如圖9所示，所述接觸孔分別通到所述P溝道歐姆接觸層和N溝道歐姆接觸層；S9.在具有接觸孔的層間絕緣層上通過濺射或熱蒸發(fā)的方法依次沉積形成單層或多層結(jié)構(gòu)的金屬層或者合金層12,厚度優(yōu)選為1000 ~5000A，金屬可選自Al、Ta、Cr、Mo等中的任一種或者多種金屬或合金，然后對所述金屬層或合金層進行刻蝕形成信號線及源、漏電極。實施例2:
本發(fā)明還提供一種陣列基板制造方法，其包含前面所述的CMOS晶體管的制造方法，所述陣列基板制造方法還包括S10.通過PECVD方法沉積鈍化層13，厚度優(yōu)選為700 ~ 6000 A,并在鈍化層制作有至少兩個過孔，所述過孔分別通到所述CMOS晶體管的漏電極；Sll.在制作有過孔的鈍化層上通過濺射或熱蒸發(fā)的方法沉積一層透明導(dǎo)電層，透明導(dǎo)電層一般為ITO或者ΙΖ0，也可以是其它的金屬及金屬氧化物，厚度約為300 ~ 1000 A,并通過一次光刻形成透明像素電極14，透明像素電極14為兩個，分別位于P溝道區(qū)域和N溝道區(qū)域，其截面圖分別如圖10所示。實施例3 本發(fā)明還提供一種CMOS晶體管，包括基板以及在基板上形成的溝道、柵電極、歐姆接觸層和源、漏電極；其中所述溝道包括在注入有硼原子的多晶硅層形成的N溝道區(qū)域和P溝道區(qū)域，所述N溝道區(qū)域上設(shè)置光刻膠半保留區(qū)域，所述P溝道區(qū)域上設(shè)置光刻膠全保留區(qū)域，通過將光刻膠半保留區(qū)域的光刻膠全去除和將光刻膠半保留區(qū)域的光刻膠部分去除，向所述N溝道區(qū)域注入磷原子在所述多晶硅層形成N溝道和P溝道?？蛇x的，在所述P溝道上還依次設(shè)置有柵氧化層和具有多層不同金屬或者合金的金屬層，在所述金屬層進行刻蝕形成柵電極。可選的，通過以柵電極作為掩膜板進行N型輕摻雜，從而在N溝道區(qū)域和P溝道區(qū)域形成輕摻雜層。可選的，所述N溝道區(qū)域包括通過利用所述掩膜板向所述N溝道區(qū)域注入磷原子形成的N溝道歐姆接觸層，所述P溝道區(qū)域包括利用所述掩膜板向所述P溝道區(qū)域注入硼原子形成的P溝道歐姆接觸層?？蛇x的，在所述金屬層上設(shè)置有層間絕緣層，所述層間絕緣層設(shè)置有至少兩個接觸孔，所述接觸孔分別通到所述P溝道歐姆接觸層和N溝道歐姆接觸層?？蛇x的，在所述層間絕緣層上設(shè)置有由多層不同金屬或者合金構(gòu)成的金屬層，在所述金屬層上設(shè)置有鈍化層，并在鈍化層形成過孔，所述過孔分別通到所述層間絕緣層上方的金屬層，在所述鈍化層上設(shè)置有N溝道側(cè)透明導(dǎo)電電極和P溝道側(cè)透明導(dǎo)電電極。本發(fā)明還提供一種陣列基板，其包括前面所述的CMOS晶體管。本發(fā)明還提供一種互補金屬氧化物半導(dǎo)體器件，其包括前面所述的陣列基板。
本發(fā)明還提供一種基于薄膜場效應(yīng)晶體管的液晶顯示器，其包括前面所述的陣列基板。以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因 此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種CMOS晶體管的制造方法，包括在基板上形成溝道、柵電極、歐姆接觸層和源、漏電極；其特征在于，其中形成所述溝道的步驟包括 S1.在基板上沉積非晶硅層，然后將所述非晶硅層晶化為多晶硅層； S2.向所述多晶硅層注入硼原子，然后通過刻蝕所述注入硼原子后的多晶硅層形成N溝道區(qū)域和P溝道區(qū)域； S3.通過一次構(gòu)圖工藝對應(yīng)于所述N溝道區(qū)域形成光刻膠半保留區(qū)域，對應(yīng)于所述P溝道區(qū)域形成光刻膠全保留區(qū)域； S4.采用灰化工藝將光刻膠半保留區(qū)域的光刻膠去除并保留部分光刻膠全保留區(qū)域的光刻膠，采用離子注入的方式注入磷原子，在所述N溝道區(qū)域形成N溝道，在所述P溝道區(qū)域形成P溝道。
2.如權(quán)利要求I所述的CMOS晶體管的制造方法，其特征還在于，所述非晶硅層的厚度為200 ~ 2000A。
3.如權(quán)利要求I所述的CMOS晶體管的制造方法，其特征還在于步驟SI中，將所述非晶硅層晶化為多晶硅層的過程包括除氫和激光輻照。
4.如權(quán)利要求I所述的CMOS晶體管的制造方法，其特征還在于，形成所述柵電極的步驟包括 S5.沉積柵氧化層，然后在所述柵氧化層上沉積單層或多層的金屬或者合金，并刻蝕形成柵電極。
5.如權(quán)利要求4所述的CMOS晶體管的制造方法，其特征還在于，形成所述歐姆接觸層的步驟包括 S6.對所述柵金屬層進行一次光刻，然后利用光刻后的柵電極作為N型輕摻雜的掩膜板進行源漏輕摻雜，從而在所述N溝道和P溝道上形成輕摻雜層； S7.利用光刻后的柵電極作為掩膜板向所述P溝道上的輕摻雜層注入硼原子進行重摻雜，從而在P溝道的輕摻雜層形成P溝道歐姆接觸層；利用光刻后的柵金屬層所述掩膜板向所述N溝道上的輕摻雜層注入磷原子進行重摻雜，從而在N溝道的輕摻雜層形成N溝道歐姆接觸層。
6.如權(quán)利要求I或5所述的CMOS晶體管的制造方法，其特征還在于在步驟S2和S7中采用b2h6/h2或bf3/h2氣體注入硼原子。
7.如權(quán)利要求I或5所述的CMOS晶體管的制造方法，其特征還在于在步驟S4和S7中采用ph3/h2或者PC13/H2氣體注入磷原子。
8.如權(quán)利要求I所述的CMOS晶體管的制造方法，其特征還在于，在沉積所述非晶硅層前，沉積厚度為100 ~ 4000A的緩沖層。
9.如權(quán)利要求5所述的CMOS晶體管的制造方法，其特征還在于，形成所述源、漏電極的步驟包括 S8.沉積層間絕緣層，然后在所述層間絕緣層上制作至少兩個接觸孔，所述接觸孔分別通到所述P溝道歐姆接觸層和N溝道歐姆接觸層； S9.在具有接觸孔的層間絕緣層上依次沉積形成單層或多層結(jié)構(gòu)的金屬層或者合金層，然后對所述金屬層或合金層進行刻蝕形成信號線及源、漏電極。
10.一種陣列基板制造方法，其特征在于，包含權(quán)I至權(quán)9任一項所述的CMOS晶體管的制造方法，所述陣列基板制造方法還包括 S10.沉積鈍化層，并在鈍化層制作有至少兩個過孔，所述過孔分別通到所述COMS晶體管的漏電極； S11.在制作有過孔的鈍化層上沉積透明導(dǎo)電層，并通過一次光刻形成N溝道側(cè)透明像素電極和P溝道側(cè)透明像素電極。
全文摘要
本發(fā)明提供一種CMOS晶體管及其制造方法，其中形成溝道的步驟包括S1.在基板上沉積非晶硅層，然后將所述非晶硅層晶化為多晶硅層；S2.向所述多晶硅層注入硼原子，然后通過刻蝕所述注入硼原子后的多晶硅層形成N溝道區(qū)域和P溝道區(qū)域；S3.通過一次構(gòu)圖工藝對應(yīng)于所述N溝道區(qū)域形成光刻膠半保留區(qū)域，對應(yīng)于所述P溝道區(qū)域形成光刻膠全保留區(qū)域；S4.采用灰化工藝將光刻膠半保留區(qū)域的光刻膠去除并保留部分光刻膠全保留區(qū)域的光刻膠，采用離子注入的方式注入磷原子，在所述N溝道區(qū)域形成N溝道，在所述P溝道區(qū)域形成P溝道。本發(fā)明通過一次構(gòu)圖實現(xiàn)了P、N溝道，降低了低溫多晶硅工藝的復(fù)雜度，減少了基于低溫多晶硅的顯示器件的成本。
文檔編號H01L21/77GK102881657SQ20121036531
公開日2013年1月16日 申請日期2012年9月26日 優(yōu)先權(quán)日2012年9月26日
發(fā)明者孫冰 申請人:京東方科技集團股份有限公司