專利名稱：發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于發(fā)光二極管(LED)技術(shù)領(lǐng)域，具體涉及由金屬亞波長嵌入式光柵激發(fā)的表面等離子體激元(SPPs, Surface Plasmon Polaritons)增強(qiáng)的發(fā)光二極管(LED)領(lǐng)域。
背景技術(shù)：
SPPs是光和金屬表面自由電子相互作用引起的一種電磁波模式。它局限于金屬和介質(zhì)界面附近，沿表面?zhèn)鞑?，在垂直界面方向呈指?shù)衰減，其電磁能量被強(qiáng)烈束縛在界面附近，具有強(qiáng)大的近場增強(qiáng)效應(yīng)。SPPs比空氣中傳播的光具有更高的波數(shù)，因此目前在近場光應(yīng)用和納米光子學(xué)方面被廣泛采用，但同時(shí)也造成SPPs不能與光波直接耦合。因此需在金屬與介質(zhì)界面加入特殊結(jié)構(gòu)以改變?nèi)肷涔獠ǖ牟ㄊ?，才能使SPPs與入射光波耦合成為可能。常見的SPPs激發(fā)方式有棱鏡耦合、光柵耦合和近場耦合(粗糙表面散射和NSOM探針·激發(fā))等。SPPs效應(yīng)為提升LED發(fā)光效率的研究提供了全新的思路并且具有極大的潛力。已經(jīng)有這樣的報(bào)道，當(dāng)由SPPs產(chǎn)生的亞波長局部電磁場接近具有能帶隙的增益介質(zhì)(發(fā)光層)時(shí)，能帶隙中的電子一空穴對(duì)的能量能轉(zhuǎn)移到SPPs。例如當(dāng)介質(zhì)為半導(dǎo)體量子阱時(shí)，發(fā)生“量子講一表面等離子體激元緊稱合”(參考K. Okamoto, I. Nimi, A. Shvartser, Y.Narukawa, T. Mkaiand, A. Scherer, “Surface-Plasmon-enhanced light emitters based onInGaN quantum wells. ”Nature Mat. 3，601 (2004))。半導(dǎo)體量子講激發(fā)電子一空穴對(duì)，并且電子一空穴對(duì)的能量被轉(zhuǎn)移到SPPs。從理論上講，納米金屬體距發(fā)光層的距離應(yīng)盡可能的接近以獲得高的耦合效率。通過計(jì)算得知，當(dāng)納米金屬體距發(fā)光層的距離大于200nm(約為SPPs波的穿透深度)時(shí)，SPPs的耦合效率將大幅降低。但在LED芯片的實(shí)際生產(chǎn)過程中會(huì)遇到阻礙首先對(duì)于目前LED芯片生產(chǎn)中廣泛采用的MOCVD法，將納米金屬體直接做在發(fā)光層之上是無法實(shí)現(xiàn)的，因?yàn)榻饘賹又蠠o法繼續(xù)生長P型層；而為了保證電流的橫向擴(kuò)散，P型層的厚度往往大于300nm。因此若將納米金屬體設(shè)置在表面，加上隔離層后，納米金屬體距發(fā)光層的距離無法滿足上述要求。

發(fā)明內(nèi)容
本發(fā)明的目的是在現(xiàn)有的LED芯片結(jié)構(gòu)基礎(chǔ)上不改變其原有基本結(jié)構(gòu)參數(shù)的同時(shí)縮短納米金屬體距發(fā)光層的距離以提高SPPs的耦合效率，提出了發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)及制備方法。本發(fā)明的技術(shù)方案之一是發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)，位于包含襯底、η型層、發(fā)光層和P型層的LED芯片的P型層之上，其特征在于，所述金屬亞波長嵌入式光柵結(jié)構(gòu)包括隔離層、納米金屬體和保護(hù)層，所述隔離層嵌入到P型層上表面呈周期性分布的下凹的坑道中用于防止納米金屬體與P型層之間存在歐姆接觸導(dǎo)致耦合到SPPs的能量被損耗，所述隔離層的材料是復(fù)折射率的虛部(反應(yīng)光波在介質(zhì)中傳播的衰減情況)為O. I以下的絕緣膜，所述隔離層的的厚度優(yōu)選為2(T25nm ;所述納米金屬體嵌入到隔離層，所述納米金屬體采用金屬，所述納米金屬體的厚度為5(Tl00nm，所述P型層下凹坑道的深度(P型層4刻蝕深度)根據(jù)P型層的厚度而定，應(yīng)保證納米金屬體距發(fā)光層的距離為IOlOOnm;所述金屬納米體之上設(shè)有保護(hù)層，保護(hù)層的具體作用是保護(hù)納米金屬體使其避免因接觸空氣而被氧化或損傷，保護(hù)層的厚度優(yōu)選為2(T25nm，保護(hù)層的材料為物理、化學(xué)性質(zhì)穩(wěn)定的透明絕緣膜。本發(fā)明的技術(shù)方案之二是發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)的制備方法，首先，選用常規(guī)方法制造的LED芯片結(jié)構(gòu)，所述LED芯片結(jié)構(gòu)包括襯底、η型層、發(fā)光層和P型層，具體制備過程如下I.在P型層表面旋涂一層光刻膠并烘干；2.根據(jù)預(yù)先設(shè)定的隔離層、納米金屬體和保護(hù)層構(gòu)成的光柵結(jié)構(gòu)的光柵周期、光 柵占空比、金屬亞波長嵌入式光柵結(jié)構(gòu)的光柵陣列的尺寸和間隔參數(shù)，利用電子束光刻方法刻蝕使光刻膠形成光刻膠光柵結(jié)構(gòu)；3.利用常規(guī)的刻蝕方法對(duì)P型層刻蝕所需的深度形成下凹坑道，所述P型層下凹坑道的深度(P型層4刻蝕深度)根據(jù)P型層的厚度而定，應(yīng)保證納米金屬體距發(fā)光層的距離為10 200nm ；4.利用PECVD法在下凹坑道表面沉積一層氮化硅隔離層，厚度為2(T25nm ；5.米用磁控派射的方法,于高純IS氣氣氛中在基片表面沉積一層厚度約為50nm的金屬膜，鍍膜完成后，金屬層均勻附著在刻蝕形成的坑道內(nèi)形成納米金屬體及光刻膠表面形成金屬層。6.清洗除去光刻膠以及附著在光刻膠表面的金屬層，形成光柵周期為100 600nm,光柵占空比為1:1 9:1的金屬亞波長嵌入式光柵；7.為保護(hù)納米金屬體不被氧化或損傷，金屬亞波長嵌入式光柵結(jié)構(gòu)的制備完成后，利用電子束蒸發(fā)法蒸鍍一層厚度為20nm的SiO2保護(hù)膜53。本發(fā)明的有益效果是本發(fā)明所述的發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)，從電子-空穴對(duì)獲取能量產(chǎn)生SPPs ;通過SPPs與多量子阱發(fā)光層耦合大幅提升自發(fā)輻射率進(jìn)而大幅提高內(nèi)量子效率。通過SPPs與出射光波耦合增強(qiáng)光出射，并通過亞波長光柵結(jié)構(gòu)減小出射光發(fā)散角、控制出射光方向，在特定方向上極大提升LED的外量子效率。


圖IA是本發(fā)明的嵌入式光柵結(jié)構(gòu)在LED芯片中俯視方向的結(jié)構(gòu)示意圖。圖IB是本發(fā)明的嵌入式光柵結(jié)構(gòu)在LED芯片中側(cè)視方向的結(jié)構(gòu)示意圖。圖2是圖IB中的嵌入式光柵結(jié)構(gòu)的放大結(jié)構(gòu)示意圖。圖3A是圖2中嵌入式光柵結(jié)構(gòu)的俯視圖。圖3B是圖2中嵌入式光柵結(jié)構(gòu)的側(cè)視圖。圖4A和圖4B是圖3A中的嵌入式光柵結(jié)構(gòu)的陣列結(jié)構(gòu)示意圖。圖5A至5F本發(fā)明嵌入式光柵結(jié)構(gòu)的制備過程示意圖。附圖標(biāo)記說明襯底I、η型層2、發(fā)光層3、ρ型層4、金屬亞波長嵌入式光柵結(jié)構(gòu)5、隔離層51、納米金屬體52、保護(hù)層53、金屬層54、η電極6、ρ電極7、光刻膠8。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步的說明。如圖IA和圖IB所示的LED芯片結(jié)構(gòu)，自下而上襯底I、η型層2、發(fā)光層3和ρ型層4依次疊放在襯底I之上。其中襯底I可采用藍(lán)寶石；η型層2和ρ型層4可以根據(jù)具體要求為多層結(jié)構(gòu)，例如η型層2可以包括緩沖層、電子注入層、電子傳輸層、空穴阻擋層等等；發(fā)光層3通常也可以是多層結(jié)構(gòu)，例如多量子阱結(jié)構(gòu)等；η型層2之上設(shè)有η電極6，ρ型層4之上設(shè)有ρ電極7。上述LED芯片結(jié)構(gòu)為現(xiàn)有技術(shù)，因此不再詳細(xì)介紹。本發(fā)明所述的發(fā)光二極管表面金屬亞波長嵌 入式光柵結(jié)構(gòu)5,位于包含襯底I、η型層2、發(fā)光層3和ρ型層4的LED芯片的ρ型層4之上，如圖2所示，所述金屬亞波長嵌入式光柵結(jié)構(gòu)5包括隔離層51、納米金屬體52和保護(hù)層53，所述隔離層51嵌入到ρ型層4上表面呈周期性分布的下凹的坑道中用于防止納米金屬體51與ρ型層4之間存在歐姆接觸導(dǎo)致耦合到SPPs的能量被損耗，所述隔離層51的材料是復(fù)折射率的虛部(反應(yīng)光波在介質(zhì)中傳播的衰減情況)為O. I以下的絕緣膜，例如可以采用氧化鋅(ZnO)、氮化硅(SiN)等，所述隔離層51的的厚度優(yōu)選為2(T25nm ;所述納米金屬體52嵌入到隔離層51，所述納米金屬體52采用金屬,優(yōu)選銀(Ag)或金(Au),所述納米金屬體52的厚度為5(Tl00nm,優(yōu)選為5(T60nm，所述ρ型層4下凹坑道的深度(P型層4刻蝕深度)根據(jù)ρ型層4的厚度而定，應(yīng)保證納米金屬體52距發(fā)光層3的距離為l(T200nm ;所述金屬納米體51之上設(shè)有保護(hù)層53，保護(hù)層53的具體作用是保護(hù)納米金屬體52使其避免因接觸空氣而被氧化或損傷，保護(hù)層53的厚度優(yōu)選為2(T25nm，保護(hù)層53的材料為物理、化學(xué)性質(zhì)穩(wěn)定的透明絕緣膜如二氧化硅(SiO2)等。如圖3A、圖3B，金屬亞波長嵌入式光柵結(jié)構(gòu)5中的隔離層51、納米金屬體52和保護(hù)層53構(gòu)成的光柵結(jié)構(gòu)呈周期性分布，分布周期為10(T600nm，具體視發(fā)光中心波長而定，所述一個(gè)周期內(nèi)的光柵結(jié)構(gòu)的納米金屬體52寬度與光柵結(jié)構(gòu)的剩余寬度構(gòu)成的光柵占空比為I: I 9: I。參考圖4A、4B，金屬亞波長嵌入式光柵結(jié)構(gòu)5可以設(shè)置成陣列結(jié)構(gòu)，陣列的重復(fù)性周期單元例如設(shè)置面積為1Χ1μπΓ600Χ600μπι2的正方形，也可以設(shè)置成在可能性允許范圍內(nèi)的其他任意形狀和任意尺寸；陣列的重復(fù)性周期單元之間的間隔例如為I 600 μ m，根據(jù)LED芯片的不同規(guī)格也可以設(shè)定為其它值，可通過調(diào)節(jié)陣列的重復(fù)性周期單元之間的間隔來調(diào)節(jié)光柵結(jié)構(gòu)在LED芯片表面的覆蓋程度。換言之，芯片表面可以覆滿一整塊光柵區(qū)域如圖4A所示，也可以分為多塊光柵陣列區(qū)域如圖4B所示。本發(fā)明具有實(shí)用效果的原理是根據(jù)上述的由金屬亞波長嵌入式光柵激發(fā)的SPPs增強(qiáng)的LED結(jié)構(gòu)，當(dāng)電流通過ρ電極、ρ型層和η電極、η型層注入到發(fā)光層時(shí)，注入的電流能有效的形成電子一空穴對(duì)。在垂直方向上靠近發(fā)光層的納米金屬體從電子一空穴對(duì)獲取能量并產(chǎn)生表面等離子體激元。研究表明，一旦SPPs被激發(fā)，電子一空穴對(duì)復(fù)合產(chǎn)生激子的能量除了通過輻射躍遷、非輻射躍遷的方式衰減外，會(huì)將能量直接耦合到SPPs中，這三種形式的能量衰減是一個(gè)競爭過程。當(dāng)LED的發(fā)光波長中心與SPPs的共振波長匹配時(shí)，SPPs的態(tài)密度非常大，激子能量以遠(yuǎn)大于另外兩種衰減方式的速率耦合到SPPs中，極大的提高激子能量的衰減速率，加快自發(fā)輻射速率，從而提高LED發(fā)光的內(nèi)量子效率。
發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)的制備方法，首先，選用常規(guī)方法制造的LED芯片結(jié)構(gòu)，所述LED芯片結(jié)構(gòu)(簡稱基片)包括襯底I、η型層2、發(fā)光層3、ρ型層
4、η電極6、ρ電極7，每一部分的厚度根據(jù)不同要求可為任意值，均不影響本發(fā)明的實(shí)施方案。如圖5Α至5F，在常規(guī)LED芯片結(jié)構(gòu)的基礎(chǔ)上，具體制備過程如下I.如圖5Α，在ρ型層4表面旋涂一層光刻膠8并烘干；本實(shí)施例的具體參數(shù)設(shè)置為轉(zhuǎn)速為7000rpm，預(yù)旋10s，旋涂40s ;烘干后光刻膠厚度約為800nm。2.如圖5B，根據(jù)預(yù)先設(shè)定的隔離層51、納米金屬體52和保護(hù)層53構(gòu)成的光柵結(jié)構(gòu)的光柵周期、光柵占空比、金屬亞波長嵌入式光柵結(jié)構(gòu)5的光柵陣列的尺寸和間隔參數(shù)，利用電子束光刻方法刻蝕使光刻膠形成光刻膠光柵結(jié)構(gòu)。3.如圖5C，利用常規(guī)的刻蝕方法，例如反應(yīng)離子刻蝕(RIE)對(duì)P型層4刻蝕所需的深度形成下凹坑道，所述P型層4下凹坑道的深度(P型層4刻蝕深度)根據(jù)P型層4的厚度而定，應(yīng)保證納米金屬體52距發(fā)光層3的距離為IOlOOnm ； 4.如圖5D，利用PECVD法在下凹坑道表面沉積一層氮化硅(SiN)隔離層51，厚度為2(T25nm。沉積的工藝條件為反應(yīng)室預(yù)真空度為< 2. 0X10_3Pa，以硅烷(SiH4)和氨(NH3)作等離子氣源，沉積時(shí)氣壓為6(T80Pa，溫度為200°C ^300°C (優(yōu)選250°C )，射頻電源頻率為1(Γ 5ΜΗζ (優(yōu)選13. 56MHz)，輸出功率為O. 2W/cm2。5.如圖5E，采用磁控濺射的方法，于高純氬氣氣氛中在基片表面沉積一層厚度約為50nm的金屬膜(如Ag膜或Au膜，本實(shí)施例選擇Ag膜)。磁控濺射工藝條件為靶材選用純度為99. 99%的銀靶，靶直徑90mm，靶厚5mm ;基片與靶材距離為150mm ;本底真空度<
5.OX 10_4Pa，工作氬氣壓為O. 3Pa ;用直流濺射，電壓為320V，電流為50mA，薄膜沉積速率約為2nm/min,沉積時(shí)間為25min。鍍膜完成后,金屬層均勻附著在刻蝕形成的坑道內(nèi)形成納米金屬體52及光刻膠表面形成金屬層54。6.如圖5F，清洗除去光刻膠8以及附著在光刻膠表面的金屬層54 ;具體過程為將樣品置入丙酮中超聲清洗10mirT20min，除去光刻膠8以及附著在光刻膠表面的金屬層54,形成光柵周期為10(T600nm,光柵占空比為1:1 9:1的金屬亞波長嵌入式光柵；所述光柵周期應(yīng)略小于所對(duì)應(yīng)的LED發(fā)光的中心波長。7.為保護(hù)納米金屬體52不被氧化或損傷，金屬亞波長嵌入式光柵結(jié)構(gòu)的制備完成后，利用電子束蒸發(fā)法蒸鍍一層厚度為20nm的SiO2保護(hù)膜53。電子束蒸發(fā)工藝為蒸發(fā)室的真空度為< 5. 0X10_4Pa，基片架離蒸發(fā)源的距離為30cm，基片架溫度約為30(T400°C，蒸發(fā)源為純度為99. 98%的塊狀SiO2,電子束加熱時(shí)SiO2置于內(nèi)襯石墨層的坩堝內(nèi)。蒸鍍SiO2保護(hù)膜53后即能夠獲得金屬亞波長嵌入式光柵激發(fā)的SPPs增強(qiáng)的LED芯片。本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里所述的實(shí)施例是為了幫助讀者理解發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)，位于包含襯底、n型層、發(fā)光層和p型層的LED芯片的p型層之上，其特征在于，所述金屬亞波長嵌入式光柵結(jié)構(gòu)包括隔離層、納米金屬體和保護(hù)層，所述隔離層嵌入到P型層上表面呈周期性分布的下凹的坑道中用于防止納米金屬體與P型層之間存在歐姆接觸導(dǎo)致耦合到SPPs的能量被損耗，所述隔離層的材料是復(fù)折射率的虛部(反應(yīng)光波在介質(zhì)中傳播的衰減情況)為0. I以下的絕緣膜，所述隔離層的的厚度優(yōu)選為2(T25nm ;所述納米金屬體嵌入到隔離層，所述納米金屬體采用金屬，所述納米金屬體的厚度為5(Tl00nm，所述p型層下凹坑道的深度(p型層4刻蝕深度)根據(jù)P型層的厚度而定，應(yīng)保證納米金屬體距發(fā)光層的距離為IOlOOnm ;所述金屬納米體之上設(shè)有保護(hù)層，保護(hù)層的具體作用是保護(hù)納米金屬體使其避免因接觸空氣而被氧化或損傷，保護(hù)層的厚度優(yōu)選為2(T25nm，保護(hù)層的材料為物理、化學(xué)性質(zhì)穩(wěn)定的透明絕緣膜。
2.根據(jù)權(quán)利要求I所述的發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)，其特征在于，所述金屬亞波長嵌入式光柵結(jié)構(gòu)中的隔離層、納米金屬體和保護(hù)層構(gòu)成的光柵結(jié)構(gòu)呈周期性分布，分布周期為10(T600nm,具體視發(fā)光中心波長而定,所述一個(gè)周期內(nèi)的光柵結(jié)構(gòu)的納米金屬體52寬度與光柵結(jié)構(gòu)的剩余寬度構(gòu)成的光柵占空比為1:廣9:1。
3.發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)的制備方法，首先，選用常規(guī)方法制造的LED芯片結(jié)構(gòu)，所述LED芯片結(jié)構(gòu)包括襯底、n型層、發(fā)光層和p型層，具體制備過程如下 步驟I.在p型層表面旋涂一層光刻膠并烘干； 步驟2.根據(jù)預(yù)先設(shè)定的隔離層、納米金屬體和保護(hù)層構(gòu)成的光柵結(jié)構(gòu)的光柵周期、光柵占空比、金屬亞波長嵌入式光柵結(jié)構(gòu)的光柵陣列的尺寸和間隔參數(shù)，利用電子束光刻方法刻蝕使光刻膠形成光刻膠光柵結(jié)構(gòu)； 步驟3.利用常規(guī)的刻蝕方法對(duì)p型層刻蝕所需的深度形成下凹坑道，所述p型層下凹坑道的深度(P型層4刻蝕深度)根據(jù)p型層的厚度而定，應(yīng)保證納米金屬體距發(fā)光層的距離為10 200nm ； 步驟4.利用PECVD法在下凹坑道表面沉積一層氮化硅隔離層，厚度為2(T25nm ； 步驟5.采用磁控濺射的方法，于高純氬氣氣氛中在基片表面沉積一層厚度約為50nm的金屬膜，鍍膜完成后，金屬層均勻附著在刻蝕形成的坑道內(nèi)形成納米金屬體及光刻膠表面形成金屬層。 步驟6.清洗除去光刻膠以及附著在光刻膠表面的金屬層，形成光柵周期為100 600nm,光柵占空比為1:1 9:1的金屬亞波長嵌入式光柵； 步驟7.為保護(hù)納米金屬體不被氧化或損傷，金屬亞波長嵌入式光柵結(jié)構(gòu)的制備完成后，利用電子束蒸發(fā)法蒸鍍一層厚度為20nm的SiO2保護(hù)膜53。
全文摘要
本發(fā)明涉及發(fā)光二極管表面金屬亞波長嵌入式光柵結(jié)構(gòu)及制備方法。位于包含襯底、n型層、發(fā)光層和p型層的LED芯片的p型層之上，其特征在于，所述金屬亞波長嵌入式光柵結(jié)構(gòu)包括隔離層、納米金屬體和保護(hù)層，所述隔離層嵌入到p型層上表面呈周期性分布的下凹的坑道中用于防止納米金屬體與p型層之間存在歐姆接觸導(dǎo)致耦合到SPPs的能量被損耗；所述納米金屬體嵌入到隔離層，所述納米金屬體采用金屬，所述納米金屬體的厚度為50~100nm，所述p型層下凹坑道的深度根據(jù)p型層的厚度而定；所述金屬納米體之上設(shè)有保護(hù)層。本發(fā)明的有益效果是通過SPPs與多量子阱發(fā)光層耦合大幅提升自發(fā)輻射率進(jìn)而大幅提高內(nèi)量子效率。
文檔編號(hào)H01L33/20GK102800771SQ20121032830
公開日2012年11月28日 申請(qǐng)日期2012年9月7日 優(yōu)先權(quán)日2012年9月7日
發(fā)明者林祖?zhèn)? 宋科田, 祁康成, 曹貴川 申請(qǐng)人:電子科技大學(xué)