缺陷密度計(jì)算方法
【專利摘要】本發(fā)明公開了一種缺陷密度計(jì)算方法，包括以下步驟：S1、計(jì)算晶圓生產(chǎn)線上芯片的產(chǎn)品良率Wafer?Yield；S2、計(jì)算所述產(chǎn)品單個(gè)芯片的面積DieArea；S3、根據(jù)器件測(cè)試項(xiàng)目系數(shù)Device?Test?Bin、光刻系數(shù)Litho?Coefficient和工藝技術(shù)系數(shù)Technology?Coefficient計(jì)算所述產(chǎn)品的芯片制造過程的復(fù)雜度系數(shù)N；S4、根據(jù)芯片的產(chǎn)品良率Wafer?Yield、面積Die?Area及復(fù)雜度系數(shù)N計(jì)算缺陷密度D0。本發(fā)明通過器件測(cè)試項(xiàng)目系數(shù)B、光刻系數(shù)L和工藝技術(shù)系數(shù)T計(jì)算復(fù)雜度系數(shù)N，通過修正后的N計(jì)算缺陷密度大小，減小了缺陷密度與實(shí)際晶圓制程能力的誤差，同時(shí)該計(jì)算方法及工藝流程不會(huì)產(chǎn)生額外的成本。
【專利說明】缺陷密度計(jì)算方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別是涉及一種缺陷密度計(jì)算方法。
【背景技術(shù)】
[0002]目前，半導(dǎo)體制造工序是先在一片晶圓上同時(shí)生長(zhǎng)幾百上千個(gè)相同的芯片，全部制程完成后的晶圓又稱為裸片。通過對(duì)裸片的測(cè)試挑選出合格的芯片，并切割封裝成產(chǎn)品。通常，對(duì)一條晶圓生產(chǎn)線的某種產(chǎn)品良率Wafer Yield的計(jì)算方法是，首先隨即挑選同一條晶圓生產(chǎn)線生產(chǎn)的此種產(chǎn)品的裸片若干(數(shù)量可以根據(jù)生產(chǎn)情況變化)，然后測(cè)試挑選的所有裸片上的全部芯片，用Wafer Yield的計(jì)算公式:
[0003]Wafer Yield=合格芯片數(shù)量/芯片總數(shù)
[0004]得到某種產(chǎn)品的產(chǎn)品良率Wafer Yield。
[0005]但是，由于一條晶圓生產(chǎn)線會(huì)生產(chǎn)不同的產(chǎn)品，而對(duì)于不同產(chǎn)品，由于其芯片設(shè)計(jì)和制造工藝不同，產(chǎn)品良率Wafer Yield也會(huì)有所不同。因此，某種產(chǎn)品的產(chǎn)品良率WaferYield就不能反映晶圓生產(chǎn)線的能力。為了解決這個(gè)問題，引入了表示晶圓生產(chǎn)線能力的指標(biāo):缺陷密度(Defect (Iensity)Dci,單位為缺陷個(gè)數(shù)每平方英寸,缺陷密度Dci可以由產(chǎn)品良率 Wafer Yield 計(jì)算。
[0006]目前廣泛使用缺陷密度公式表示某種產(chǎn)品的產(chǎn)品良率與缺陷密度的關(guān)系為:
【權(quán)利要求】
1.一種缺陷密度計(jì)算方法，其特征在于，所述方法包括以下步驟: 51、計(jì)算晶圓生產(chǎn)線上芯片的產(chǎn)品良率WaferYield ； 52、計(jì)算所述產(chǎn)品單個(gè)芯片的面積DieArea ； 53、根據(jù)器件測(cè)試項(xiàng)目系數(shù)DeviceTest Bin、光刻系數(shù)Litho Coefficient和工藝技術(shù)系數(shù)Technology Coefficient計(jì)算所述產(chǎn)品的芯片制造過程的復(fù)雜度系數(shù)N ； 54、根據(jù)芯片的產(chǎn)品良率WaferYield、面積Die Area及復(fù)雜度系數(shù)N計(jì)算缺陷密度D0。
2.根據(jù)權(quán)利要求1所述的缺陷密度計(jì)算方法，其特征在于，所述步驟S3中復(fù)雜度系數(shù)N為器件測(cè)試項(xiàng)目系數(shù)Device Test Bin、光刻系數(shù)Litho Coefficient和工藝技術(shù)系數(shù)Technology Coefficient三者的乘積除以三者之和，即

3.根據(jù)權(quán)利要求2所述的缺陷密度計(jì)算方法，其特征在于，所述光刻系數(shù)LithoCoefficient由DUV層數(shù)和1-LINE層數(shù)計(jì)算而得，光刻系數(shù)Litho Coefficient等于DUV層數(shù)乘以 I 再加上 1-LINE 層數(shù)乘以 0.5,即 Litho Coefficient=DUV layers*l+I_LINElayers氺0.5。
4.根據(jù)權(quán)利要求2所述的缺陷密度計(jì)算方法，其特征在于，所述器件測(cè)試項(xiàng)目DeviceTest Bin的數(shù)值為所需測(cè)試項(xiàng)目的總數(shù)。
5.根據(jù)權(quán)利要求2所述的缺陷密度計(jì)算方法，其特征在于，所述芯片包括邏輯器件、混合信號(hào)器件、閃存存儲(chǔ)器和靜態(tài)隨機(jī)存儲(chǔ)器，工藝技術(shù)包括0.5 μ m、0.35 μ m、0.18 μ m和0.13 μ m 工藝。
6.根據(jù)權(quán)利要求5所述的缺陷密度計(jì)算方法，其特征在于，所述工藝技術(shù)系數(shù)Technology Coefficient 具體為: 混合信號(hào)器件和靜態(tài)隨機(jī)存儲(chǔ)器0.5 μ m、0.35μπι、0.18 μ m和0.13 μ m工藝中，工藝技術(shù)系數(shù) Technology Coefficient 分別為 A、2A、4A、8A ； 邏輯器件和閃存存儲(chǔ)器0.5 μ m、0.35μπι、0.18 μ m和0.13 μ m工藝中，工藝技術(shù)系數(shù)Technology Coefficient 分別為 A-B、2A-B、4A-B、8A-B ； 其中A和B的值均為預(yù)設(shè)常數(shù)。
7.根據(jù)權(quán)利要求6所述的缺陷密度計(jì)算方法，其特征在于，所述A的值為0.3，B的值為 0.2。
8.根據(jù)權(quán)利要求1所述的缺陷密度計(jì)算方法，其特征在于，所述步驟S4中根據(jù)芯片的產(chǎn)品良率Wafer Yield、面積Die Area及復(fù)雜度系數(shù)N計(jì)算缺陷密度Dtl的公式為:
9.根據(jù)權(quán)利要求8所述的缺陷密度計(jì)算方法，其特征在于，所述步驟S4后還包括: 通過公式Dtl=FDc^0.0001*⑶PW-0.08，將Dtl進(jìn)行標(biāo)準(zhǔn)化，得到FDtl的值。
10.根據(jù)權(quán)利要求1所述的缺陷密度計(jì)算方法，其特征在于，所述步驟SI具體為: 挑選同一條生產(chǎn)線上的芯片，并對(duì)挑選出的芯片進(jìn)行測(cè)試；根據(jù)Wafer Yield=合 格芯片數(shù)量/芯片總數(shù)計(jì)算產(chǎn)品良率Wafer Yield的值。
【文檔編號(hào)】H01L21/66GK103579035SQ201210277071
【公開日】2014年2月12日 申請(qǐng)日期:2012年8月6日 優(yōu)先權(quán)日:2012年8月6日
【發(fā)明者】陳亞威 申請(qǐng)人:無錫華潤(rùn)上華科技有限公司