一種半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底和位于半導(dǎo)體襯底上方的至少兩個半導(dǎo)體鰭片，其中：所述至少兩個半導(dǎo)體鰭片的方向相互平行；以及所述至少兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面互不相同。本發(fā)明還提供一種用于制造上述半導(dǎo)體結(jié)構(gòu)的方法。本發(fā)明提供的技術(shù)方案具有如下優(yōu)點：通過改變部分襯底的晶向，可以在襯底表面上形成平行的，具有不同側(cè)面晶面的兩種半導(dǎo)體鰭片；所述兩種半導(dǎo)體鰭片側(cè)面晶面分別為{100}和{110},分別被用于形成NMOS和PMOS器件，有利于提高CMOS電路整體性能；由于兩種半導(dǎo)體鰭片結(jié)構(gòu)是平行的，利于減小光刻難度，以及避免晶圓面積浪費。
【專利說明】一種半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及包含鰭片的半導(dǎo)體結(jié)構(gòu)及其制造方法，具體地涉及用于FinFET的半導(dǎo)體鰭片及其制造方法。
【背景技術(shù)】
[0002]體硅FinFET (鰭式場效應(yīng)晶體管)的常規(guī)制造工藝是從襯底形成延伸的薄鰭，之后形成柵極介質(zhì)層和柵極，最終形成晶體管。研究發(fā)現(xiàn)，當(dāng)晶體管溝道方向沿{110}晶面的[110]晶向時，PMOS的空穴遷移率最高，而當(dāng)晶體管溝道方向沿{100}晶面的[110]晶向時，NMOS的電子遷移率最高(如圖1所示)。因此，為了提高CMOS電路性能，有人提出將PMOS和NMOS的鰭片半導(dǎo)體結(jié)構(gòu)分別制作在側(cè)面晶面為{110}和{100}的半導(dǎo)體鰭片上，其典型的工藝是采用晶面{100}，晶向[110]的襯底作為基底材料。方法是沿襯底[110]晶向刻蝕形成第一種半導(dǎo)體鰭片，沿襯底[100]晶向刻蝕形成第二種半導(dǎo)體鰭片，分別以第一種半導(dǎo)體鰭片和第二種半導(dǎo)體鰭片為結(jié)構(gòu)基礎(chǔ)形成PMOS和NMOS器件。圖2a示出了經(jīng)典體硅FinFET結(jié)構(gòu)示意圖，圖2b表明在一般方法中，采用旋轉(zhuǎn)FinFET的方法形成所需要的鰭片側(cè)面晶向結(jié)構(gòu)。
[0003]這種方式的缺點非常明顯:PMOS和NMOS器件的鰭片結(jié)構(gòu)不平行。這樣的設(shè)計不僅會增加光刻難度，也導(dǎo)致浪費更多的晶圓面積，最終增加成本。
[0004]因此，需要對此方法進行改進。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種改進的半導(dǎo)體鰭片結(jié)構(gòu)及其制造方法，有利于減小光刻難度，以及避免晶圓面積浪費。
[0006]本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底和位于半導(dǎo)體襯底上方的至少兩個半導(dǎo)體鰭片，其中:
[0007]所述至少兩個半導(dǎo)體鰭片的方向相互平行；以及
[0008]所述至少兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面互不相同。
[0009]本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，其中包括如下步驟:
[0010]提供第一半導(dǎo)體襯底，其具有第一晶面以及在所述第一晶面上預(yù)定第一晶向；
[0011]提供第二半導(dǎo)體襯底，其具有第二晶面以及在所述第二晶面上預(yù)定第二晶向；
[0012]將所述第二半導(dǎo)體襯底相對于所述第一半導(dǎo)體襯底旋轉(zhuǎn)，使得所述第一晶向與所述第二晶向形成預(yù)定角度；
[0013]將所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底進行鍵合；
[0014]選擇性地對局部的所述第一半導(dǎo)體襯底和其下方部分第二半導(dǎo)體襯底進行非晶化處理；
[0015]對所述第一半導(dǎo)體襯底和所述第二半導(dǎo)體襯底中非晶化區(qū)域進行選擇性固相外延，形成外延層，所述外延層具有與所述第二半導(dǎo)體襯底相同的晶向；[0016]分別在所述外延層和所述第一半導(dǎo)體襯底上形成相互平行的至少兩個半導(dǎo)體鰭片。
[0017]與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點:
[0018]通過改變部分襯底的晶向，可以在襯底表面上形成平行的，具有不同側(cè)面晶面的兩種半導(dǎo)體鰭片；所述兩種半導(dǎo)體鰭片側(cè)面晶面分別為{100}和{110}，分別被用于形成NMOS和PMOS器件，有利于提高CMOS電路整體性能；由于兩種半導(dǎo)體鰭片結(jié)構(gòu)是平行的，利于減小光刻難度，以及避免晶圓面積浪費。
【專利附圖】

【附圖說明】
[0019]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯，附圖中相同或相似的附圖標記代表相同或相似的部件。
[0020]圖1所示為在不同晶向的Si襯底上，載流子速度作為所采用的摻雜濃度的函數(shù)的曲線圖；
[0021]圖2a和2b所不為現(xiàn)有制造技術(shù)的體娃FinFet結(jié)構(gòu)不意圖和晶圓上的FinFet晶向選擇示意圖；
[0022]圖3為本發(fā)明方法所描述的半導(dǎo)體結(jié)構(gòu)制造方法流程圖；以及
[0023]圖4?圖10為根據(jù)本發(fā)明的方法制造半導(dǎo)體結(jié)構(gòu)的每個階段的示意圖。
【具體實施方式】
[0024]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0025]下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了各種特定的工藝和材料的例子，但是本領(lǐng)域技術(shù)人員可以意識到其他工藝的可應(yīng)用性和/或其他材料的使用。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本發(fā)明。
[0026]本發(fā)明的半導(dǎo)體結(jié)構(gòu)適合應(yīng)用于CMOS器件電路。其主要形成過程為:首先將沿同一方向具有不同晶向的半導(dǎo)體襯底鍵合，形成一種組合半導(dǎo)體結(jié)構(gòu)；其次利用離子注入將所述結(jié)構(gòu)的部分區(qū)域非晶化，之后通過固相外延，形成具有至少兩種晶向的半導(dǎo)體結(jié)構(gòu)表面；然后，在所述具有不同晶向的半導(dǎo)體結(jié)構(gòu)表面形成相互平行的半導(dǎo)體鰭片結(jié)構(gòu)，所述半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面具有不同的晶面，因此可針對性地形成不同類型器件，以利于提高電路性能。
[0027]本發(fā)明的主要優(yōu)勢在于:
[0028]提供了一種結(jié)構(gòu)和制造方法，在同一襯底表面形成具有不同側(cè)面晶面的半導(dǎo)體鰭片結(jié)構(gòu)，可用以提高CMOS電路性能，且所述半導(dǎo)體鰭片結(jié)構(gòu)互相平行。平行的半導(dǎo)體鰭片結(jié)構(gòu)有利于減小后續(xù)光刻工藝難度，降低幾何結(jié)構(gòu)復(fù)雜度，提高晶圓面積利用率，同時在電路設(shè)計中，平行的鰭片結(jié)構(gòu)更有利于排版，布線，避免引入其他失效機制。[0029]所述平行的鰭片結(jié)構(gòu)的側(cè)面具有不同的晶面，因此可用于形成不同類型器件。鰭片結(jié)構(gòu)的側(cè)面平行于器件的溝道方向，當(dāng)鰭片結(jié)構(gòu)的側(cè)面的晶面為{110}時，適于形成PMOS器件；當(dāng)鰭片結(jié)構(gòu)的側(cè)面的晶面為{100}時，適于形成NMOS器件。根據(jù)不同半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面，選擇合適的器件類型，以提升系統(tǒng)的整體性能。
[0030]圖3示出了本發(fā)明的一個實施例的流程圖，具體如下:
[0031]首先，在步驟SlOl和S102中，提供第一半導(dǎo)體襯底和第二半導(dǎo)體襯底，其都具有{100}晶面，在所述第一半導(dǎo)體襯底和第二半導(dǎo)體襯底上分別確定[110]晶向，所述[110]晶向平行于所述第一和第二半導(dǎo)體襯底的表面；之后，在步驟S103，將第二半導(dǎo)體襯底相對于第一半導(dǎo)體襯底旋轉(zhuǎn)45°使得它們各自的[110]晶向形成45°夾角，然后將第一半導(dǎo)體襯底和第二半導(dǎo)體襯底相互鍵合；然后，在步驟S104，選擇性地對局部第一半導(dǎo)體襯底和其下方部分第二半導(dǎo)體襯底進行非晶化處理；再后，在步驟S105對第一半導(dǎo)體襯底和第二半導(dǎo)體襯底中非晶化區(qū)域進行選擇性固相外延，外延層具有與第二半導(dǎo)體襯底相同的晶向；最后，在步驟S106，分別在所述外延層和所述第一半導(dǎo)體襯底上形成相互平行的至少兩個半導(dǎo)體鰭片，其中在所述外延層上形成第一半導(dǎo)體鰭片的側(cè)面的晶面可以為{110}或{100}，由于在外延層上的各個晶向相對于所述第一半導(dǎo)體襯底的相應(yīng)晶向形成45°夾角，因此當(dāng)在所述第一半導(dǎo)體襯底上形成與所述第一半導(dǎo)體鰭片相平行的第二半導(dǎo)體鰭片時，所述第二半導(dǎo)體鰭片的側(cè)面的晶面對應(yīng)為{100}或{110}。當(dāng)半導(dǎo)體鰭片的側(cè)面晶面為{100}時，將該半導(dǎo)體鰭片制作為NMOS器件，當(dāng)半導(dǎo)體鰭片的側(cè)面晶面為{110}時，將該半導(dǎo)體鰭片制作為PMOS器件，可以提高載流子的遷移率，提高器件的性能。通過在同一表面上形成相互平行并且具有不同的晶面的半導(dǎo)體鰭片可以降低制造工藝的難度，并且提高襯底的利用率。
[0032]下面，結(jié)合圖4-圖10對本發(fā)明的一個實施例的制造過程進行描述；
[0033]首先，如圖4所示，提供第一半導(dǎo)體襯底200。其材料優(yōu)選的為硅，也可以為鍺等單質(zhì)半導(dǎo)體。所述第一半導(dǎo)體襯底一般是圓形，為了區(qū)分或?qū)示蚨谱鞯娜笨诨驅(qū)蔬?01，襯底直徑常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。所述第一半導(dǎo)體襯底可以是標準厚度，從400微米到1000微米不等。所述第一半導(dǎo)體襯底優(yōu)選為{100}晶面、對準邊201優(yōu)選[110]晶向。
[0034]隨后，為了獲得較薄的第一半導(dǎo)體襯底，可以通過根據(jù)SMART⑶T工藝指導(dǎo)，在所述第一半導(dǎo)體襯底300的一側(cè)表面注入H ;注入劑量在IO16?2.107之間，注入深度在I?2 μ m,需要注意的是，所述注入深度優(yōu)選大于最后形成半導(dǎo)體鰭片結(jié)構(gòu)所需要的高度。然后通過后續(xù)工藝進行剝離形成I?2 μ m厚的第一半導(dǎo)體襯底。
[0035]接著，如圖5所示，提供第二半導(dǎo)體襯底300。其材料優(yōu)選與所述第一半導(dǎo)體襯底相同材料，但摻雜特性不做限制。所述第二半導(dǎo)體襯底一般是圓形，為了區(qū)分或?qū)示蚨谱鞯娜笨诨驅(qū)蔬?01，襯底直徑常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。所述第二半導(dǎo)體襯底可以是標準厚度，從400微米到1000微米不等。所述第二半導(dǎo)體襯底優(yōu)選為{100}晶面、對準邊301優(yōu)選[110]晶向。其中所述第一半導(dǎo)體襯底的尺寸和晶面與所述第二半導(dǎo)體襯底的尺寸和晶面相同。
[0036]然后，如圖6所示，將所述第二半導(dǎo)體襯底對準邊301相對所述第一半導(dǎo)體襯底對準邊201旋轉(zhuǎn)45°角。將所述第一半導(dǎo)體襯底注入H的一側(cè)表面與所述第二半導(dǎo)體襯底的一側(cè)表面進行直接鍵合。所述鍵合工藝采用如下步驟:對所述半導(dǎo)體襯底表面進行拋光，清洗，以及活化(OH—溶液或等離子體)處理；在室溫條件下，將所述半導(dǎo)體襯底表面貼合在一起。
[0037]隨后，如圖7所示，將鍵合結(jié)構(gòu)進行退火，退火溫度為400°C?600°C，優(yōu)選為500°C,退火時間30min?120min。此次退火目的在于使得注入襯底的H層與襯底結(jié)構(gòu)剝離。
[0038]之后，對鍵合結(jié)構(gòu)進行第二次退火，表面拋光，減薄。退火溫度為1000°C，退火時間為30min?8hr。此次退火目的在于增強第一半導(dǎo)體襯底和第二半導(dǎo)體襯底間的鍵合強度。經(jīng)過所述表面拋光，減薄后，鍵合在所述第二半導(dǎo)體襯底上的第一半導(dǎo)體襯底的剝離部分的厚度優(yōu)選略大于所述半導(dǎo)體鰭片的高度，最終形成所需要的預(yù)定深度的第一半導(dǎo)體襯底和第二半導(dǎo)體襯底的組合結(jié)構(gòu)。
[0039]接著，如圖8所示，在所述第一半導(dǎo)體襯底的表面形成圖案化掩膜層210，進行離子注入，形成所述第一半導(dǎo)體襯底和第二半導(dǎo)體襯底非晶化部分區(qū)域220。所述掩膜層優(yōu)選采用光致抗刻蝕劑掩膜，具體可以使用包含曝光和顯影的光刻工藝、電子束刻印(e-beamlithography)或其他合適的方法形成光致抗蝕劑掩模。所述離子注入的目的在于非晶化所注入的半導(dǎo)體區(qū)域，注入粒子優(yōu)選采用Ge，注入劑量范圍I.1013Α:πι2?I.1015/(:πι2，注入能量為400keV，離子注入深度需大于所述第一半導(dǎo)體襯底厚度，以將部分第二半導(dǎo)體襯底區(qū)域非晶化。
[0040]再后，如圖9所示，去除所述掩膜層，將所述非晶化區(qū)域選擇性固相外延。通過所述固相外延工藝，使所述非晶化區(qū)域有序化和再結(jié)晶，形成具有與第二半導(dǎo)體襯底相同類型的晶面和晶向結(jié)構(gòu)({100}晶面、[110]晶向)的外延層200。
[0041]然后，如圖1Oa和IOb所示，形成第一半導(dǎo)體鰭片200和第二半導(dǎo)體鰭片300結(jié)構(gòu)。首先，在結(jié)構(gòu)表面形成腐蝕掩蔽層；之后，采用濕法腐蝕或干法刻蝕，沿結(jié)構(gòu)對準邊0°或90°方向，形成相互平行的所述第一半導(dǎo)體鰭片和第二半導(dǎo)體鰭片結(jié)構(gòu)。所述第一半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面由第一半導(dǎo)體襯底對準邊晶向決定，為{110};所述第二半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面由第二半導(dǎo)體襯底對準邊旋轉(zhuǎn)45°角晶向決定，為{100}。至此，已形成所述半導(dǎo)體結(jié)構(gòu)。
[0042]再后，在第一半導(dǎo)體鰭片和第二半導(dǎo)體鰭片表明形成柵極介質(zhì)層，再在所述柵極介質(zhì)層上形成柵極。最終以第一半導(dǎo)體鰭片和第二半導(dǎo)體鰭片為結(jié)構(gòu)基礎(chǔ)分別形成PMOS和NMOS器件。所述柵極介質(zhì)層厚度在lnm-15nm，材料可為高K或低K材料。所述柵極厚度在20-90nm，材料可選自Poly-S1、T1、Co、N1、Al、W、合金、金屬硅化物。
[0043]下面，對根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)進行描述:
[0044]本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底和位于半導(dǎo)體襯底上方的至少兩個半導(dǎo)體鰭片，其中:所述至少兩個半導(dǎo)體鰭片的方向相互平行；以及所述至少兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面互不相同。
[0045]所述半導(dǎo)體襯底的材料優(yōu)選為硅或鍺，并具有預(yù)定摻雜類型和濃度。所述半導(dǎo)體襯底的晶面優(yōu)選為{100}晶面，所述兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面分別為{100}和{110}晶面。
[0046]所述半導(dǎo)體襯底包括第一半導(dǎo)體襯底、其下方的第二半導(dǎo)體襯底以及所述第二半導(dǎo)體襯底的外延層。所述至少兩個半導(dǎo)體鰭片分別由所述第一半導(dǎo)體襯底和所述第二半導(dǎo)體襯底的外延層形成。所述第一和第二半導(dǎo)體襯底之間相互鍵合在一起，并且其各自的[110]晶向形成45°交角。所述側(cè)面的晶面為{100}和{110}晶面的半導(dǎo)體鰭片分別用于形成NMOS和PMOS器件。
[0047]根據(jù)本發(fā)明的另一方面，考慮形成結(jié)構(gòu)表面具有三種不同晶面的半導(dǎo)體結(jié)構(gòu)的實施例。
[0048]首先，提供第一、第二以及第三半導(dǎo)體襯底。其材料優(yōu)選為硅，也可以為鍺等單質(zhì)半導(dǎo)體。所述第一、第二以及第三半導(dǎo)體襯底一般是圓形，為了區(qū)分或?qū)示蚨谱鞯娜笨诨驅(qū)蔬?，襯底直徑常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。所述第
一、第二以及第三半導(dǎo)體襯底可以是標準厚度，從400微米到1000微米不等。所述第一、第二以及第三半導(dǎo)體襯底優(yōu)選{100}晶面、對準邊優(yōu)選[110]晶向。
[0049]隨后，根據(jù)SMART⑶T工藝指導(dǎo)，在所述第一半導(dǎo)體襯底的一側(cè)表面注入H ;注入劑量在IO16~2.IO7之間，注入深度在I~2μπι，需要注意的是，所述注入深度優(yōu)選大于最后形成半導(dǎo)體鰭片結(jié)構(gòu)所需要的高度，
[0050]然后，將所述第二半導(dǎo)體襯底對準邊相對所述第一半導(dǎo)體襯底對準邊旋轉(zhuǎn)45°角。將所述第一半導(dǎo)體襯底注入H的一側(cè)表面與所述第二半導(dǎo)體襯底的一側(cè)表面進行直接鍵合。所述鍵合工藝采用如下步驟:對所述半導(dǎo)體襯底表面進行拋光，清洗，以及活化(0!1_溶液或等離子體)處理；在室溫條件下，將所述半導(dǎo)體襯底表面貼合在一起。
[0051]隨后，將鍵合結(jié)構(gòu)進行退火，退火溫度為400°C~600°C，優(yōu)選為500°C，退火時間30min~120min。此次退火目·的在于使得注入襯底的H層與襯底結(jié)構(gòu)剝離。
[0052]之后，對鍵合結(jié)構(gòu)進行第二次退火，表面拋光，減薄。退火溫度為1000°C，退火時間為30min~8hr。此次退火目的在于增強第一半導(dǎo)體襯底和第二半導(dǎo)體襯底間的鍵合強度。經(jīng)過所述表面拋光，形成所需要的第一半導(dǎo)體襯底和第二半導(dǎo)體襯底的組合結(jié)構(gòu)。
[0053]之后，對第三半導(dǎo)體襯底重復(fù)前面工藝，即注入，鍵合、退火以及剝離工藝，從而在第一半導(dǎo)體襯底和第二半導(dǎo)體襯底的組合結(jié)構(gòu)基礎(chǔ)上增加形成第三半導(dǎo)體襯底結(jié)構(gòu)。需要注意的，在鍵合工藝前，所述第三半導(dǎo)體相對于所述第一半導(dǎo)體襯底旋轉(zhuǎn)30°角度；同時結(jié)構(gòu)上的第三半導(dǎo)體襯底厚度略大于半導(dǎo)體鰭片高度。
[0054]接著，在所述第三半導(dǎo)體襯底的表面形成圖案化掩膜層，進行離子注入，在部分區(qū)域使得所述第三半導(dǎo)體襯底和部分第一半導(dǎo)體襯底區(qū)域非晶化，以及在部分區(qū)域使得所述第三半導(dǎo)體襯底，第一半導(dǎo)體襯底以及部分第二半導(dǎo)體襯底區(qū)域非晶化。所述掩膜層優(yōu)選采用光致抗刻蝕劑掩膜，具體可以使用包含曝光和顯影的光刻工藝、電子束刻印(e-beamlithography)或其他合適的方法形成光致抗蝕劑掩模。所述離子注入的目的在于非晶化所注入的半導(dǎo)體區(qū)域，注入粒子優(yōu)選采用Ge，注入劑量范圍I.1013Α:πι2~I.1015/(:πι2，注入能量為400keV，離子注入深度需大于所述第一半導(dǎo)體襯底厚度，以將部分第二半導(dǎo)體襯底區(qū)域非晶化。
[0055]再后，去除所述掩膜層，將所述非晶化區(qū)域選擇性固相外延。通過所述固相外延工藝，使所述非晶化區(qū)域有序化和再結(jié)晶，形成外延層結(jié)構(gòu)。所述外延層結(jié)構(gòu)部分區(qū)域具有與第一半導(dǎo)體襯底相同類型的晶面和晶向結(jié)構(gòu)(({100}晶面、[110]晶向))，所述外延層結(jié)構(gòu)部分區(qū)域具有與第二半導(dǎo)體襯底相同類型的晶面和晶向結(jié)構(gòu)({100}晶面、[100]晶向)。[0056]然后，形成第一、第二以及第三半導(dǎo)體鰭片結(jié)構(gòu)。首先，在結(jié)構(gòu)表面形成腐蝕掩蔽層；之后，采用濕法腐蝕或干法刻蝕，沿結(jié)構(gòu)對準邊0°或90°方向，形成相互平行的所述第一、第二以及第三半導(dǎo)體鰭片結(jié)構(gòu)。所述第一半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面由第一半導(dǎo)體襯底對準邊晶向決定，為{110};所述第二半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面由第二半導(dǎo)體襯底對準邊旋轉(zhuǎn)45°角晶向決定，為{100};所述第三半導(dǎo)體鰭片結(jié)構(gòu)側(cè)面晶面由第三半導(dǎo)體襯底對準邊旋轉(zhuǎn)30°角晶向決定，為{210}。至此，已形成所述半導(dǎo)體結(jié)構(gòu)。
[0057]根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)及其制造方法，通過改變部分襯底的晶向，可以在襯底表面上形成平行的，具有不同側(cè)面晶面的兩種半導(dǎo)體鰭片；所述兩種半導(dǎo)體鰭片側(cè)面晶面分別為{100}和{110}，分別被用于形成NMOS和PMOS器件，有利于提高CMOS電路整體性能；由于兩種半導(dǎo)體鰭片結(jié)構(gòu)是平行的，利于減小光刻難度，以及避免晶圓面積浪費，降低幾何結(jié)構(gòu)復(fù)雜度，提高晶圓面積利用率，同時在電路設(shè)計中，平行的鰭片結(jié)構(gòu)更有利于排版，布線，避免引入其他失效機制。
[0058]雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。
[0059]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底和位于半導(dǎo)體襯底上方的至少兩個半導(dǎo)體鰭片，其中: 所述至少兩個半導(dǎo)體鰭片的方向相互平行；以及 所述至少兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面互不相同。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述兩個半導(dǎo)體鰭片相互平行的側(cè)面的晶面分別為{100}和{110}晶面。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體襯底包括第一半導(dǎo)體襯底、其下方的第二半導(dǎo)體襯底以及所述第二半導(dǎo)體襯底的外延層。
4.根據(jù)權(quán)利要求1所述半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個半導(dǎo)體鰭片分別由所述第一半導(dǎo)體襯底和所述第二半導(dǎo)體襯底的外延層形成。
5.根據(jù)權(quán)利要求3所述半導(dǎo)體結(jié)構(gòu)，其中所述第一和第二半導(dǎo)體襯底之間相互鍵合在一起，并且其各自的[110]晶向形成45°交角。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述側(cè)面的晶面為{100}和{110}晶面的半導(dǎo)體鰭片分別用于形成NMOS和PMOS器件。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中還包括第三半導(dǎo)體鰭片，所述第三半導(dǎo)體鰭片與所述至少兩個半導(dǎo)體鰭片的方向相互平行，并且所述第三半導(dǎo)體鰭片與所述至少兩個半導(dǎo)體鰭片的相互平行的側(cè)面的晶面互不相同。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體襯底由第一半導(dǎo)體襯底、其下方的第二半導(dǎo)體襯底、第三半導(dǎo)體襯底，以及所述第二和第三半導(dǎo)體襯底的外延層所形成。
9.根據(jù)權(quán)利要求7所述半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個半導(dǎo)體鰭片分別由所述第一半導(dǎo)體襯底和所述第二半導(dǎo)體襯底的外延層形成，所述第三半導(dǎo)體鰭片形成在所述第三半導(dǎo)體襯底的外延層上。
10.一種半導(dǎo)體結(jié)構(gòu)的制造方法，其中包括如下步驟: 提供第一半導(dǎo)體襯底，其具有第一晶面以及在所述第一晶面上預(yù)定第一晶向； 提供第二半導(dǎo)體襯底，其具有第二晶面以及在所述第二晶面上預(yù)定第二晶向； 將所述第二半導(dǎo)體襯底相對于所述第一半導(dǎo)體襯底旋轉(zhuǎn)，使得所述第一晶向與所述第二晶向形成預(yù)定角度； 將所述第一半導(dǎo)體襯底與所述第二半導(dǎo)體襯底進行鍵合； 選擇性地對局部的所述第一半導(dǎo)體襯底和其下方部分第二半導(dǎo)體襯底進行非晶化處理； 對所述第一半導(dǎo)體襯底和所述第二半導(dǎo)體襯底中非晶化區(qū)域進行選擇性固相外延，形成外延層，所述外延層具有與所述第二半導(dǎo)體襯底相同的晶向； 分別在所述外延層和所述第一半導(dǎo)體襯底上形成相互平行的至少兩個半導(dǎo)體鰭片。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述第一晶面與所述第二晶面都為{100}晶面，所述第一晶向與所述第二晶向都為[110]晶向。
12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述預(yù)定角度為45°角。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中還包括如下步驟: 在所述第一半導(dǎo)體襯底的一側(cè)表面注入氫； 將注入氫后的第一半導(dǎo)體襯底的一側(cè)表面與所述第二半導(dǎo)體襯底進行鍵合；對所述第一和第二半導(dǎo)體襯底進行退火，剝離注入氫離子的第一半導(dǎo)體襯底；以及 對鍵合結(jié)構(gòu)的剝離的表面進行減薄和拋光。
14.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述非晶化處理包括如下步驟: 在所述第一半導(dǎo)體襯底上形成圖案化掩膜層； 通過離子注入，在所述第一半導(dǎo)體襯底上和其下方部分第二半導(dǎo)體襯底形成預(yù)定深度的非晶化區(qū)域。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中用Ge進行所述離子注入，注入劑量范圍I.1013/αιι2~I.1015/αιι2，注入能量400keV，離子注入深度大于所述第一半導(dǎo)體襯底厚度，以將部分所述第二半導(dǎo)體襯底區(qū)域非晶化。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述的預(yù)定深度大于所述第一半導(dǎo)體襯底厚度。
17.根據(jù)權(quán)利要求10或13所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述的鍵合包括如下步驟: 將所述第一和第二半導(dǎo)體襯底進行表面處理； 將所述第一半導(dǎo)體的一側(cè)表面與所述第二半導(dǎo)體表面貼合；以及 經(jīng)過退火處理形成鍵合。
18.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中所述形成至少兩個半導(dǎo)體鰭片包括如下步驟: 在所述第一半導(dǎo)體襯底和所述外延層表面形成圖案化掩膜層； 通過刻蝕，在襯底上形成所述至少兩個半導(dǎo)體鰭片。
19.根據(jù)權(quán)利要求10或18所述半導(dǎo)體結(jié)構(gòu)制造方法，其中還包括如下步驟: 在所述至少兩個半導(dǎo)體鰭片表面形成柵極介質(zhì)層； 在所述柵極介質(zhì)層上形成柵極。
20.根據(jù)權(quán)利要求10、18或19所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中，所述第一半導(dǎo)體襯底區(qū)域的鰭片側(cè)面的晶面為{110}，所述外延層區(qū)域的鰭片側(cè)面的晶面為{100}; 對所述第一半導(dǎo)體襯底區(qū)域的鰭片形成PMOS器件，對所述外延層區(qū)域的的鰭片形成NMOS器件。
21.根據(jù)權(quán)利要求10、18或19所述的半導(dǎo)體結(jié)構(gòu)制造方法，其中，所述第一半導(dǎo)體襯底區(qū)域的鰭片側(cè)面的晶面為{100}，所述外延層區(qū)域的鰭片側(cè)面的晶面為{110}; 對所述第一半導(dǎo)體襯底區(qū)域的鰭片形成NMOS器件，對所述外延層區(qū)域的的鰭片形成PMOS器件。
【文檔編號】H01L29/04GK103579234SQ201210276441
【公開日】2014年2月12日 申請日期:2012年8月3日 優(yōu)先權(quán)日:2012年8月3日
【發(fā)明者】尹海洲, 劉云飛 申請人:中國科學(xué)院微電子研究所