專利名稱：缺陷密度與尺寸分布的提取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于測量和評價關(guān)于集成電路制造過程的統(tǒng)計變化的過程與設(shè)計的方法，目的是判定這些變化的來源與這些變化對于產(chǎn)品的產(chǎn)量與性能的作用。
背景技術(shù)：
根據(jù)芯片布局與缺陷尺寸，缺陷(例如，微粒)能夠?qū)е码姕y量的錯誤(致命缺陷)。這些錯誤對相關(guān)的芯片的故障負有責(zé)任。因此，正如Staper，C.H和Rosner，R.J.在關(guān)于半導(dǎo)體制造的IEEE學(xué)報的1995年第2期第8卷95頁至102頁的“Integrated Circuit Yield Managementand Yield AnalysisDevelopment and Implementation(集成電路的產(chǎn)量管理與產(chǎn)量分析發(fā)展與實現(xiàn))”中所描述的，缺陷密度與尺寸分布對于產(chǎn)量的提高和控制工序與生產(chǎn)芯片的質(zhì)量是重要的。
測試裝置用于檢測錯誤和識別與定位缺陷。這種雙橋測試裝置是由Khare等在關(guān)于半導(dǎo)體制造的IEEE學(xué)報的1994年第3期第7卷354頁至368頁的“Extraction of Defect Size Distributions in an IC LayerUsing Test Structure Data(使用測試裝置數(shù)據(jù)在IC層中進行缺陷尺寸分布的提取)”提出的，以基于電測量提取尺寸分布。此測試裝置設(shè)計需要具有不同電阻率的兩層導(dǎo)電層。這樣，此設(shè)計需要至少一層多晶硅與一層金屬層。豎琴式(Harp)測試裝置是由Hess，C.和Weiland，L.H.在關(guān)于半導(dǎo)體制造的IEEE學(xué)報的1998年第2期第11卷194頁至203頁的“Harp Test Structure to Electrically Determine SizeDistributions of Killer Defects(用于電判定致命缺陷的尺寸分布的豎琴式測試裝置)”提出的，其可用于任何種類的層，但即使豎琴式測試裝置也需要至少兩層，其可減緩數(shù)據(jù)提取過程。
在測試裝置內(nèi)部供給平行線(每條線連接到兩個焊盤(pad))以電判定缺陷尺寸分布。如果缺陷出現(xiàn)并導(dǎo)致電測量錯誤，則兩條或更多條測試裝置線短路，或者一條或更多條測試裝置線斷開。涉及的測試裝置線的數(shù)越多，導(dǎo)致此測試的錯誤的缺陷越大。
圖1示出了這種嵌套蛇形線的原理設(shè)計圖，其基于由Glang，R.在“關(guān)于半導(dǎo)體制造的IEEE學(xué)報”的1991年第4期第4卷265頁至269頁的“Defect Size Distribution in VLSI Chips(VLSI芯片中的缺陷尺寸分布)”提出的裝置。圖1示出了具有多條嵌套蛇形線102a-102n的裝置100，其中n為線102a-102n的數(shù)目。每條線102a-102n分別地包括一對焊盤104a-104n與105a-105n。這樣，一對線(例如，102a，102b)需要四個焊盤(例如，104a，105a，104b，105b)。
Glang在兩個梳形件內(nèi)使用5條蛇形線，并且根據(jù)裝置的維數(shù)，通過比較檢測的缺陷的數(shù)，實現(xiàn)一些具有不同維數(shù)的裝置以判定缺陷尺寸分布。根據(jù)涉及的線的數(shù)，通過比較檢測的缺陷的數(shù)，具有大量的嵌套蛇形線使得缺陷尺寸分布的直接提取能夠?qū)崿F(xiàn)。
每個嵌套裝置連接到2*N個焊盤框。圖2示出了完整地嵌套裝置設(shè)計圖，其在幾秒鐘內(nèi)自動地產(chǎn)生。此示范性的嵌套裝置200在單層金屬層中包括3104條平行線。
在2*N個焊盤框中，焊盤的數(shù)很有限。為了使得斷路與短路的檢測能夠進行，每個測試裝置線連接到兩個焊盤。因此，僅N/2線可實施；其不能充滿相對的大的芯片面積，其中所述的芯片面積足夠檢測隨機的缺陷。為此，線被設(shè)計成蛇形線以充滿整個測試芯片面積。不過，需要允許大量線的改善裝置。

發(fā)明內(nèi)容
本發(fā)明的一個方面為一種特征載體(characterization vehicle)，包括具有至少一層的基底；以及多對線，其在單層基底的單個表面上，每對線具有其間共享的焊盤。
本發(fā)明的另一個方面為設(shè)計特征載體的一種方法，包括下列步驟在單層基底的單個表面上排列多對線；以及在每對線的線之間確定各自的共享焊盤的位置。
本發(fā)明的另一個方面為識別缺陷的一種方法，包括下列步驟通過在單層基底的單個表面上形成多對線而制造特征載體，每對線具有其間共享的焊盤；以及從特征載體中收集缺陷數(shù)據(jù)。
本發(fā)明的再一個方面為判定缺陷尺寸分布的一種方法，包括下列步驟通過在單層基底的單個表面上形成多對線，收集特征載體的缺陷尺寸分布，每對線具有其間共享的焊盤；以及通過識別一起短路的序列，判定哪一個其間共享焊盤的對具有缺陷。


圖1是示范性的單層嵌套裝置的圖。
圖2是示出了用于單層中具有大量的平行線的嵌套裝置的示范性設(shè)計的圖。
圖3是示出了在中心共享焊盤的線的示范性放置的圖。
圖4是示出了根據(jù)示范性的置換程序已選擇路徑的底部線的圖。
圖5是示出了嵌套裝置的進一步的示范性類型的圖。
圖6是示出了缺陷尺寸分布模型的圖。
圖7是示出了用于將參數(shù)配置到圖6的缺陷尺寸分布模型的方法的流程框圖。
圖8是示出了16線嵌套中用于多個線短路事件的臨界面積的圖。
圖9是示出了用于各種類型的短路電路缺陷的臨界面積曲線的圖。
圖10示出了生產(chǎn)芯片中各種缺陷尺寸分布的產(chǎn)量影響。
圖11是示出了在示范性嵌套裝置內(nèi)缺陷尺寸的分布的柱狀圖。
圖12是示出了兩條鄰線之間導(dǎo)致短路電路的檢測的缺陷的照片。
圖13是示出了在另一個示范性嵌套裝置內(nèi)缺陷尺寸的分布的柱狀圖。
圖14是示出了在11條線當中導(dǎo)致短路電路的檢測的缺陷的照片。
圖15是示出了判定其中一側(cè)出現(xiàn)可識別的缺陷的方法流程框圖。
具體實施例方式
編號為No.09/942,699已于1999年11月18日提交的美國專利申請在此用于參考，并闡述其全部內(nèi)容。
需要缺陷檢查用于過程控制，并且提高芯片產(chǎn)量。測試裝置的電測量通常用于檢測錯誤。為了改善缺陷密度與缺陷尺寸分布的基于電判定的精確度，示范性的嵌套裝置具有多條嵌套蛇形線。在一個優(yōu)選實施例中，多條嵌套蛇形線放置在單層內(nèi)。在該優(yōu)選實施例中，此掩模(mask)能夠用作短流動以提供短的轉(zhuǎn)換時間用于快速處理數(shù)據(jù)提取。數(shù)據(jù)分析程序提供影響生產(chǎn)芯片產(chǎn)量的致命缺陷密度與尺寸分布。對于層的特定的性質(zhì)，比如薄膜電阻，沒有限制，不需要任何半導(dǎo)體設(shè)備以分別地分離測試裝置線或分離多個錯誤。嵌套裝置檢測系統(tǒng)的問題與隨機的缺陷以判定精確的缺陷密度與尺寸分布。
為了能夠得到最短的制造時間，發(fā)明人已開發(fā)出了短回路測試裝置，該裝置能夠恰好使用一個掩模步驟(以形成單層金屬層)以使有害地影響芯片生產(chǎn)的產(chǎn)量的致命缺陷的密度與尺寸分布的快速提取能夠進行。
測試裝置設(shè)計下列部分描述了嵌套測試裝置，附帶一些設(shè)計指導(dǎo)，該指導(dǎo)能夠應(yīng)用于同時改善圖1至圖5的任何嵌套裝置與其它類型的嵌套裝置。
PD嵌套裝置設(shè)計如圖3所示，為了進一步改善嵌套裝置，一些焊盤的共享能夠被結(jié)合。為了更容易看清楚，圖3中的嵌套裝置的嵌套線由直線表示。應(yīng)當明白每條線301a-301h與302a-302h表示相應(yīng)的嵌套蛇形線。如圖3所示，兩條線可連接到三個焊盤(而不是圖1的規(guī)則的嵌套裝置中的四個)，共享兩條線之間的中心焊盤。例如，線301a連接到頂部的焊盤311a與中心焊盤312a，并且線302a連接到底部的焊盤313a與相同的中心焊盤312a。對于包括頂部線301a-301h與底部線302a-302h的相應(yīng)的每對線，存在相應(yīng)的頂部的焊盤311a-311h、中心焊盤312a-312h與底部的焊盤313a-313h。因此，對于2*N個焊盤框中的給定的焊盤的數(shù)M，在PD嵌套裝置中，能夠供給2*整數(shù)(M/3)條線而不是規(guī)則的嵌套裝置中的恰好N條線。例如，如圖3所示，在PD嵌套中能夠供給16條線。作為另一個例子(沒有示出)，在2*15個焊盤框中，在PD嵌套中可供給20條線，而不是規(guī)則的嵌套裝置中的恰好15條線。也就是說，需要少25％的焊盤來鉤住相同的線的數(shù)，其由于較少的焊盤框步進時間與給定的芯片面積的較好使用，導(dǎo)致較少的測試時間。
如果缺陷導(dǎo)致斷路線，則在頂部的焊盤與中心焊盤之間，或者在底部的焊盤與中心焊盤之間都能夠被清楚地檢測。然而，對于圖3的配置，在頂部一側(cè)導(dǎo)致短路電路的一條或多條線301a-301h中的缺陷同樣在底部一側(cè)可測量。為了平均地分離這些缺陷，使用置換程序改變在第一(例如，左)側(cè)面與第二(例如，右)側(cè)面上線的相鄰關(guān)系，所述的置換程序由Hess，C.和Weiland，L.H.在關(guān)于半導(dǎo)體制造的IEEE學(xué)報的1998年第2期第11卷194頁至203頁的“電判定致命缺陷的尺寸分布的豎琴式測試裝置”中描述，其在此用于參考，并且在相關(guān)的部分描述如下。因為僅存在兩組線(圖3中的頂部與底部，或其它配置中的右與左)，所以僅由置換程序計算兩行2D矩陣。
在測試裝置內(nèi)部供給平行線(每條連接到單獨的焊盤)以電判定缺陷尺寸分布。如果缺陷出現(xiàn)并導(dǎo)致電測量錯誤，則兩條或更多條測試裝置線短路。測試裝置線共同短路的越多，缺陷越大。但是，如果多于兩條嵌套蛇形線連接，則很難判斷恰好是一個大的缺陷還是一些小的缺陷導(dǎo)致多個錯誤。當且僅當線以鄰接的方式放置在測試芯片面積內(nèi)部的任何位置時，短路電路連接測試裝置。因此，不同的鄰接的測試裝置線供給的越多，可識別的短路電路越多。
置換程序增加了不同的鄰接的測試裝置線的數(shù)而沒有增加焊盤的數(shù)。在連接到電識別的焊盤的測試裝置線之間檢測到偶然的短路電路缺陷。為此，需要給每條測試裝置線提供單獨的焊盤，但每對平行的測試裝置線連接到唯一的一組焊盤。為此，相鄰的線的全部可能的鄰接關(guān)系在測試芯片內(nèi)部被排列不超過一次。
設(shè)a[2，j]為線的底部(第二)組線中第j條線的索引。假設(shè)線數(shù)的第一序列僅為一組正整數(shù)(1，2，3，…)，使用的索引值m為偶數(shù)( )，并且j指示第二序列內(nèi)索引的位置，第二序列由下列表達式給出
這樣，如圖4所示，從上述方程式得到的第二序列為2-4-1-6-3-8-5-7。這樣，如果線的頂部序列為1-2-3-4-5-6-7-8，則線的底部序列為2-4-1-6-3-8-5-7。在底部行，第一條線具有索引“2”，指示第一條底部的線與線的頂部序列中第二條線共享(并且電連接到)焊盤。在底部行，第二條線具有索引“4”，指示所述的第二條線與線的頂部序列中第四條線共享焊盤。在底部行，第三條線具有索引“1”，指示所述的第三條線與線的頂部序列中第一條線共享焊盤。在底部行，第四條線到第八條線分別地具有索引“6”、“3”、“8”、“5”與“7”，分別地指示所述的第四條線到第八條線與線的頂部序列中相應(yīng)的第六、第三、第八、第五和第七條線共享相應(yīng)的焊盤。
對于任何偶整數(shù)m(底部線的數(shù))，通過應(yīng)用上述的方程式，普通的技術(shù)之一能夠容易地判定線的第二序列。使用此序列，具有索引的每條底部線具有采用索引a[2，j-1]與/或a[2，j+1]的一條或兩條鄰線。對應(yīng)的頂部線a[1，j]，其與線a[2，j]共享焊盤，所述的線a[2，j]具有采用索引a[1，j-1]與/或a[1，j+1]的一條或兩條鄰線。下列不等式保持用于j的每個值a[2，j-1]≠a[1，j-1]a[2，j-1]≠a[1，j+1]a[2，j+1]≠a[1，j-1]a[2，j+1]≠a[1，j+1]也就是說，對于具有索引j的每對頂部與底部(或第一與第二，或右與左)線，相鄰的鄰線不相交。鄰線索引之間的每個關(guān)系最多出現(xiàn)一次。這使得單獨地識別線j與其鄰線之一之間的短路電路是否影響頂部線a[1，j]或底部線a[2，j]成為可能。
圖4示出了用于2*8條線的例子。如圖3所示，存在和頂部線401a-401h與底部線402a-402h在一起的頂部焊盤411a-411h、中心焊盤412a-412h與頂部焊盤413a-413h。圖4的例子加入與線403a-403d與404a-404d連接的路徑軌道420。除了每條線401a-401h與402a-402h以外，還能夠看到“置換索引”。在該例子中，底部線402a-402h重新排列，從而每條線具有與其相鄰的置換索引，所述的每條線不同于在底部線的序列中它的序數(shù)位置(即第一條線402a沒有置換索引“1”，第二條線402b沒有置換索引“2”等)。并且，置換索引的排列如此，從而底部線402a-402h不與具有最靠近大于或小于置換索引的線相鄰。例如，頂部線401c(置換索引“3”)和頂部線401b(置換索引“2”)與頂部線401d(置換索引“4”)相鄰，但底部線402e(置換索引“3”)與底部線402d(置換索引“6”)與底部線402f(置換索引“8”)相鄰。不同的鄰接關(guān)系提供容易的缺陷分離，所述缺陷導(dǎo)致在頂部線401a-401h與底部線402a-402h中短路。
如圖4所示，為了改變索引的順序，能夠提供路徑軌道420。如圖4所示的路徑軌道420包括在單層掩模上不存在的交叉403a-403d與404a-404d。發(fā)明人已判定如果所述交叉分成兩組，即如圖4所示的全部路徑實線403a-403d組與路徑虛線404a-404d組，則能夠供給完整的路徑而沒有所述交叉。
圖5是特征載體500的圖，所述特征載體500包括具有至少一層的基底599；以及多對嵌套蛇形線501-524，其在單層基底的單個表面上，每對嵌套蛇形線具有其間共享的焊盤1M-8M。
圖5是圖4中線的序列的示范性路徑，其中畫出了嵌套蛇形線。在圖5中，線的底部序列順序地從“1”到“8”編號，并且線的頂部序列按照序列2-4-1-6-3-8-5-7編號。這樣，在圖5中，線的頂部序列為第二序列，并且線的底部序列為第一序列。這與圖4相反，其中在圖4中，線的頂部序列為第一序列，并且線的底部序列為第二序列。
特征載體500包括具有至少一層的基底599，同時第一(頂部)側(cè)面519在線595上面，并且第二(底部)側(cè)面592在線595下面。第一行焊盤501-512在基底599的第一側(cè)面591上。第二行焊盤513-524在基底599的第二側(cè)面592上。多對嵌套蛇形線(551與562，552與564，553與561，554與566，555與563，556與568，557與565，558與567)在基底上。焊盤對被標明1L與1R，2L與2R，…，8L與8R。指示L與R表示“左”與“右”，但這些指示是任意的，并且不需要具體的圖案的或特征載體500的定向。只要L與R對應(yīng)兩個不同的側(cè)面，L就能可選擇地對應(yīng)“右”、“底部”或“頂部”，并且R就能對應(yīng)“左”、“頂部”或“底部”。
每對嵌套蛇形線具有其間共享的焊盤1M-8M(相應(yīng)的編號513、512、504、522、516、510、506與519)。每對(例如，551與562)嵌套蛇形線501-524包括第一線(例如，551)與第二線(例如，562)，從而第一線(例如，551)在基底599的第一側(cè)面591上超過第一行焊盤501-512延伸，并且第二線(例如，562)在基底599的第二側(cè)面592上超過第二行焊盤513-524延伸。
圖5是一種此路徑的例子。在圖5中，圖4的三組焊盤(頂部、中心與底部)排列以配合兩行焊盤。一路徑序列放置在2*N個焊盤框的一半中(例如，圖5中畫出的2*N個焊盤的頂部行501-512)，而另一路徑序列放置在2*N個焊盤框的另一部分(例如，圖5中水平地畫出的2*N個焊盤的底部行513-524)。焊盤的頂部行501-512包括標識為1R至8R的“右”焊盤，以及標識為2M、3M、6M與7M的“中間”焊盤。焊盤的底部行513-524包括標識為1L至8L的“左”焊盤，以及標識為1M、4M、5M與8M的“中間”焊盤。注意名稱頂部、底部、左與右僅指圖中的位置。能夠容易地實現(xiàn)配置，其中頂部與底部位置被右邊與左邊位置取代，或相反。
在圖5中，置換索引1R-8R、1M-8M與1L-8L指示相互連接的焊盤。在它們相應(yīng)的索引中具有相同的數(shù)的焊盤連接。沒有焊盤直接地放置在相對的其連接的焊盤的位置。例如，焊盤512(置換索引2M)連接到焊盤501(置換索引2R)與焊盤514(置換索引2L)。
如圖5所示的用于2*8條線的例子，使用此路徑方案產(chǎn)生PD嵌套裝置的示范性的實施例?，F(xiàn)在，一起短路的線的索引指示缺陷是否能夠在PD嵌套裝置的上面或下面部分中發(fā)現(xiàn)。例如，如果僅連接到具有置換索引2與4的焊盤的線一起短路，則短路電路必須在配置的上半部上，在分別地連接到焊盤501與502的線551與552之間。然而，如果僅連接到具有置換索引2、3與4的焊盤的線全部一起短路，則短路電路必須在配置的下半部上，在線562、563與564當中。
盡管圖5的優(yōu)選實施例包括嵌套蛇形線，普通技術(shù)人員也能夠通過使用在此描述的技術(shù)供給其它的測試裝置。例如，梳行件裝置、能夠測試短路的任何其它測試裝置或其中的結(jié)合(例如，梳行件與嵌套)可被應(yīng)用而取代嵌套蛇形線。
也應(yīng)當明白在單層特征載體599的單個表面上放置線551-558、561-568與焊盤501-524不能防止特征載體具有其它的層。這樣，在具有額外的層的特征載體的一表面上能夠包括如圖5所示的配置(或焊盤與嵌套蛇形線的另一配置)。
設(shè)計準則為了設(shè)計嵌套蛇形線，存在三個主要設(shè)計準則為了防止在嵌套裝置內(nèi)分離多個缺陷的問題，應(yīng)當限制每一嵌套裝置的面積，從而期望在兩個嵌套裝置內(nèi)平均地不超過一個缺陷。
為了保持嵌套裝置可測量，每條線的電阻值應(yīng)當限制在由測試設(shè)備給定的范圍內(nèi)。
最后，測試時間應(yīng)當在每個晶片的給定限制的范圍內(nèi)，其給出了在管芯內(nèi)可實現(xiàn)的焊盤框與嵌套裝置的最大的數(shù)。
鑒于當今需要的低缺陷密度，對于使用參數(shù)測量器的模擬DC測量，測試時間通常為主要的限制。對于由Hess，C.和Weiland，L.H.在會議論文集1995的SPIE的微電子制造的1995年第2637卷125頁至136頁的“A Digital Tester Based Measurement Methodology for ProcessControl in Multilevel Metallization Systems(在多級金屬化系統(tǒng)中用于過程控制的基于測量方法學(xué)的數(shù)字測試器)”描述的數(shù)字測試，線電阻通常為對嵌套裝置設(shè)計主要的限制。
測試程序通過測量連接到嵌套裝置或PD嵌套裝置的單條線的兩個焊盤之間的電阻，測試斷路。給定的M條線的嵌套裝置或PD嵌套裝置將導(dǎo)致具有M值的向量，每個值代表有缺陷的斷路線。向量中值的順序?qū)?yīng)嵌套裝置內(nèi)線的順序。例如，包含M＝16條線的嵌套裝置的向量{0，0，1，1，0，0，0，0，0，1，1，1，0，0，0，0}指示存在兩個引起斷路的缺陷。一個斷開電路由中斷線3與4的缺陷引起。第二斷開電路由中斷線10、11與12的缺陷引起。因為配置的面積相對地小，所以設(shè)單個缺陷解釋為線3與4的斷開，并且另一個缺陷解釋為線10、11與12的斷開。
通過測量連接到鄰線的兩個焊盤之間的電阻，測試短路。給定的M條線的嵌套裝置導(dǎo)致具有M值的向量，每個值代表短路電路中涉及的線。向量中值的順序?qū)?yīng)嵌套裝置內(nèi)線的順序。例如，包含M＝16條線的嵌套裝置的向量{0，0，0，0，0，1，1，1，0，0，0，0，0，1，1，0}指示存在兩個短路電路。一個短路電路由連接線6、7與8的缺陷引起。第二短路電路由連接線14與15的缺陷引起。
在PD嵌套裝置中，一PD嵌套裝置判定裝置的頂部或底部的一側(cè)是否包含缺陷。為此目的，僅考慮兩行置換程序，能夠應(yīng)用由Hess，C.和Weiland，L.H.于1998年在“豎琴式(Harp)測試裝置...”中描述的算法。一旦已知一側(cè)，就與規(guī)則的嵌套裝置相同的方式處理。
圖15是用于確定單個錯誤的位置的方法流程框圖。圖15中要求的功能限定如下 如果短路缺陷出現(xiàn)，則兩條或多條線相互連接。因為每對(p，q)線能夠清楚地分配到唯一的一側(cè)(例如，頂部或底部，左或右)與在2D置換序列內(nèi)部的線索引，所以能夠在測試裝置內(nèi)部確定缺陷的位置。圖15包含對于0≤p＜q≤m確定位置的程序，其中m代表在2D矩陣(m＝PL-1)內(nèi)部索引值的數(shù)。該流程框圖使用上述給定的方程式。
如果恰好多于兩條線連接，則下列的程序?qū)⒂兄诮鉀Q這些多重連接錯誤。
1)全部可能的線索引對(p，q)從短路電路的連接的焊盤組中提取。
2)使用圖15的流程框圖判定定位索引(i，j)用于每對(p，q)線。
3)然后，通過連結(jié)這些對(p，q)1與(p，q)2判定線的一側(cè)，所述這些對具有公共焊盤索引，并且它們的定位索引滿足(3)如果不存在進一步的連結(jié)，則每一側(cè)包含線，其滿足(i1＝i2且|j1-j2|＝1)或(i1-i2＝1且(j1＝0且j2＝m))或(i1-i2＝1且(j1＝0且j2＝m))最后，選擇一組包含全部連接焊盤的索引的側(cè)面。為了得到有效的解決方案，每組內(nèi)的每個側(cè)面具有至少一個公共焊盤索引，隨附所述組內(nèi)至少一個其它的側(cè)面。包含側(cè)面的最小可能的數(shù)的組還指示缺陷的最小的數(shù)，該缺陷已導(dǎo)致測量的多個錯誤。
基于測試程序與缺陷檢測方法，如圖11所示，能夠產(chǎn)生用于斷路電路的柱狀圖，以及如圖13所示，能夠產(chǎn)生用于短路電路的柱狀圖。
用于缺陷尺寸建模的數(shù)據(jù)分析程序已簡要地說明了嵌套裝置的測試程序，現(xiàn)在將描述提取這種缺陷的尺寸分布的算法，所述缺陷已導(dǎo)致在嵌套裝置內(nèi)電測量錯誤。
如圖6所示，下列描述的方程式提取缺陷尺寸分布(DSD)函數(shù)的D0與p參數(shù)。產(chǎn)量由下式給出Yeventi=exp(-∫x0∞CAevent,1(x)DSD1(x)dx),----(1)]]>其中CA為臨界面積，并且DSD(x)由下式給出DSD(x)=D0kxp]]>方程式(1)與(2)為(基于統(tǒng)計地)隨機缺陷建模方程式。在從電測試數(shù)據(jù)判定DSD(x)以后，方程式(1)提供預(yù)測的產(chǎn)量結(jié)果。按照缺陷尺寸的范圍的臨界面積被限定并從布局圖中提取。在許多深入的亞微米技術(shù)中，此模型已看到用于精確地建模隨機缺陷。能夠?qū)⑤o助的條件加入到模型以解釋不同的缺陷分布，比如群集與系統(tǒng)的平版印刷技術(shù)缺陷。
圖7是示出了用于DSD配置的整個算法的流程框圖。方程式的關(guān)鍵的輸入為·嵌套中每個故障事件的可能性
·每個故障事件(還稱為“微事件”)的臨界面積在步驟702處，選擇用于D0與p的初始值。系數(shù)k、p配合電的數(shù)據(jù)(如下所述)與/或蒙特卡羅(monte carlo)模擬，其中算法用于從測量的短路與斷路的各種連結(jié)中解決尺寸分布。然后，當判定右邊系數(shù)用于DSD分布函數(shù)時，方程式(1)的預(yù)測的產(chǎn)量將與特征載體的觀測的產(chǎn)量Y一致。
在步驟704處，計算短路的預(yù)期計數(shù)用于每次測量。缺陷尺寸分布由方程式(2)給出。
在步驟706處，計算目標函數(shù)，其中Si為短路的預(yù)期計數(shù)。
在步驟710處，執(zhí)行收斂檢查。無論D0與p的當前值是否提供可接收的接近Si的Si的預(yù)期值，obj函數(shù)都提供標準化測量。
在步驟712處，如果算法沒有收斂，則選擇新的D0與p值。使用預(yù)定的算法，能夠計算這些新的D0與p值，或者使用人工判定，能夠手工的選擇這些新的D0與p值。然后重復(fù)步驟704-712，直到得到收斂。
由于算法基于臨界面積的概念，因此該算法以相同的方式同時處理額外材料缺陷(“短路”)與丟失材料缺陷(“斷路”)。
這些輸入數(shù)據(jù)描述如下。
微事件出現(xiàn)可能性提取。
在嵌套測試裝置中，存在兩類微事件
i線短路i線斷路“i線短路”是一類事件，其中i線在測試數(shù)據(jù)的給定樣本中一起短路。對于簡單的嵌套，存在15個“i線短路”事件(2條鄰線短路，3條鄰線短路，等等直到16條鄰線短路)。“i線斷路”是一類事件，其中斷路測試導(dǎo)致i條鄰線。在簡單的嵌套中，16個這種事件是可能的(1條線斷開直到16條線斷開)。
通過計算鄰線中電測試失敗的頻率，從測試數(shù)據(jù)中計算微事件的可能性。
微事件臨界面積提取圖8是示出了臨界面積如何隨缺陷半徑變化的圖。注意實際的曲線由于蛇行信號失真損失了1/16的整個面積。根據(jù)已知的算法，提取微事件臨界面積。用于16線嵌套的2到15條線短路的臨界面積在圖8中示出。
給出的數(shù)據(jù)分析程序與試驗結(jié)果的精確度為了判定因數(shù)p，建立各種蒙特卡羅(Monte Carlo)模擬用于不同組的缺陷。每個試驗，產(chǎn)生平均500個缺陷，并且隨機地放置在具有不同維數(shù)的嵌套裝置。基于短路線的數(shù)，方程式(1)與(2)用于判定缺陷尺寸分布。然后，這種基于缺陷尺寸分布的嵌套與基于在嵌套裝置上的缺陷的實際試驗結(jié)果的缺陷尺寸分布比較。在圖10中能夠看到用于比例為1/x2.25缺陷分布的一個例子。在圖10中能夠看到用于比例為1/x3缺陷分布的另一個例子。
除了最小的尺寸間隔以外，得到最好的配置用于p＝2，而不管選擇的缺陷尺寸分布與選擇用于嵌套裝置的維數(shù)。因為不是小于線寬加上兩倍嵌套裝置的線間隙的全部缺陷實際地導(dǎo)致電測量短路電路，所以對于最小的尺寸間隔，在嵌套裝置內(nèi)觀測到的缺陷數(shù)比實際中存在的缺陷數(shù)更小。為了評價這種錯誤是否對產(chǎn)量預(yù)測具有顯著的影響，研究了影響生產(chǎn)芯片的產(chǎn)量。為此，在圖9中能夠看到判定累積的臨界面積用于一些特定的生產(chǎn)芯片。此圖中不同的曲線表示不同的累積的臨界面積用于2線短路、3線短路、4線短路、5線短路與6線短路。僅2線短路與3線短路在感興趣的小尺寸區(qū)域具有一定的臨界面積。如圖6所示，對于不同的缺陷尺寸分布，產(chǎn)量影響與缺陷尺寸分布乘以臨界面積的積分成比例。應(yīng)當看到對于最小的缺陷尺寸間隔的產(chǎn)量影響小于5％。因此，如果達到產(chǎn)量預(yù)測，則甚至在此區(qū)域可接受相對大的錯誤。
許多嵌套裝置在世界各地不同的裝配車間制造以控制缺陷在深的亞微米后端環(huán)境中出現(xiàn)。參照上文，Glang，R.在“關(guān)于半導(dǎo)體制造的IEEE學(xué)報”的VLSI芯片中缺陷尺寸分布概括了用于提取缺陷尺寸分布的嵌套裝置的示例組。使用不同維數(shù)的嵌套裝置使得系統(tǒng)與隨機缺陷的分離成為可能。如果缺陷出現(xiàn)并導(dǎo)致錯誤，則測試裝置線相互連接，或者測試裝置線中斷。因為已經(jīng)知道測試裝置線作為鄰接給出，所以能夠判定缺陷的數(shù)與尺寸?；诙搪肪€的數(shù)，上述算法能夠應(yīng)用于判定如圖11與13所示的缺陷尺寸分布。圖12與14能夠看到兩個檢測到的缺陷的標準電子組件(SEM)圖。系統(tǒng)相同的原理能夠應(yīng)用于斷路，但觀測的缺陷密度太小以至不能實際地產(chǎn)生顯著的缺陷尺寸柱狀圖。
表1

盡管本發(fā)明已按照示范性的實施例描述，本發(fā)明也不限于該處。相反，隨附的權(quán)利要求應(yīng)該廣泛的解釋，以包括其它變化與實施例，對于本領(lǐng)域的普通技術(shù)人員，可對本發(fā)明進行改變而不脫離本發(fā)明的等價物的范圍與區(qū)域。
權(quán)利要求
1.一種特征載體，包括具有至少一層的基底；以及多對線，其在單層基底的單個表面上，每對線具有其間共享的焊盤。
2.如權(quán)利要求1所述的特征載體，其中所述線為嵌套蛇形線。
3.如權(quán)利要求2所述的特征載體，其中嵌套蛇形線不與任何其它的嵌套蛇形線之一交叉。
4.如權(quán)利要求2所述的特征載體，其中在每對內(nèi)的嵌套蛇形線相互不相鄰。
5.如權(quán)利要求2所述的特征載體，其中，每對線包括各自的第一線與各自的第二線；第一線排列在第一序列中；以及第二線排列在不同于第一序列的第二序列中。
6.如權(quán)利要求5所述的特征載體，其中，每條第一線在第一序列內(nèi)具有各自的位置；每條第二線在第二序列內(nèi)具有各自的位置；以及在每對線內(nèi)，在第二序列內(nèi)的第二線的位置不同于在第一序列內(nèi)的對應(yīng)第一線的位置。
7.如權(quán)利要求5所述的特征載體，其中，每對中第一線與一條或多條鄰接的第一線相鄰；每對中第二線與一條或多條鄰接的第二線相鄰；以及對應(yīng)于每各自對中第二線的一條或多條鄰接的第二線屬于與對應(yīng)于該對中第一線的一條或多條鄰接的線不同的線對。
8.如權(quán)利要求5所述的特征載體，其中，對于每個位置，第一序列中具有該位置的第一線屬于與第二序列中具有該位置的第二線不同的線對。
9.如權(quán)利要求2所述的特征載體，其中，表面具有第一與第二側(cè)面；每對嵌套蛇形線包括第一線與第二線，從而第一線延伸超過表面的第一側(cè)面上的焊盤；第二線延伸超過表面的第二側(cè)面上的焊盤；以及嵌套蛇形線不與任何其它的嵌套蛇形線之一交叉。
10.一種設(shè)計特征載體的方法，包括下列步驟在單層基底的單個表面上排列多對線；以及在每對線的線之間確定各自的共享焊盤的位置。
11.如權(quán)利要求10所述的方法，其中所述線為嵌套蛇形線。
12.如權(quán)利要求11所述的方法，其中嵌套蛇形線不與任何其它的嵌套蛇形線之一交叉。
13.如權(quán)利要求11所述的方法，其中在每對內(nèi)的嵌套蛇形線相互不相鄰。
14.如權(quán)利要求11所述的方法，其中，每對線包括各自的第一線與各自的第二線；第一線排列在第一序列中；以及第二線排列在不同于第一序列的第二序列中。
15.如權(quán)利要求14所述的方法，其中，每條第一線在第一序列內(nèi)具有各自的位置；每條第二線在第二序列內(nèi)具有各自的位置；以及在每對線內(nèi)，在第二序列內(nèi)的第二線的位置不同于在第一序列內(nèi)的對應(yīng)第一線的位置。
16.如權(quán)利要求14所述的方法，其中，每對中第一線與一條或多條鄰接的第一線相鄰；每對中第二線與一條或多條鄰接的第二線相鄰；以及對應(yīng)于每各自對中第二線的一條或多條鄰接的第二線屬于與對應(yīng)于該對中第一線的一條或多條鄰接的線不同的線對。
17.一種識別缺陷的方法，包括下列步驟通過在單層基底的單個表面上形成多對線而制造特征載體，每對線具有其間共享的焊盤；以及從特征載體中收集缺陷數(shù)據(jù)。
18.如權(quán)利要求17所述的方法，其中所述線為嵌套蛇形線。
19.如權(quán)利要求18所述的方法，還包括通過識別一起短路的序列蛇形線，判定哪一個其間共享焊盤的蛇形線對具有缺陷。
20.一種判定缺陷尺寸分布的方法，包括下列步驟(a)通過在單層基底的單個表面上形成多對線，收集特征載體的缺陷尺寸分布，每對線具有其間共享的焊盤；以及(b)通過識別一起短路的序列，判定哪一個其間共享焊盤的對具有缺陷。
21.如權(quán)利要求20所述的方法，其中所述線為嵌套蛇形線。
22.如權(quán)利要求21所述的方法，其中步驟(a)包括形成一些檢測的缺陷對缺陷尺寸的柱狀圖。
23.如權(quán)利要求21所述的方法，其中步驟(a)包括形成一些檢測的缺陷對比缺陷尺寸的柱狀圖。
24.如權(quán)利要求23所述的方法，還包括使用缺陷密度函數(shù)以形成產(chǎn)量模型。
全文摘要
一種特征載體，包括具有至少一層的基底(300)；以及多對嵌套蛇形線，其在單層基底的單個表面上(301a...301h，302a...302h)，每對嵌套蛇形線具有其間共享的焊盤(312a...312h)。
文檔編號G01R31/28GK1496526SQ02806431
公開日2004年5月12日 申請日期2002年3月12日 優(yōu)先權(quán)日2001年3月12日
發(fā)明者克里斯托弗·赫斯, 大衛(wèi)·斯塔紹爾, 布林·E·斯泰恩, 拉爾格·H·魏蘭德, 理查德·布爾克, 丹尼斯·J·契普利奇卡斯, H 魏蘭德, J 契普利奇卡斯, 布爾克, E 斯泰恩, 克里斯托弗 赫斯, 斯塔紹爾 申請人:Pdf技術(shù)公司