專利名稱：一種雙多晶平面SOI BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其制備ー種雙多晶平面SOI BiCMOS集成器件及制備方法。
背景技術(shù)：
集成電路是信息社會經(jīng)濟發(fā)展的基石和核心。正如美國工程技術(shù)界最近評出20世紀世界20項最偉大工程技術(shù)成就中第五項電子技術(shù)時提到，“從真空管到半導(dǎo)體、集成電路，已成為當代各行業(yè)智能工作的基石?！ぁ奔呻娐窌r最能體現(xiàn)知識經(jīng)濟特征的典型產(chǎn)品之一。目前，以集成電路為基礎(chǔ)的電子信息產(chǎn)業(yè)已成為世界第一大產(chǎn)業(yè)。隨著集成電路技術(shù)的發(fā)展，整機和元件之間的明確界限被突破，集成電路不僅成為現(xiàn)代產(chǎn)業(yè)和科學(xué)技術(shù)的基礎(chǔ)，而且正創(chuàng)造著信息時代的硅文化。由于Si材料的優(yōu)良特性，特別是能方便地形成極其有用的絕緣膜——SiO2膜和Si3N4膜，從而能夠利用Si材料實現(xiàn)最廉價的集成電路エ藝，發(fā)展至今，全世界數(shù)以萬億美元的設(shè)備和技術(shù)投入，已使Si基エ藝形成了非常強大的產(chǎn)業(yè)能力。同時，長期的科研投入也使人們對Si及其エ藝的了解，達到十分深入、透徹的地歩，因此在集成電路產(chǎn)業(yè)中，Si技術(shù)是主流技術(shù)，Si集成電路產(chǎn)品是主流產(chǎn)品，占集成電路產(chǎn)業(yè)的90%以上。在Si集成電路中以雙極晶體管作為基本結(jié)構(gòu)單元的模擬集成電路在電子系統(tǒng)中占據(jù)著重要的地位，隨著Si技術(shù)的發(fā)展，Si雙極晶體管的性能也獲得了大幅的提高。但是到了上世紀90年代，Si雙極晶體管由于電壓、基區(qū)寬度、功率密度等原因的限制，不能再按エ業(yè)界普遍采用的等比例縮小的方法來提高器件與集成電路的性能，嚴重地制約了模擬集成電路和以其為基礎(chǔ)的電子系統(tǒng)性能的進ー步提高。為了進一步提高器件及集成電路的性能，研究人員借助新型的半導(dǎo)體材料如GaAs, InP等，以獲得適于無線移動通信發(fā)展的高速器件及集成電路。盡管GaAs和InP基化合物器件頻率特性優(yōu)越，但其制備エ藝比Siエ藝復(fù)雜、成本高，大直徑單晶制備困難、機械強度低，散熱性能不好，與Siエ藝難兼容以及缺乏象SiO2那樣的鈍化層等因素限制了它的廣泛應(yīng)用和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供ー種雙多晶平面SOI BiCMOS集成器件制備方法以實現(xiàn)在不改變現(xiàn)有設(shè)備和增加成本的條件下，制備出性能增強的BiCMOS集成器件及集成電路。本發(fā)明的目的在于提供ー種雙多晶平面SOI BiCMOS集成器件，NMOS器件為應(yīng)變Si平面溝道，PMOS器件為應(yīng)變SiGe平面溝道，雙極器件為SOI雙多晶SiGe HBT器件。進ー步、所述NMOS器件的導(dǎo)電溝道是張應(yīng)變Si材料，其導(dǎo)電溝道為平面溝道。進ー步、所述PMOS器件的導(dǎo)電溝道是壓應(yīng)變SiGe材料，其導(dǎo)電溝道為平面溝道。進一歩、SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。進一歩、SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。
進一歩、SiGe HBT器件的采用SOI襯底制備。本發(fā)明的另一目的在于提供ー種雙多晶平面SOI BiCMOS集成器件的制備方法，該制備方法包括如下步驟第一歩、選取氧化層厚度為300 400nm，上層Si厚度為100 150nm，N型摻雜濃度為IXIO16 I X IO17CnT3的SOI襯底片；第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長Si外延層，厚度為250 300nm，N型摻雜，摻雜濃度為I X IO16 I X IO17CnT3，作為集電區(qū)；第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域，在襯底表面生長三層材料第一層是SiGe層，Ge組分為15 25%，厚度為2(T60nm，P型摻雜，摻雜濃度為5 X IO18 5 X 1019cnT3，作為基區(qū)；第ニ層是未摻雜的本征Si層，厚度為l(T20nm ;第三層是未摻雜的本征Poly-Si層，厚度為200 300nm，作為基極和發(fā)射區(qū)；·第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 μ m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ；第五步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第六步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215 325nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為30(T500nm的SiO2層；光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm-3,形成基極接觸區(qū)域；第八步、光刻發(fā)射區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為I X IO17 5 X IO17CnT3,形成發(fā)射區(qū)；第九步、光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 lX102°cm_3，形成集電極接觸區(qū)域；并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活，形成SiGe HBT器件；第十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，光刻NMOS器件有源區(qū)，利用干法刻蝕エ藝，在NMOS器件有源區(qū)，刻蝕出深度為I. 5
2.5 μ m的深槽，將中間的氧化層刻透；利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在NMOS器件有源區(qū)上選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5X IO15CnT3 ;第二層是厚度為I. 3 2. Inm的P型SiGe漸變層，該層底部Ge組分是O %，頂部Ge組分是15 25 %，摻雜濃度為I 5 X 1015cm_3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為O. 5 5 X IO17CnT3 ;第四層是厚度為8 20nm的P型應(yīng)變Si層，摻雜濃度為O. 5 5X 1017cm_3，作為NMOS器件的溝道；利用濕法腐蝕，刻蝕掉表面的層SiO2 ；第^^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，光刻PMOS器件區(qū)域，利用干法刻蝕エ藝，在PMOS器件有源區(qū)，刻蝕出深度為200 400nm的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在PMOS器件有源區(qū)上選擇性外延生長三層材料第一層是厚度為200 400nm的N型Si緩沖層，摻雜濃度為O. 5 5 X 1017cnT3，第二層是厚度為8 20nm的N型SiGe應(yīng)變層，Ge組分是15 25%，摻雜濃度為O. 5 5X 1017cm_3，作為PMOS器件的溝道；第三層是厚度為3 5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ；第十二步、光刻場氧區(qū),利用干法刻蝕エ藝,在場氧區(qū)刻蝕出深度為O. 3 O. 5 μ m的淺槽；再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;最后，用化學(xué)機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離；
·
第十三步、在300 400°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為6 10nm，作為NMOS器件和PMOS器件的柵介質(zhì)，再利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在柵介質(zhì)層上淀積ー層厚度為100 500nm的本征Poly-SiGe作為柵電極，Ge組分為10 30% ;光刻MOS器件柵介質(zhì)與柵多晶，形成柵極；第十四步、光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為I 5 X IO18cnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為I 5X IO18cnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域；第十五步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在整個襯底上淀積ー厚度為3 5nm的SiO2層，用干法刻蝕掉這層SiO2,形成NMOS器件和PMOS器件柵極側(cè)墻；第十六步、光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源區(qū)、漏區(qū)和柵極；光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源區(qū)、漏區(qū)和柵極；第十七步、在整個襯底上用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積300 500nm厚的5丨02層；光刻出引線窗ロ，在整個襯底上濺射ー層金屬鈦(Ti )，合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成電極金屬接觸；濺射金屬，光刻引線，構(gòu)成MOS器件導(dǎo)電溝道為22 45nm的雙多晶平面SOI BiCMOS集成器件。進ー步、集電區(qū)厚度根據(jù)第一歩SOI上層Si厚度和第二步生長的Si外延層的厚度來決定，取350 450nm。進一歩、該制備方法中所涉及的最高溫度根據(jù)涉及所有包含化學(xué)汽相淀積(CVD)的エ藝溫度決定，最高溫度小于等于800°C。進一歩、SiGe HBT器件基區(qū)厚度根據(jù)第三步SiGe的外延層厚度來決定，取20 60nmo本發(fā)明的另一目的在于提供ー種雙多晶平面SOI BiCMOS集成電路的制備方法，包括如下步驟
步驟1，外延材料制備的實現(xiàn)方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為250nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(Ie)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(If)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為20nm的·SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(Ig)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度IOnm的未摻雜的本征Si層；(Ih)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度200nm的未摻雜的本征Poly-Si層；步驟2，器件深槽隔離制備的實現(xiàn)方法為(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5μπι的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離；步驟3，集電極淺槽隔離制備的實現(xiàn)方法為(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟4，基極淺槽隔離制備的實現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟5，SiGe HBT形成 的實現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為300nm 的 SiO2 層；(5c)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)；(5e)光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5f)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT ；步驟6，NMOS器件區(qū)制備的實現(xiàn)方法為(6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2 ；(6b)光刻NMOS器件有源區(qū)，利用干法刻蝕エ藝，在NMOS器件有源區(qū)，刻蝕出深度為I. 5 μ m的深槽，將氧化層刻透；(6c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽內(nèi)生長ー層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(6d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，P型緩沖層上生長ー層厚度為I. 3 μ m的P型Ge組分梯形分布的SiGe,底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15Cm 3 ；(6e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長ー層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X IO16cnT3 ；(6f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiGe層上生長ー層厚度為20nm的應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為NMOS器件的溝道；(6g)利用濕法腐蝕，刻蝕掉表面的層SiO2 ；步驟7，PMOS器件區(qū)制備的實現(xiàn)方法為(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2 ；(7b)光刻PMOS器件區(qū)域，利用干法刻蝕エ藝，在PMOS器件有源區(qū)，刻蝕出深度為200nm的深槽，利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)生長ー層厚度為200nm的N型Si緩沖層，摻雜濃度為5 X IO16cnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長ー層厚度為20nm的P型SiGe層，Ge組分為15%，摻雜濃度為5X IO16CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變SiGe層上生長ー層厚度為5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；
(7e)利用濕法腐蝕，刻蝕掉表面的層SiO2 ；步驟8，MOS器件柵極與輕摻雜源漏(LDD)制備的實現(xiàn)方法為(8a)在300°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為6nm，作為NMOS器件和PMOS器件的柵介質(zhì)；(Sb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積ー層本征的Poly-SiGe，厚度為 IOOnm, Ge 組分為 10% ；(8c)光刻MOS器件柵介質(zhì)與柵多晶，形成柵極；(8d)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為I X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；(8e)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域；
·
步驟9，MOS器件形成的實現(xiàn)方法為(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積ー厚度為3nm的SiO2 層；(9b)利用干法刻蝕エ藝，蝕掉這層SiO2，保留NMOS器件和PMOS器件柵極側(cè)墻；(9c)光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源、漏區(qū)和柵極；(9d)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源、漏區(qū)和柵極；步驟10，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為(IOa)用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積300nm厚的SiO2層；(IOb)光刻引線窗ロ，在整個襯底上濺射ー層金屬鈦(Ti)，合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(IOc)派射金屬,光刻引線,形成金屬引線,最終構(gòu)成MOS器件導(dǎo)電溝道為22nm的雙多晶平面SOI BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點:I.本發(fā)明制備的雙多晶平面SOI BiCMOS中SiGe HBT器件的集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴展效應(yīng)，井能夠在集電區(qū)形成ニ維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率；2.本發(fā)明制備的雙多晶平面SOI BiCMOS中SiGe HBT器件的發(fā)射極和基極采用多晶，可以獲得較薄的結(jié)深，減小器件的寄生參數(shù)，提高器件性能；3.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長張應(yīng)變Si和壓應(yīng)變SiGe材料，使NMOS器件和PMOS器件頻率性能和電流驅(qū)動能力等電學(xué)性能能夠獲得同時提升，從而CMOS器件與集成電路性能獲得了增強；4.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路中MOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 MOS器件的柵控能力，增強了 MOS器件的電學(xué)性能；
5.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件結(jié)構(gòu)中PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學(xué)特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，増加了器件和電路的可靠性；6.本發(fā)明制備雙多晶平面SOI BiCMOS集成器件中MOS器件采用Poly-SiGe材料作為柵電極，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe中Ge組分，實現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整，減少了エ藝步驟，降低了エ藝難度；7.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路的過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si和應(yīng)變SiGe溝道應(yīng)カ弛豫的エ藝溫度，因此該制備方法能有效地保持應(yīng)變溝道應(yīng)カ，提高集成電路的性能。


圖I是本發(fā)明提供的雙多晶平面SOI BiCMOS集成器件及電路制備方法的實現(xiàn)流程圖?！?br> 具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進ー步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了ー種雙多晶平面SOI BiCMOS集成器件，NMOS器件為應(yīng)變Si平面溝道，PMOS器件為應(yīng)變SiGe平面溝道，雙極器件為SOI雙多晶SiGe HBT器件。作為本發(fā)明實施例的一優(yōu)化方案，所述NMOS器件的導(dǎo)電溝道是張應(yīng)變Si材料，其導(dǎo)電溝道為平面溝道。作為本發(fā)明實施例的一優(yōu)化方案，所述PMOS器件的導(dǎo)電溝道是壓應(yīng)變SiGe材料，其導(dǎo)電溝道為平面溝道。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的采用SOI襯底制備。以下參照附圖1，對本發(fā)明制備基于自對準エ藝的應(yīng)變Si BiCMOS集成器件及電路的エ藝流程作進ー步詳細描述。實施例I :制備導(dǎo)電溝道22nm雙多晶平面SOI BiCMOS集成器件及電路，具體步驟如下步驟I,外延材料制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為250nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(Ie)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(If)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；
(Ig)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度IOnm的未摻雜的本征Si層；(Ih)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度200nm的未摻雜的本征Poly-Si層。步驟2，器件深槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5μπι的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；
(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)；(5e)光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5f)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT0步驟6，NMOS器件區(qū)制備。
·
(6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2 ；(6b)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為I. 5 ii m的深槽，將氧化層刻透；(6c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽內(nèi)生長一層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(6d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，P型緩沖層上生長一層厚度為I. 3 ii m的P型Ge組分梯形分布的SiGe,底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15Cm 3 ；(6e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X IO16cnT3 ；(6f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiGe層上生長一層厚度為20nm的應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為NMOS器件的溝道；(6g)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟7，PMOS器件區(qū)制備。(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2 ；(7b)光刻PMOS器件區(qū)域，利用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為200nm的深槽，利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)生長一層厚度為200nm的N型Si緩沖層，摻雜濃度為5 X IO16cnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為20nm的P型SiGe層，Ge組分為15%，摻雜濃度為5X IO16CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變SiGe層上生長一層厚度為5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；(7e)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，MOS器件柵極與輕摻雜源漏(LDD)制備。(8a)在300°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為6nm，作為NMOS器件和PMOS器件的柵介質(zhì)；(Sb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層本征的Poly-SiGe，厚度為 IOOnm, Ge 組分為 10% ；
(8c)光刻MOS器件柵介質(zhì)與柵多晶，形成柵極；(8d)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為I X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；(8e)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域。步驟9，MOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積一厚度為3nm的 SiO2 層；(9b)利用干法刻蝕工藝，蝕掉這層SiO2，保留NMOS器件和PMOS器件柵極側(cè)墻；(9c)光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源、漏區(qū)和柵極；(9d)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源、漏區(qū)和柵極。步驟10，構(gòu)成BiCMOS集成電路。(IOa)用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積300nm厚的SiO2層；(IOb)光刻引線窗口，在整個襯底上派射一層金屬鈦(Ti),合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(IOc)派射金屬,光刻引線,形成金屬引線,最終構(gòu)成MOS器件導(dǎo)電溝道為22nm的雙多晶平面SOI BiCMOS集成器件及電路。實施例2 :制備導(dǎo)電溝道30nm雙多晶平面SOI BiCMOS集成器件及電路，具體步驟如下步驟I,外延材料制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為350nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長一層厚度為270nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5 X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(Id)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(Ie)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(If )利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為I X IO19CnT3 ；(Ig)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度15nm的未摻雜的本征Si層；(Ih)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度240nm的未摻雜的本征Poly-Si層。步驟2，器件深槽隔離制備。
(2a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5i!m的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；

(3b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為260nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層；(5c)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(5d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為3X1017CnT3，形成發(fā)射區(qū)；(5e)光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(5f)對襯底在1000°C溫度下，退火60s，進行雜質(zhì)激活，形成SiGe HBT0步驟6，NMOS器件區(qū)制備。
(6a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2 ；(6b)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為2 ii m的深槽，將氧化層刻透；(6c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在深槽內(nèi)生長一層厚度為300nm的P型Si緩沖層，摻雜濃度為3 X IO15cnT3 ；(6d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，P型緩沖層上生長一層厚度為I. 7 ii m的P型Ge組分梯形分布的SiGe,底部Ge組分為0%，頂部為20%，摻雜濃度為3 X IO15Cm 3 ；(6e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Ge組分梯形分布的SiGe層上生長一層厚度為300nm的P型SiGe層，Ge組分為20%，摻雜濃度為IX IO17cnT3 ；(6f)利用化學(xué)汽相淀積(CVD)方法，在700°C，在SiGe層上生長一層厚度為15nm的應(yīng)變Si層，摻雜濃度為I X 1017cm_3，作為NMOS器件的溝道；·(6g)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟7，PMOS器件區(qū)制備。(7a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2 ；(7b)光刻PMOS器件區(qū)域，利用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為300nm的深槽，利用化學(xué)汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)生長一層厚度為300nm的N型Si緩沖層，摻雜濃度為I X IO17cnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Si緩沖層上生長一層厚度為15nm的P型SiGe層，Ge組分為20%,摻雜濃度為I X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在應(yīng)變SiGe層上生長一層厚度為4nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；(7e)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，MOS器件柵極與輕摻雜源漏(LDD)制備。(8a)在350°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為8nm，作為NMOS器件和PMOS器件的柵介質(zhì)；(Sb)利用化學(xué)汽相淀積(CVD)方法，在700°C，在柵介質(zhì)層上淀積一層本征的Poly-SiGe，厚度為 300nm，Ge 組分為 20% ；(8c)光刻MOS器件柵介質(zhì)與柵多晶，形成柵極；(8d)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為3 X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；(Se)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為3 X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域。步驟9，MOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在整個襯底上淀積一厚度為4nm的SiO2 層；(9b)利用干法刻蝕工藝，蝕掉這層SiO2，保留NMOS器件和PMOS器件柵極側(cè)墻；(9c)光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源、漏區(qū)和柵極；
(9d)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源、漏區(qū)和柵極。步驟10，構(gòu)成BiCMOS集成電路。(IOa)用化學(xué)汽相淀積(CVD)方法，在700°C，在整個襯底上淀積400nm厚的SiO2層；(IOb)光刻引線窗口，在整個襯底上濺 射一層金屬鈦(Ti)，合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(IOc)派射金屬,光刻引線,形成金屬引線,最終構(gòu)成MOS器件導(dǎo)電溝道為22nm的雙多晶平面SOI BiCMOS集成器件及電路。實施例3 :制備導(dǎo)電溝道45nm的雙多晶平面SOI BiCMOS集成器件及電路，具體步驟如下步驟I,外延材料制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為300nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(Id)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(Ie)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域；(If)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X IO19CnT3 ；(Ig)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度20nm的未摻雜的本征Si層；(Ih)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度300nm的未摻雜的本征Poly-Si層。步驟2，器件深槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為·300nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為325nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(5c)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；(5d);光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為5X1017cm_3，形成發(fā)射區(qū)；(5e)光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO20Cm-3,形成集電極；(5f)對襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活，形成SiGe HBT0步驟6，NMOS器件區(qū)制備。(6a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2 ；(6b)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為2. 5 ii m的深槽，將氧化層刻透；(6c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在深槽內(nèi)生長一層厚度為400nm的P型Si緩沖層，摻雜濃度為5 X IO15CnT3 ；(6d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，P型緩沖層上生長一層厚度為2. I ii m的P型Ge組分梯形分布的SiGe,底部Ge組分為0%，頂部為25%，摻雜濃度為5 X IO15Cm 3 ；(6e)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Ge組分梯形分布的SiGe層上生長一層厚度為400nm的P型SiGe層，Ge組分為25%，摻雜濃度為5 X IO17cnT3 ；
(6f)利用化學(xué)汽相淀積(CVD)方法，在750°C，在SiGe層上生長一層厚度為8nm的應(yīng)變Si層，摻雜濃度為5X 1017cm_3，作為NMOS器件的溝道；(6g)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟7，PMOS器件區(qū)制備。(7a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2 ；(7b)光刻PMOS器件區(qū)域，利用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為400nm的深槽，利用化學(xué)汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)生長一層厚度為400nm的N型Si緩沖層，摻雜濃度為5 X IO17cnT3 ；、(7c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Si緩沖層上生長一層厚度為8nm的P型SiGe層，Ge組分為25%，摻雜濃度為5 X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在應(yīng)變SiGe層上生長一層厚度為3nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；(7e)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，MOS器件柵極與輕摻雜源漏(LDD)制備。(8a)在400°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為10nm，作為NMOS器件和PMOS器件的柵介質(zhì)；(Sb)利用化學(xué)汽相淀積(CVD)方法，在750°C，在柵介質(zhì)層上淀積一層本征的Poly-SiGe，厚度為 500nm，Ge 組分為 30% ；(8c)光刻MOS器件柵介質(zhì)與柵多晶，形成柵極；(8d)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為5 X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；(8e)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為5 X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域。步驟9，MOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在整個襯底上淀積一厚度為5nm的SiO2 層；(9b)利用干法刻蝕工藝，蝕掉這層SiO2，保留NMOS器件和PMOS器件柵極側(cè)墻；(9c)光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源、漏區(qū)和柵極；(9d)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源、漏區(qū)和柵極。步驟10，構(gòu)成BiCMOS集成電路。(IOa)用化學(xué)汽相淀積(CVD)方法，在800°C，在整個襯底上淀積500nm厚的SiO2層；(IOb)光刻引線窗口，在整個襯底上濺射一層金屬鈦(Ti)，合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(IOc)派射金屬,光刻引線,形成金屬引線,最終構(gòu)成MOS器件導(dǎo)電溝道為45nm的雙多晶平面SOI BiCMOS集成器件及電路。本發(fā)明實施例提供的雙多晶平面SOI BiCMOS集成器件及制備方法具有如下優(yōu)占-
^ \\\ I.本發(fā)明制備的雙多晶平面SOI BiCMOS中SiGe HBT器件的集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率；2.本發(fā)明制備的雙多晶平面SOI BiCMOS中SiGe HBT器件的發(fā)射極和基極采用多晶，可以獲得較薄的結(jié)深，減小器件的寄生參數(shù)，提高器件性能； 3.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長張應(yīng)變Si和壓應(yīng)變SiGe材料，使NMOS器件和PMOS器件頻率性能和電流驅(qū)動能力等電學(xué)性能能夠獲得同時提升，從而CMOS器件與集成電路性能獲得了增強；4.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路中MOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 MOS器件的柵控能力，增強了 MOS器件的電學(xué)性能；5.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件結(jié)構(gòu)中PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學(xué)特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，增加了器件和電路的可靠性；6.本發(fā)明制備雙多晶平面SOI BiCMOS集成器件中MOS器件采用Poly-SiGe材料作為柵電極，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe中Ge組分，實現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整，減少了工藝步驟，降低了工藝難度；7.本發(fā)明制備的雙多晶平面SOI BiCMOS集成器件及電路的過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si和應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變溝道應(yīng)力，提高集成電路的性能。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種雙多晶平面SOI BiCMOS集成器件，其特征在于，NMOS器件為應(yīng)變Si平面溝道，PMOS器件為應(yīng)變SiGe平面溝道，雙極器件為SOI雙多晶SiGe HBT器件。
2.根據(jù)權(quán)利要求I所述的雙多晶平面SOIBiCMOS集成器件，其特征在于，所述NMOS器件的導(dǎo)電溝道是張應(yīng)變Si材料，其導(dǎo)電溝道為平面溝道。
3.根據(jù)權(quán)利要求I所述的雙多晶平面SOIBiCMOS集成器件，其特征在于，所述PMOS器件的導(dǎo)電溝道是壓應(yīng)變SiGe材料，其導(dǎo)電溝道為平面溝道。
4.根據(jù)權(quán)利要求I所述的雙多晶平面SOIBiCMOS集成器件，其特征在于，SiGe HBT器件的發(fā)射極和基極采用多晶硅接觸。
5.根據(jù)權(quán)利要求I所述的雙多晶平面SOIBiCMOS集成器件，其特征在于，SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。
6.根據(jù)權(quán)利要求I所述的應(yīng)變Si垂直溝道SOIBiCMOS集成器件，其特征在于，SiGeHBT器件的采用SOI襯底制備。
7.一種雙多晶平面SOI BiCMOS集成器件的制備方法，其特征在于，該制備方法包括如下步驟 第一步、選取氧化層厚度為300 400nm，上層Si厚度為100 150nm，N型摻雜濃度為 I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長Si外延層，厚度為250 300nm，N型摻雜，摻雜濃度為IXlO16- I X 1017cnT3，作為集電區(qū)； 第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域，在襯底表面生長三層材料第一層是SiGe層，Ge組分為15 25%，厚度為2(T60nm，P型摻雜，摻雜濃度為5 X IO18 5 X 1019cnT3，作為基區(qū)；第二層是未摻雜的本征Si層，厚度為l(T20nm ;第三層是未摻雜的本征Poly-Si層，厚度為200 300nm，作為基極和發(fā)射區(qū)； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ； 第五步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第六步、用濕法刻蝕掉表面的SiO2和SiN層，再利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215 325nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 8000C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm-3,形成基極接觸區(qū)域；第八步、光刻發(fā)射區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為IX IO17 5 X IO17CnT3,形成發(fā)射區(qū)； 第九步、光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 lX102°cm_3，形成集電極接觸區(qū)域；并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活，形成SiGe HBT器件； 第十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為I. 5 2. 5iim的深槽，將中間的氧化層刻透；利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在NMOS器件有源區(qū)上選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5X IO15CnT3 ;第二層是厚度為I. 3 2. Inm的P型SiGe漸變層，該層底部Ge組分是0 %，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為0. 5 5 X IO17CnT3 ;第四層是厚度為8 20nm的P型應(yīng)變Si層，摻雜濃度為0. 5 5 X 1017cnT3，作為NMOS器件的溝道；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第H^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2,光刻PMOS器件區(qū)域，利用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為200 400nm的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在PMOS器件有源區(qū)上選擇性外延生長三層材料第一層是厚度為200 400nm的N型Si緩沖層，摻雜濃度為0. 5 5 X IO1W,第二層是厚度為8 20nm的N型SiGe應(yīng)變層，Ge組分是15 25%，摻雜濃度為0. 5 5 X 1017cm_3，作為PMOS器件的溝道；第三層是厚度為3 5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第十二步、光刻場氧區(qū)，利用干法刻蝕工藝，在場氧區(qū)刻蝕出深度為0. 3 0. 5 i! m的淺槽；再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;最后，用化學(xué)機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離； 第十三步、在300 400°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為6 10nm，作為NMOS器件和PMOS器件的柵介質(zhì)，再利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在柵介質(zhì)層上淀積一層厚度為100 500nm的本征Poly-SiGe作為柵電極，Ge組分為10 30% ;光刻MOS器件柵介質(zhì)與柵多晶，形成柵極； 第十四步、光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為I 5X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為I 5X IO18cnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域； 第十五步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在整個襯底上淀積一厚度為3 5nm的SiO2層，用干法刻蝕掉這層SiO2,形成NMOS器件和PMOS器件柵極側(cè)墻； 第十六步、光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源區(qū)、漏區(qū)和柵極；光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源區(qū)、漏區(qū)和柵極； 第十七步、在整個襯底上用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積300 .500nm厚的5102層；光刻出引線窗口，在整個襯底上濺射一層金屬鈦(Ti )，合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成電極金屬接觸；濺射金屬，光刻引線，構(gòu)成MOS器件導(dǎo)電溝道為22 45nm的雙多晶平面SOI BiCMOS集成器件。
8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，集電區(qū)厚度根據(jù)第一步SOI上層Si厚度和第二步生長的Si外延層的厚度來決定，取350 450nm。
9.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，該制備方法中所涉及的最高溫度根據(jù)涉及所有包含化學(xué)汽相淀積(CVD)的工藝溫度決定，最高溫度小于等于800°C。
10.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，SiGeHBT器件基區(qū)厚度根據(jù)第三步SiGe的外延層厚度來決定,取20 60nm。
11.一種雙多晶平面SOI BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，外延材料制備的實現(xiàn)方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為Si02，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為.250nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ； (Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (Ie)光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域； (If)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (Ig)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度IOnm的未摻雜的本征Si層； (Ih)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度200nm的未摻雜的本征Poly-Si層； 步驟2，器件深槽隔離制備的實現(xiàn)方法為 (2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽； (2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離； 步驟3，集電極淺槽隔離制備的實現(xiàn)方法為 (3a)用濕法刻蝕掉表面的SiO2和SiN層； (3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟4，基極淺槽隔離制備的實現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；· (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟5，SiGe HBT形成的實現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (5c)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使接觸區(qū)摻雜濃度為IX IO19cnT3，形成基極； (5d)光刻發(fā)射區(qū)，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為I X IO17Cm-3,形成發(fā)射區(qū)； (5e)光刻集電極區(qū)域，并利用化學(xué)機械拋光(CMP)的方法，去除集電極區(qū)域的SiGe、本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (5f)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT ； 步驟6，NMOS器件區(qū)制備的實現(xiàn)方法為 (6a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2 ； (6b)光刻匪OS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為I.5um的深槽，將氧化層刻透； (6c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽內(nèi)生長一層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ； (6d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，P型緩沖層上生長一層厚度為I. 3 ii m的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15CnT3 ；(6e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X IO16cnT3 ； (6f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiGe層上生長一層厚度為20nm的應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為NMOS器件的溝道； (6g)利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 步驟7，PMOS器件區(qū)制備的實現(xiàn)方法為 (7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2 ； (7b)光刻PMOS器件區(qū)域，利用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為200nm的深槽，利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)生長一層厚度為200nm的N型Si緩沖層，摻雜濃度為5 X IO16cnT3 ； (7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為20nm的P型SiGe層，Ge組分為15%，摻雜濃度為5X IO16CnT3 ； (7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變SiGe層上生長一層厚度為5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)； (7e)利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 步驟8，MOS器件柵極與輕摻雜源漏(LDD)制備的實現(xiàn)方法為 (8a)在300°C，在有源區(qū)上用原子層化學(xué)汽相淀積(ALCVD)的方法淀積HfO2層，厚度為6nm,作為NMOS器件和PMOS器件的柵介質(zhì)； (Sb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層本征的Poly-SiGe，厚度為 IOOnm, Ge 組分為 10% ； (Sc)光刻MOS器件柵介質(zhì)與柵多晶，形成柵極； (Sd)光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為I X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)區(qū)域； (Se)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)區(qū)域； 步驟9，MOS器件形成的實現(xiàn)方法為 (9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積一厚度為3nm的SiO2層； (9b)利用干法刻蝕工藝，蝕掉這層SiO2，保留NMOS器件和PMOS器件柵極側(cè)墻； (9c)光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源、漏區(qū)和柵極； (9d)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源、漏區(qū)和柵極； 步驟10，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為 (IOa)用化學(xué)汽相淀積(CVD)方法，在600°C，在整個襯底上淀積300nm厚的SiO2層； (IOb)光刻引線窗口，在整個襯底上派射一層金屬鈦(Ti ),合金，自對準形成金屬娃化物，清洗表面多余的金屬，形成金屬接觸； (IOc)派射金屬,光刻引線,形成金屬引線,最 終構(gòu)成MOS器件導(dǎo)電溝道為22nm的雙多晶平面SOI BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種雙多晶平面SOI BiCMOS集成器件及制備方法，其過程為在SOI襯底上生長N-Si作為雙極器件集電區(qū)，光刻基區(qū)區(qū)域，在基區(qū)區(qū)域生長P-SiGe、i-Si、i-Poly-Si，制備深槽隔離，制備發(fā)射極、基極和集電極，形成SiGe HBT器件；光刻NMOS器件有源區(qū)溝槽，在溝槽中生長四層材料；光刻PMOS器件有源區(qū)溝槽，在溝槽內(nèi)生長三層材料，在MOS有源區(qū)上制備漏極和柵極，形成MOS器件；光刻引線，構(gòu)成雙多晶平面SOI BiCMOS集成器件及電路；本發(fā)明充分了利用張應(yīng)變Si材料電子遷移率高于體Si材料和壓應(yīng)變SiGe材料空穴遷移率高于體Si材料特點，制備出了性能增強的雙多晶平面SOI BiCMOS集成電路。
文檔編號H01L27/12GK102738172SQ20121024359
公開日2012年10月17日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者宋建軍, 宣榮喜, 張鶴鳴, 戴顯英, 王斌, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學(xué)