專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別是涉及內(nèi)設(shè)有絕緣柵雙極型晶體管(IGBT)的半導(dǎo)體裝置的結(jié)構(gòu)。更具體地說(shuō)，本發(fā)明涉及維持設(shè)有用以改善IGBT的斷開特性而設(shè)的P溝道MOS晶體管(絕緣柵型場(chǎng)效應(yīng)晶體管)的半導(dǎo)體裝置的耐壓特性并減少占有面積的結(jié)構(gòu)。
背景技術(shù)：
作為處理大功率的功率器件，已知有IGBT (絕緣柵雙極型晶體管)。在等效電路上，該IGBT用MOS晶體管(絕緣柵型場(chǎng)效應(yīng)晶體管)控制雙極型晶體管的基極電流。IGBT兼具M(jìn)OS晶體管的高速開關(guān)特性和雙極型晶體管的高電壓/大電流處理能力這二者的特征。
為了降低功率損失，要求IGBT具有低ON電壓及低開關(guān)損失。通常，在IGBT中，在導(dǎo)通時(shí)從P型集電極電極層向N型基極電極層(漂移層)注入少數(shù)載流子的空穴，通過(guò)N漂移層的電導(dǎo)率調(diào)制來(lái)降低漂移層的電阻。如果用該N型基極電極層(漂移層)的電導(dǎo)率調(diào)制來(lái)降低其電阻，則從發(fā)射極大量注入電子，IGBT以高速向ON狀態(tài)轉(zhuǎn)移。
在ON狀態(tài)下，集電極-發(fā)射極間電壓(0N電壓)基本上加在該N型基極電極層上。為了使該ON電壓降低，使漂移層中的多數(shù)載流子電流增加，降低該漂移層的電阻值。但在斷開時(shí)，需將該漂移層中的過(guò)剩載流子全部向IGBT外部放出，或通過(guò)電子-空穴的再結(jié)合使其消滅。因而，過(guò)剩載流子多時(shí)，電流流動(dòng)直到載流子放出，斷開損失增加。
專利文獻(xiàn)I (特開2003-158269號(hào)公報(bào))以及專利文獻(xiàn)2 (特開2005-109394號(hào)公報(bào))揭示了減少該IGBT的斷開損失以實(shí)現(xiàn)高速斷開的結(jié)構(gòu)。
在專利文獻(xiàn)I (特開2003-058269號(hào)公報(bào))中，在IGBT的漂移層表面上，設(shè)置絕緣柵型控制電極。IGBT斷開時(shí)，調(diào)整該絕緣柵型控制電極的電位，吸收在漂移層上生成的空穴，抑制斷開時(shí)的尾電流的發(fā)生。
對(duì)于該專利文獻(xiàn)I的絕緣柵型控制電極，作為柵絕緣膜的膜厚，
例如設(shè)定在5nm 30nm，用隧道效應(yīng)或雪崩效應(yīng)來(lái)強(qiáng)制性地抽出空穴。
另外，在專利文獻(xiàn)2 (特開2005-109394號(hào)公報(bào))揭示的結(jié)構(gòu)中，在集電極電極節(jié)點(diǎn)與雙極型晶體管的基極之間，設(shè)置P溝道MOS晶體管(絕緣柵型場(chǎng)效應(yīng)晶體管)。與該P(yáng)溝道MOS晶體管串聯(lián)地設(shè)置雙級(jí)晶體管的基極電流控制用的N溝道MOS晶體管。
IGBT的動(dòng)作中(0N狀態(tài)期間)，將P溝道MOS晶體管維持在非導(dǎo)通狀態(tài)，在斷開時(shí)將該P(yáng)溝道MOS晶體管設(shè)定在導(dǎo)通狀態(tài)，在雙極型晶體管上旁路從集電極流入的空穴電流。防止在斷開時(shí)從集電極電極節(jié)點(diǎn)向基極電極層注入空穴，將雙極型晶體管的漂移層(基極電極層)的殘留載流子(空穴)的排出高速化，降低開關(guān)損失。從而，實(shí)現(xiàn)斷開時(shí)的低開關(guān)損失及高速動(dòng)作，且維持IGBT的低ON電壓。
在該專利文獻(xiàn)2揭示的結(jié)構(gòu)中，為了保證OFF時(shí)的耐壓，P溝道MOS晶體管的柵絕緣膜的膜厚構(gòu)成為使其具有例如場(chǎng)效應(yīng)絕緣膜等的元件耐壓以上的柵耐壓。
在上述的專利文獻(xiàn)I中，使用設(shè)在漂移層(基極電極層)表面上的絕緣柵型控制電極，在斷開時(shí)利用隧道效應(yīng)或雪崩效應(yīng)來(lái)排出空穴。這時(shí)，在控制電極下部的5 30nm的膜厚的絕緣膜上施加高壓，存在該絕緣膜的耐壓特性容易劣化的問(wèn)題。
另外，在專利文獻(xiàn)I揭示的結(jié)構(gòu)中，絕緣柵型控制電極與控制IGBT的斷開及接通的控制電極(M0S晶體管的柵)被另行設(shè)置。因而，這時(shí)，存在IGBT的斷開/接通時(shí)的定時(shí)與施加在絕緣柵型控制電極上的電壓的定時(shí)的調(diào)整變得困難的問(wèn)題。
另外，在上述的專利文獻(xiàn)2揭示的結(jié)構(gòu)中，將P溝道MOS晶體管的柵電極固定在接地電平或?qū)溝道MOS晶體管和N溝道MOS晶體管這二者的柵電壓根據(jù)同一控制電路的輸出信號(hào)進(jìn)行控制。
在IGBT的非導(dǎo)通狀態(tài)期間，P溝道MOS晶體管被維持在導(dǎo)通狀態(tài)。這時(shí)，在P溝道MOS晶體管的柵電極上施加與發(fā)射極的電壓相當(dāng)?shù)碾妷海蚨?，在該P(yáng)溝道MOS晶體管導(dǎo)通時(shí)被施加與集電極-發(fā)射極間電壓Vce相同程度的高電壓。因此，作為P溝道MOS晶體管的柵絕緣膜，為了保障其耐壓而采用厚絕緣膜，例如使其具有場(chǎng)效應(yīng)絕緣膜以上的膜厚。結(jié)果，該P(yáng)溝道MOS晶體管的高度成為大于周邊的N溝道MOS晶體管的高度，產(chǎn)生了 IGBT的階梯差變大的問(wèn)題。另外，由于在該P(yáng)溝道MOS晶體管上施加高壓，為了保障對(duì)周圍雜質(zhì)區(qū)的絕緣，需確保雜質(zhì)區(qū)之間充分的距離，存在元件占有面積增大的問(wèn)題。

發(fā)明內(nèi)容
因此，本發(fā)明目的在于提供可以維持低ON電阻及低開關(guān)損失及耐壓特性并降低元件占有面積的半導(dǎo)體裝置。
簡(jiǎn)言之，本發(fā)明第I方面的半導(dǎo)體裝置設(shè)有雙極型晶體管；根據(jù)控制信號(hào)控制該雙極型晶體管的基極電流的第I絕緣柵型場(chǎng)效應(yīng)晶體管；在斷開時(shí)將雙極型晶體管的基極-發(fā)射極短接的第2絕緣柵型場(chǎng)效應(yīng)晶體管；使斷開時(shí)施加在第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵絕緣膜上的電壓緩和的電壓緩和元件。
該電壓緩和元件最好是PN結(jié)型二極管元件或結(jié)型場(chǎng)效應(yīng)晶體管。
本發(fā)明另一方面的半導(dǎo)體裝置，提供第I方面的半導(dǎo)體裝置的結(jié)構(gòu)。即簡(jiǎn)言之，在該另一方面的半導(dǎo)體裝置中，在雙極型晶體管、控制該雙極型晶體管的0N/0FF的第I絕緣柵型場(chǎng)效應(yīng)晶體管及雙極型晶體管斷開時(shí)，在跟將該雙極型晶體管的發(fā)射極/基極短接的第2絕緣柵型場(chǎng)效應(yīng)晶體管形成的半導(dǎo)體區(qū)不同的區(qū)域上，在共同的半導(dǎo)體襯底區(qū)上形成電壓緩和元件。電壓緩和元件使得在雙極型晶體管的斷開時(shí)施加在第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵絕緣膜上的電壓得以緩和。該電壓緩和元件作為其構(gòu)成要素的一部分而包含半導(dǎo)體襯 底區(qū)，且利用該半導(dǎo)體襯底區(qū)的穿通(punch-through)。
在一實(shí)施例中，本發(fā)明另一方面的半導(dǎo)體裝置設(shè)有第I導(dǎo)電型的半導(dǎo)體襯底區(qū)；該半導(dǎo)體襯底區(qū)表面上形成的第2導(dǎo)電型的第I半導(dǎo)體區(qū)；在半導(dǎo)體襯底區(qū)表面上，離開上述第I半導(dǎo)體區(qū)而形成的第2導(dǎo)電型的第2半導(dǎo)體區(qū)；鄰接于第I半導(dǎo)體區(qū)而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)；在第2半導(dǎo)體區(qū)上和第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)；在第4半導(dǎo)體區(qū)表面的一部分區(qū)域上形成的第2導(dǎo)電型的第I雜質(zhì)區(qū) ’與第4半導(dǎo)體區(qū)和第I雜質(zhì)區(qū)電連接而形成的第I電極層；在第I雜質(zhì)區(qū)與第I半導(dǎo)體區(qū)之間的第4半導(dǎo)體區(qū)上和第I半導(dǎo)體區(qū)上的一部分區(qū)域上隔著第I絕緣膜而形成的第2電極層；在第I半導(dǎo)體區(qū)表面上，離開第4半導(dǎo)體區(qū)且相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)；在第I半導(dǎo)體區(qū)表面上，與第3雜質(zhì)區(qū)鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)；與第2雜質(zhì)區(qū)電連接的第3電極層；在第2及第3雜質(zhì)區(qū)之間的第I半導(dǎo)體區(qū)表面上，隔著第2絕緣膜而形成的第4電極層；與第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層；形成在第2半導(dǎo)體區(qū)表面上并與第4電極層電耦合的第2導(dǎo)電型的第5雜質(zhì)區(qū)。
在另一實(shí)施例中，本發(fā)明另一方面的半導(dǎo)體裝置設(shè)有第I導(dǎo)電型的半導(dǎo)體襯底區(qū)；在半導(dǎo)體襯底區(qū)表面上，相互間隔而形成的第2導(dǎo)電型的第I及第2半導(dǎo)體區(qū)；與第I半導(dǎo)體區(qū)相接而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)；在第3半導(dǎo)體區(qū)上及第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)；在第4半導(dǎo)體區(qū)的一部分區(qū)域的表面上形成的第2導(dǎo)電型的第I雜質(zhì)區(qū)；與第4半導(dǎo)體區(qū)及第I雜質(zhì)區(qū)電連接而形成的第I電極層；在第I雜質(zhì)區(qū)與第I半導(dǎo)體區(qū)之間的第4半導(dǎo)體區(qū)上及第I半導(dǎo)體區(qū)上，隔著絕緣膜而形成的第2電極層；在第I半導(dǎo)體區(qū)表面上，離開第4半導(dǎo)體區(qū)、相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)；與第2雜質(zhì)區(qū)電連接而形成的第3電極層；在第2及第3雜質(zhì)區(qū)之間的第I半導(dǎo)體區(qū)表面上，隔著第2絕緣膜而形成的第4電極層；在第I半導(dǎo)體區(qū)表面上，與第3雜質(zhì)區(qū)鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)；與第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層；離開第3及第4雜質(zhì)區(qū)，在第I半導(dǎo)體區(qū)與第2半導(dǎo)體區(qū)的一部分區(qū)域的表面上遍及第I及第2半導(dǎo)體區(qū)之間的半導(dǎo)體襯底區(qū)而連續(xù)形成的、與第4電極層電連接的第I導(dǎo)電型的第5雜質(zhì)區(qū)。
而且，在另一實(shí)施例中，本發(fā)明另一方面的半導(dǎo)體裝置設(shè)有第I導(dǎo)電型的半導(dǎo)體襯底區(qū)；在半導(dǎo)體襯底區(qū)表面上，相互間隔而形成的第2導(dǎo)電型的第I及第2半導(dǎo)體區(qū)；與第I半導(dǎo)體區(qū)相接而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)；在第3半導(dǎo)體區(qū)上及第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)；在第4半導(dǎo)體區(qū)的一部分區(qū)域的表面上形成的第2導(dǎo)電型的第I雜質(zhì)區(qū)；與第4半導(dǎo)體區(qū)及第I雜質(zhì)區(qū)電連接而形成的第I電極層；在第I雜質(zhì)區(qū)與第I半導(dǎo)體區(qū)之間的第4半導(dǎo)體區(qū)上及第I半導(dǎo)體區(qū)上，隔著第I絕緣膜而形成的第2電極層；在第I半導(dǎo)體區(qū)表面上，與第4半導(dǎo)體區(qū)相離、且相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)；與第2雜質(zhì)區(qū)電連接而形成的第3電極層；在第2及第3雜質(zhì)區(qū)之間的第I半導(dǎo)體區(qū)表面上，隔著第2絕緣膜而形成的第4電極層；在第I半導(dǎo)體區(qū)表面上，與第3雜質(zhì)區(qū)鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)；與第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層；在第I及第2半導(dǎo)體區(qū)之間與半導(dǎo)體襯底區(qū)連接而形成的第I導(dǎo)電型的第5半導(dǎo)體區(qū)；在第5半導(dǎo)體區(qū)表面上形成并與第4電極層電連接的第I導(dǎo)電型的第5雜質(zhì)區(qū)；在半導(dǎo)體襯底區(qū)與第I半導(dǎo)體區(qū)之間且在半導(dǎo)體襯底區(qū)與第2半導(dǎo) 體區(qū)之間，相互離開而形成的第2導(dǎo)電型的第I及第2埋入半導(dǎo)體區(qū)。第5半導(dǎo)體區(qū)通過(guò)第I及第2埋入半導(dǎo)體區(qū)之間的區(qū)域與半導(dǎo)體襯底區(qū)耦合。
通過(guò)緩和第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵電壓，可以減薄該第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵絕緣膜厚度，并可縮短用以保證與周邊區(qū)域的耐壓的區(qū)域的距離，能夠在維持其低開關(guān)損失及低ON電壓的特征的同時(shí)實(shí)現(xiàn)占有面積小的半導(dǎo)體裝置。
另外，通過(guò)將該電壓緩和元件設(shè)置在與形成該絕緣柵型場(chǎng)效應(yīng)晶體管的區(qū)域不同的區(qū)域上，以將半導(dǎo)體襯底區(qū)作為一部分區(qū)域加以利用，能夠不對(duì)IGBT的結(jié)構(gòu)要素的配置帶來(lái)不良影響地以簡(jiǎn)單的電路結(jié)構(gòu)可靠地緩和施加在第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵絕緣膜上的電壓。
本發(fā)明上述的及其它的目的、特征、局面及優(yōu)點(diǎn)，當(dāng)可參照附圖從以下關(guān)于本發(fā)明的詳細(xì)說(shuō)明而清晰了解。


圖I是表示本發(fā)明實(shí)施例I的半導(dǎo)體裝置的等效電路的圖。
圖2是概略表示本發(fā)明實(shí)施例I的半導(dǎo)體裝置的寄生成分的圖。
圖3是概略表示本發(fā)明實(shí)施例I的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖4是表示本發(fā)明實(shí)施例2的半導(dǎo)體裝置的等效電路的圖。
圖5是概略表示本發(fā)明實(shí)施例2的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖6是表示本發(fā)明實(shí)施例3的半導(dǎo)體裝置的等效電路的圖。
圖7是表示本發(fā)明實(shí)施例4的半導(dǎo)體裝置的等效電路的圖。
圖8是概略表示本發(fā)明實(shí)施例4的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖9是表示本發(fā)明實(shí)施例5的半導(dǎo)體裝置的等效電路的圖。圖10是表示本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的變更例的等效電路的圖。
圖11是表示本發(fā)明實(shí)施例6的半導(dǎo)體裝置的等效電路的圖。
圖12是概略表示本發(fā)明實(shí)施例6的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖13是概略表示本發(fā)明實(shí)施例6的半導(dǎo)體裝置的變更例的剖面結(jié)構(gòu)的圖。
圖14是表示本發(fā)明實(shí)施例7的半導(dǎo)體裝置的等效電路的圖。
圖15是概略表示本發(fā)明實(shí)施例7的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖16是表示本發(fā)明實(shí)施例8的半導(dǎo)體裝置的等效電路的圖。
圖17是概略表示本發(fā)明實(shí)施例8的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
圖18是表示本發(fā)明實(shí)施例9的半導(dǎo)體裝置的等效電路的圖。
具體實(shí)施例方式 [實(shí)施例I]
圖I是表示本發(fā)明實(shí)施例I的半導(dǎo)體裝置的等效電路的圖。在圖I中，半導(dǎo)體裝置包含PNP雙極型晶體管(第I雙極型晶體管)BT ;控制該P(yáng)NP雙極型晶體管BT的基極電流的N溝道MOS晶體管(第I絕緣柵型場(chǎng)效應(yīng)晶體管)NQ ;在雙極型晶體管BT斷開時(shí)阻斷載流子注入的P溝道MOS晶體管(第2絕緣柵型場(chǎng)效應(yīng)晶體管)PQ。
雙極型晶體管BT的發(fā)射極區(qū)域(第I導(dǎo)通節(jié)點(diǎn))連接在集電極電極節(jié)點(diǎn)(第I電極節(jié)點(diǎn))3上，其集電極區(qū)域(第2導(dǎo)通節(jié)點(diǎn))連接在發(fā)射極電極節(jié)點(diǎn)(第2電極節(jié)點(diǎn))4上。MOS晶體管NQ的源極耦合在發(fā)射極電極節(jié)點(diǎn)4上，在其柵極電極節(jié)點(diǎn)7上接受控制信號(hào)Vgl，其漏極連接在雙極型晶體管BT的基極區(qū)5上。MOS晶體管NQ的背柵(基極)與源極相互連接。
MOS晶體管PQ的源極區(qū)(第3導(dǎo)通節(jié)點(diǎn))連接在集電極電極節(jié)點(diǎn)3，其基極(背柵)及漏極(第4導(dǎo)通節(jié)點(diǎn))連接在雙極型晶體管BT的基極節(jié)點(diǎn)(基極節(jié)點(diǎn))5上。由雙極型晶體管BT及MOS晶體管NQ構(gòu)成的電路部分2對(duì)應(yīng)于通常的IGBT的等效電路。在以下說(shuō)明中提到IGBT時(shí)，就參照該方框2表示的部分。
圖I所示的半導(dǎo)體裝置還包含連接在MOS晶體管PQ的柵極電極節(jié)點(diǎn)6與發(fā)射極電極節(jié)點(diǎn)4之間的電壓緩和元件I。在MOS晶體管PQ的非導(dǎo)通狀態(tài)時(shí)，通過(guò)該電壓緩和元件I緩和施加在柵絕緣膜上的電壓。
在本實(shí)施例I中，該電壓緩和元件I由PN結(jié)二極管(二極管元件)Di構(gòu)成。該P(yáng)N結(jié)二極管Di的陰極連接在MOS晶體管PQ的柵極電極節(jié)點(diǎn)6上，陽(yáng)極連接在發(fā)射極電極節(jié)點(diǎn)4上。
現(xiàn)在考慮，如圖2所示，在該半導(dǎo)體裝置的集電極電極節(jié)點(diǎn)3上連接有電感性負(fù)載LL的情況。該電感性負(fù)載LL連接在供給高側(cè)電壓Vh的電源節(jié)點(diǎn)與集電極電極節(jié)點(diǎn)3之間。在MOS晶體管PQ的柵極電極節(jié)點(diǎn)6與集電極電極節(jié)點(diǎn)3之間存在柵電容Cg，另外，在二極管元件Di中，也存在由PN結(jié)產(chǎn)生的寄生電容Cd。
在圖2所示的結(jié)構(gòu)中，IGBT2 —旦接通，由于該電感性負(fù)載LL的L· (di/dt)成分，高側(cè)電壓Vh的大部分就施加在電感性負(fù)載LL上，集電極電極節(jié)點(diǎn)3的集電極電位Vc急劇下降。另一方面，在IGBT2斷開時(shí)，集電極電極節(jié)點(diǎn)3的集電極電位Vc構(gòu)成與高側(cè)電壓Vh大致相等的電平。此時(shí)，MOS晶體管PQ具有其閾值電壓的絕對(duì)值(以下簡(jiǎn)稱閾值電壓)Vthp。另外，發(fā)射極電極節(jié)點(diǎn)4的發(fā)射極電位Ve通常設(shè)定在施加在半導(dǎo)體裝置上的電壓中的最低電位上。
以下說(shuō)明中，「導(dǎo)通狀態(tài)」及「非導(dǎo)通狀態(tài)」分別具有與「0N狀態(tài)」及「OFF狀態(tài)」相同 的意思。特別在強(qiáng)調(diào)電流的有無(wú)時(shí)，使用「導(dǎo)通狀態(tài)」及「非導(dǎo)通狀態(tài)」的用語(yǔ)。
在IGBT2導(dǎo)通時(shí)施加在MOS晶體管NQ的柵極電極節(jié)點(diǎn)7上的控制電壓Vgl被設(shè)定在H電平，MOS晶體管NQ成為導(dǎo)通狀態(tài)。因此，向雙極型晶體管BT供給基極電流，雙極型晶體管BT成為導(dǎo)通狀態(tài)，IGBT2接通。一旦IGBT2接通，隨著集電極電極節(jié)點(diǎn)3的集電極電位Vc的下降，MOS晶體管PQ的柵極電極節(jié)點(diǎn)6的電位Vg2根據(jù)電容Cg及Cd的電容值而下降。一旦柵極電極節(jié)點(diǎn)6的柵電位Vg2達(dá)到發(fā)射極電極節(jié)點(diǎn)4的發(fā)射極電位Ve,由于二極管元件Di的正向偏置動(dòng)作，柵極電極節(jié)點(diǎn)6的柵電位Vg2的電位下降就被抑制，柵電位Vg2的最低電位被二極管Di箝位。
在該IGBT2導(dǎo)通時(shí)集電極電極節(jié)點(diǎn)3的集電極電位Vc與柵極電極節(jié)點(diǎn)6的柵電位Vg2之差(Vc-Vg2) —旦成為MOS晶體管PQ的閾值電壓Vthp以下(一旦成為Vc_Vg2 < Vthp)，MOS晶體管PQ就成為OFF狀態(tài)。因而，在該接通動(dòng)作中，不進(jìn)行限制對(duì)于PNP雙極型晶體管BT的空穴注入的限制動(dòng)作。
另一方面，在IGBT2斷開動(dòng)作時(shí)，向MOS晶體管NQ的柵極電極節(jié)點(diǎn)7施加的控制電壓Vgl被設(shè)定在例如0V，M0S晶體管NQ成為OFF狀態(tài)。因此，停止向雙極型晶體管BT的基極電流的供給，PNP雙極型晶體管BT向OFF狀態(tài)轉(zhuǎn)移。根據(jù)向該雙極型晶體管BT的OFF狀態(tài)的轉(zhuǎn)移，集電極電極節(jié)點(diǎn)3的集電極電位Vc上升。另外，對(duì)應(yīng)于集電極電位Vc上升，柵電位Vg2的電位也由于寄生電容Cg及Cd的作用而上升。
在該IGBT2斷開時(shí)，集電極電位Vc與柵電位Vg2之差(Vc-Vg2) —旦成為比MOS晶體管PQ的閾值電壓大，MOS晶體管PQ就成為ON狀態(tài)，PNP雙極型晶體管BT的發(fā)射極區(qū)域與基極區(qū)(基極節(jié)點(diǎn)5)被短路。從而，從集電極電極節(jié)點(diǎn)3注入的電流由MOS晶體管PQ排出，阻斷向PNP雙極型晶體管BT的空穴供給。
在該斷開時(shí)，由于阻斷了對(duì)PNP雙極型晶體管BT的發(fā)射極區(qū)域的空穴供給，雙極型晶體管BT的基極區(qū)的載流子排出一旦結(jié)束，集電極電極節(jié)點(diǎn)3的集電極電位Vc就高速上升。從而，可將尾電流流過(guò)的期間縮短，減少開時(shí)的開關(guān)損失，并實(shí)現(xiàn)高速動(dòng)作。另外，在該IGBT2的ON狀態(tài)(導(dǎo)通狀態(tài))時(shí)，雙極型晶體管BT的集電極-發(fā)射極間電壓Vce充分低，可以實(shí)現(xiàn)低ON電壓。
在該斷開過(guò)程等的過(guò)渡狀態(tài)時(shí)，柵電位Vg2被設(shè)定在由二極管元件Di的寄生電容Cd和MOS晶體管PQ的柵電容Cg決定的電壓電平上。該柵電位Vg2的電壓電平是發(fā)射極電位Ve與集電極電位Vc之間的電壓電平。
在成為斷開狀態(tài)、IGBT2處于OFF狀態(tài)(非導(dǎo)通狀態(tài))的情況下，二極管Di是反向偏置狀態(tài)。這時(shí)，由于二極管元件Di的漏電流等原因，柵電位Vg2最終成為與發(fā)射極電位Ve·相同的電位。但是，如以下說(shuō)明的那樣，在實(shí)際器件結(jié)構(gòu)中，由于該柵極電極節(jié)點(diǎn)6和集電極電極節(jié)點(diǎn)3之間流過(guò)的電流與在該柵電容Cg及二極管的結(jié)電容Cd上施加的電壓平衡，柵電位Vg2平衡且大致穩(wěn)定地維持在發(fā)射極電位Ve與集電極電位Vc之間的電壓(例如穿通電壓)上。
因而，MOS晶體管PQ的柵極電極節(jié)點(diǎn)6的柵電位Vg2可設(shè)定在比發(fā)射極Ve高的電壓電平上，可降低施加在MOS晶體管PQ的柵絕緣膜上的電壓。從而能夠減薄柵絕緣膜。另夕卜，在非導(dǎo)通狀態(tài)時(shí)，由于降低施加在柵絕緣膜上的電壓，無(wú)需為保障與其它周邊區(qū)域之間的耐壓而設(shè)置相對(duì)于周邊區(qū)域(電極層等)的充分距離，可以減少元件(單元)的占有面積。
圖3是概略表示本發(fā)明實(shí)施例I的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。在圖3中，半導(dǎo)體裝置形成在P型半導(dǎo)體襯底(半導(dǎo)體襯底區(qū))10上。在該P(yáng)型半導(dǎo)體襯底區(qū)10的表面上間隔地設(shè)置N型半導(dǎo)體區(qū)(第I及第2半導(dǎo)體區(qū))12a及12b。
設(shè)置P型半導(dǎo)體區(qū)(第3半導(dǎo)體區(qū))13，以包圍該N型半導(dǎo)體區(qū)12a的一部分(下區(qū)域)。這里，在該半導(dǎo)體裝置中，沒(méi)有示出平面布局，但將示于圖3的右側(cè)的LI為中心，同心圓狀地形成各區(qū)域。因此，就P型半導(dǎo)體區(qū)13形成為包圍N型半導(dǎo)體區(qū)12a的情況進(jìn)行說(shuō)明。P型半導(dǎo)體區(qū)13具有在IGBT斷開時(shí)將空穴向發(fā)射極電極節(jié)點(diǎn)排出的功能。
在該P(yáng)型半導(dǎo)體區(qū)13上及N型半導(dǎo)體區(qū)12a的一部分表面上，設(shè)置P型半導(dǎo)體區(qū)(第4半導(dǎo)體區(qū))14，在該P(yáng)型半導(dǎo)體區(qū)14內(nèi)部，設(shè)置高濃度的N型雜質(zhì)區(qū)(第I雜質(zhì)區(qū))15。P型半導(dǎo)體區(qū)14形成為包圍N型雜質(zhì)區(qū)，設(shè)置構(gòu)成連接在發(fā)射極電極節(jié)點(diǎn)4的發(fā)射極的電極層(第I電極層)16，連接在P型半導(dǎo)體區(qū)14及N型雜質(zhì)區(qū)15這二者上。該發(fā)射極電極層16將圖I所示的N溝道MOS晶體管NQ的背柵與源極相互連接，并電連接至發(fā)射極電極節(jié)點(diǎn)4。
在P型半導(dǎo)體區(qū)14表面上，隔著柵絕緣膜(第I絕緣膜)17而形成構(gòu)成連接在柵極電極節(jié)點(diǎn)7上的柵電極的電極層(第2電極層)18。該柵絕緣膜17及柵極電極層18延伸而形成到N型半導(dǎo)體區(qū)12a上，根據(jù)控制電壓Vg 1，在N型雜質(zhì)區(qū)15與N型半導(dǎo)體區(qū)12a之間的P型半導(dǎo)體區(qū)14表面上形成溝道。
在N型半導(dǎo)體區(qū)12a表 面上，離開P型半導(dǎo)體區(qū)14且相互分離地形成P型雜質(zhì)區(qū)(第
2及第3雜質(zhì)區(qū))19a及19b。在這些P型雜質(zhì)區(qū)19a及19b之間的N型半導(dǎo)體區(qū)12a上，隔著柵絕緣膜(第2絕緣膜)20而形成構(gòu)成柵極電極節(jié)點(diǎn)6的電極層(第4電極層)21。另外，與P型雜質(zhì)區(qū)19b鄰接地形成N型雜質(zhì)區(qū)(第4雜質(zhì)區(qū))22。在P型雜質(zhì)區(qū)19a表面上，形成構(gòu)成連接在圖I所示的集電極電極節(jié)點(diǎn)3上的集電極的電極層(第3電極層)23。另外，在雜質(zhì)區(qū)19b及22這二者的表面上，形成構(gòu)成圖I所示的基極節(jié)點(diǎn)5電極層(第4電極層)24。
在N型半導(dǎo)體區(qū)12b表面上，形成N型雜質(zhì)區(qū)(第5雜質(zhì)區(qū))25。在該N型雜質(zhì)區(qū)25表面上，形成電連接至柵極電極層21的電極層(第5電極層)26。該電極層26對(duì)應(yīng)于圖I所示的二極管元件Di的陰極。在二極管元件Di的非導(dǎo)通狀態(tài)時(shí)，使其在N型半導(dǎo)體區(qū)12a及12b之間的P型半導(dǎo)體區(qū)10上產(chǎn)生穿通(使其在PN結(jié)上產(chǎn)生穿通擊穿)，用該穿通電壓來(lái)限制施加在柵極電極層21上的電壓。
即，如果該N型雜質(zhì)區(qū)22與P型半導(dǎo)體襯底區(qū)10之間的電壓達(dá)到穿通電壓，則耗盡層從N型雜質(zhì)區(qū)22到達(dá)半導(dǎo)體襯底區(qū)10，在P型半導(dǎo)體襯底區(qū)10表面的PN結(jié)上產(chǎn)生穿通擊穿。另外，如果耗盡層從N型雜質(zhì)區(qū)25延伸，耗盡層一旦到達(dá)半導(dǎo)體襯底區(qū)10，在該N型半導(dǎo)體區(qū)12b與半導(dǎo)體襯底區(qū)10之間的PN結(jié)上就產(chǎn)生穿通擊穿。由于該穿通擊穿，在P型半導(dǎo)體襯底區(qū)10表面上，N型半導(dǎo)體區(qū)12a及12b之間通過(guò)耗盡層而導(dǎo)通，來(lái)自N型雜質(zhì)區(qū)22的電壓通過(guò)N型雜質(zhì)區(qū)25及電極層26傳遞至柵極電極層21，可以抑制柵電位Vg2的降低。如果柵電位Vg2上升，則P溝道MOS晶體管的溝道電阻變大，N型雜質(zhì)區(qū)22的電壓電平變低，半導(dǎo)體襯底區(qū)10表面的PN結(jié)的穿通擊穿消失，柵電位Vg2的上升停止。從而，柵極電極層21的電壓電平比發(fā)射極電極層16的發(fā)射極電位Ve高，維持在由穿通電壓決定的電壓電平上。
在圖3所示的結(jié)構(gòu)中，N溝道MOS晶體管NQ基本上由P型半導(dǎo)體區(qū)14、N型雜質(zhì)區(qū)15、柵絕緣膜17、電極層18及N型半導(dǎo)體區(qū)(漂移層)12a構(gòu)成。N溝道MOS晶體管NQ的背柵由P型半導(dǎo)體區(qū)14形成，該背柵和源極(雜質(zhì)區(qū)15)通過(guò)電極層16電連接。
P溝道MOS晶體管PQ基本上由P型雜質(zhì)區(qū)19a及19b、N型半導(dǎo)體區(qū)12a、柵絕緣膜20、電極層21構(gòu)成。構(gòu)成P溝道MOS晶體管PQ的背柵的N型半導(dǎo)體區(qū)12a通過(guò)N型雜質(zhì)區(qū)22耦合到電極層24。從而，在被電連接到基極節(jié)點(diǎn)5電極層24上，可以實(shí)現(xiàn)P溝道MOS晶體管PQ的背柵與漏極相互連接的結(jié)構(gòu)。
二極管Di基本上用N型雜質(zhì)區(qū)25、N型半導(dǎo)體區(qū)12b、P型半導(dǎo)體襯底區(qū)10以及P型半導(dǎo)體區(qū)13和14構(gòu)成。利用N型半導(dǎo)體區(qū)12b和P型半導(dǎo)體襯底區(qū)10之間的PN結(jié)的電容，通過(guò)電容分隔來(lái)使柵極電極節(jié)點(diǎn)6的電位Vg2在IGBT斷開時(shí)降低。
PNP雙極型晶體管BT基本上由P型雜質(zhì)區(qū)19a、N型半導(dǎo)體區(qū)12a、P型半導(dǎo)體區(qū)13及14來(lái)形成，該N型半導(dǎo)體區(qū)12a作為雙極型晶體管的基極區(qū)起作用。
在圖3所示的結(jié)構(gòu)中，在IGBT的導(dǎo)通時(shí)施加在電極層18上的控制電壓Vg I被設(shè)定在正電壓電平上，在N型雜質(zhì)區(qū)15與N型半導(dǎo)體區(qū)12a之間的P型半導(dǎo)體區(qū)14表面上形成溝道，電子從發(fā)射極電極層16向N型半導(dǎo)體區(qū)12a流動(dòng)。并且，這時(shí)從集電極電極層23經(jīng)由P型雜質(zhì)區(qū)19a向N型半導(dǎo)體區(qū)12a流入空穴。因此，在N型半導(dǎo)體區(qū)12a中產(chǎn)生電 導(dǎo)率調(diào)制，其電阻值下降，更多的電流流過(guò)該N型半導(dǎo)體區(qū)12a。因此，雙極型晶體管BT的基極電流變大，雙極型晶體管(BT)成為ON狀態(tài)。在該導(dǎo)通時(shí)即使集電極電極層23的電位降低，P型雜質(zhì)區(qū)19a與柵極電極層21之間的電位差也是在P溝道MOS晶體管的閾值電壓Vthp以下，P溝道MOS晶體管被維持在OFF狀態(tài)。因而，對(duì)從集電極電極層23向N型半導(dǎo)體區(qū)12a的空穴供給不帶來(lái)任何不良影響。
在該導(dǎo)通時(shí)雜質(zhì)區(qū)19a、19b及22是N型半導(dǎo)體區(qū)12a的電位電平，大體上是發(fā)射極電位Ve的電平，另外，半導(dǎo)體襯底區(qū)10是發(fā)射極電位Ve的電平。在二極管元件Di中，N型半導(dǎo)體區(qū)12b及半導(dǎo)體襯底區(qū)10之間的PN結(jié)是反向偏置，被維持在OFF狀態(tài)。
在IGBT斷開時(shí)，對(duì)于柵極電極層18的控制電壓Vg I被設(shè)定在例如OV上，P型半導(dǎo)體區(qū)14表面的溝道(反轉(zhuǎn)層)消失。從而，向N型半導(dǎo)體區(qū)12a的電流路徑被阻斷，雙極型晶體管BT向斷開狀態(tài)轉(zhuǎn)移。一旦集電極電極層23的電壓Vc上升，該P(yáng)型雜質(zhì)區(qū)19a與柵極電極層21之間的電位差變得比P溝道MOS晶體管的閾值電壓Vthp大，P溝道MOS晶體管成為ON狀態(tài)。在P型雜質(zhì)區(qū)19a和19b之間的N型半導(dǎo)體區(qū)12a表面上形成溝道，從集電極電極層23供給的空穴和殘存于N型半導(dǎo)體區(qū)12a的載流子(空穴)由P型雜質(zhì)區(qū)19b吸收，向N型半導(dǎo)體區(qū)12a的空穴供給被阻斷。
半導(dǎo)體區(qū)12a中的殘存載流子(空穴)通過(guò)發(fā)射極電極層16的排出一旦結(jié)束，雙極型晶體管就成為OFF狀態(tài)，IGBT成為OFF狀態(tài)。在該OFF狀態(tài)，N型半導(dǎo)體襯底區(qū)12a與P型半導(dǎo)體襯底區(qū)10之間的PN結(jié)成為反向偏置狀態(tài)，耗盡層從P型半導(dǎo)體襯底區(qū)10向N型半導(dǎo)體區(qū)12a擴(kuò)展，耗盡層最終達(dá)到N型半導(dǎo)體區(qū)12a的表面。從而，緩和了 N型半導(dǎo)體區(qū)12a表面的電場(chǎng)集中，實(shí)現(xiàn)了高耐壓結(jié)構(gòu)。
另外，在該IGBT斷開時(shí)，柵極電極層21上的柵電位Vg2隨著集電極電位Vc的上升，其電壓電平通過(guò)柵電容的電容耦合而上升。這時(shí)，通過(guò)由N型半導(dǎo)體區(qū)12b與半導(dǎo)體襯底區(qū)10之間的PN結(jié)電容產(chǎn)生的電容耦合，抑制柵電位Vg2的上升。電壓差Vc-Vg2 —旦成為閾值電壓Vthp以下，在柵極電極層21下部就形成溝道，P型雜質(zhì)區(qū)19a、19b與N型半導(dǎo)體區(qū)12a通過(guò)溝道而成為同一電位，來(lái)自N型半導(dǎo)體區(qū)12a的向集電極電極層23的空穴供給被阻斷。
集電極電位Vc通過(guò)P型雜質(zhì)區(qū)19b、基極電極層24及N型雜質(zhì)22傳達(dá)。因此，N型半導(dǎo)體區(qū)12a與半導(dǎo)體區(qū)10之間的PN結(jié)成為反向偏置狀態(tài)，在N型半導(dǎo)體區(qū)12a及12b之間的PN結(jié)上產(chǎn)生穿通擊穿，N型半導(dǎo)體區(qū)12a及12b之間成為穿通狀態(tài)。因此，可通過(guò)該穿通電壓抑制控制電壓Vg2的電壓電平的下降，用該電壓電平維持柵電位Vg2的電位電平。
柵極電極層21上的柵電位Vg2是發(fā)射極電位(Ve)與集電極電位(Vc)之間的電位電平。因而，施加在柵絕緣膜20上的電壓，即集電極電極層23的電壓與柵極電極層21上的控制電壓Vg2之差成為比集電極-發(fā)射極間電壓小。因而，可以減薄柵絕緣膜20的膜厚。另外，可以緩和施加在該柵絕緣膜20上的電壓，無(wú)需設(shè)置拉開該集電極電極層23與柵極電
極層21之間的距離，或加大柵極電極層21與基極電極層24之間的距離以及柵極電極層21與集電極電極層23之間的距離等用以確保耐壓的結(jié)構(gòu)，因此，可以減少該半導(dǎo)體裝置的整體布局面積。
另外，在根據(jù)集電極電極層23的集電極電壓，在N型半導(dǎo)體區(qū)12a和12b之間產(chǎn)生穿通時(shí)，控制電壓Vg2的電壓電平的降低就受到該穿通電壓抑制。因而，該N型半導(dǎo)體區(qū)12a和12b之間的距離設(shè)定在可使穿通產(chǎn)生的范圍。
如上所述，依據(jù)本發(fā)明的實(shí)施例I，將二極管元件作為電壓緩和元件連接在用以減少斷開損失的P溝道MOS晶體管的柵極電極節(jié)點(diǎn)與發(fā)射極電極節(jié)點(diǎn)之間。從而，不會(huì)對(duì)P溝道MOS晶體管的ON及OFF動(dòng)作帶來(lái)不良影響，可以緩和該P(yáng)溝道MOS晶體管在斷開時(shí)施加在柵絕緣膜上的電壓。從而，可以實(shí)現(xiàn)占用面積小且具有高耐壓結(jié)構(gòu)及低損失的半導(dǎo)體裝置。
[實(shí)施例2]
圖4是表示本發(fā)明實(shí)施例2的半導(dǎo)體裝置的等效電路的圖。圖4所示的半導(dǎo)體裝置與圖I所示的實(shí)施例I的半導(dǎo)體裝置在結(jié)構(gòu)上的不同點(diǎn)是，在雙極型晶體管BT的基極節(jié)點(diǎn)5與MOS晶體管PQ的柵極電極節(jié)點(diǎn)6之間逆向連接齊納二極管ZDi。該齊納二極管ZDi的陽(yáng)極連接在二極管元件Di的陰極及MOS晶體管PQ的柵電極上，其陰極連接在基極節(jié)點(diǎn)5上。
齊納二極管ZDi是恒壓二極管，在施加反向偏置電壓時(shí)導(dǎo)通，在其基極節(jié)點(diǎn)5與柵極電極節(jié)點(diǎn)6之間使其產(chǎn)生一定大小的電壓(齊納電壓)。
圖4所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖I所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
圖5是概略表示圖4所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖5所示的結(jié)構(gòu)與圖3所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)不同。即，在N型半導(dǎo)體區(qū)(第I半導(dǎo)體區(qū))12a中，在N型雜質(zhì)區(qū)(第4雜質(zhì)區(qū))22的近旁形成P型雜質(zhì)區(qū)(第7雜質(zhì)區(qū))28，連接在該P(yáng)型雜質(zhì)區(qū)28底部而設(shè)置高濃度N型雜質(zhì)區(qū)(第6雜質(zhì)區(qū))29。P型雜質(zhì)區(qū)28經(jīng)由電極層30連接至柵極電極層21及陰電極層26。該P(yáng)型雜質(zhì)區(qū)28對(duì)應(yīng)于齊納二極管ZDi的陽(yáng)極，N型雜質(zhì)區(qū)29相當(dāng)于齊納二極管ZDi的陰極。通過(guò)該雜質(zhì)區(qū)28及29，可在N型半導(dǎo)體區(qū)12a內(nèi)以簡(jiǎn)單的結(jié)構(gòu)設(shè)置齊納二級(jí)管，無(wú)需在外部另設(shè)齊納二級(jí)管。
該圖5所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖3所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附帶相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
如實(shí)施例I中說(shuō)明過(guò)的那樣，在IGBT2的OFF狀態(tài)時(shí)，在形成二極管元件Di的陰極的N型半導(dǎo)體區(qū)12b與構(gòu)成P溝道MOS晶體管的背柵的N型半導(dǎo)體區(qū)10之間產(chǎn)生穿通，以抑制柵電壓Vg2的電位電平的下降。為了增強(qiáng)IGBT斷開時(shí)的P溝道MOS晶體管的動(dòng)作，即為了增強(qiáng)抑制空穴向基極區(qū)(半導(dǎo)體區(qū)12a)流入的動(dòng)作，柵電位Vg2以低者為好。但是，如 果該柵電位Vg2變得過(guò)低，則有產(chǎn)生以下問(wèn)題的可能性。即，集電極電極層23的集電極電位Vc —旦上升，P型雜質(zhì)區(qū)19a與柵極電極層21之間的電位差就變大，施加在柵絕緣膜20上的電壓會(huì)變得過(guò)高，存在使耐壓特性受損的可能性。另外，在N型半導(dǎo)體區(qū)12a及12b的相對(duì)電位差大的情況下，不能保障PN結(jié)的耐壓，有IGBT的耐壓降低的可能性。
為了回避上述問(wèn)題，設(shè)置齊納二極管ZDi。即，在柵電位Vg2降低，集電極電位Vc上升，基極節(jié)點(diǎn)5與柵極電極節(jié)點(diǎn)6之間的電位差變大的情況下，由于齊納二極管ZDi的齊納擊穿，從而抑制該柵電位Vg2的電壓降低。
即，如圖5所示，基極節(jié)點(diǎn)5經(jīng)由電極層24及N型雜質(zhì)區(qū)22連接到P溝道MOS晶體管的背柵即雙極型晶體管的基極區(qū)上，并經(jīng)由P型雜質(zhì)區(qū)19a電連接至集電極電極層23 (集電極電極節(jié)點(diǎn)3)。因而，該柵電位Vg2降低時(shí)，反向偏置電壓施加在雜質(zhì)區(qū)29及28之間，使得在P型雜質(zhì)區(qū)28和N型雜質(zhì)區(qū)29之間的PN結(jié)上產(chǎn)生齊納擊穿。通過(guò)產(chǎn)生該齊納擊穿的PN結(jié)，從N型半導(dǎo)體區(qū)12a向柵極電極層21 (柵極電極節(jié)點(diǎn)6)供給電流，使柵電位Vg2的電位電平上升。即，該柵電位Vg2的電位被箝位在比集電極電位Vc大約低齊納電壓的電壓電平上。從而，抑制在IGBT斷開時(shí)P溝道MOS晶體管的柵絕緣膜20上被施加高電壓，另夕卜，防止N型半導(dǎo)體區(qū)12a及12b之間的電位差變得過(guò)大，抑制IGBT耐壓的降低。
由二極管元件Di產(chǎn)生的電壓緩和動(dòng)作與實(shí)施例I的相同。
如上所述，依據(jù)本發(fā)明的實(shí)施例2，在雙極型晶體管的基極節(jié)點(diǎn)與P溝道MOS晶體管的柵極電極節(jié)點(diǎn)之間連接恒壓二極管(齊納二極管)。從而，在實(shí)施例I的效果之外，還可得到以下的效果。即，可以抑制斷開時(shí)集電極電位與P溝道MOS晶體管的柵電位之差變大，能夠可確保P溝道MOS晶體管的絕緣耐壓，另外，可以抑制由于穿通電壓產(chǎn)生的IGBT自身的耐壓特性的劣化。
[實(shí)施例3]
圖6是表示本發(fā)明實(shí)施例3的半導(dǎo)體裝置的等效電路的圖。圖6所示的半導(dǎo)體裝置與按照?qǐng)D4在如下這點(diǎn)上與所示的實(shí)施例2的半導(dǎo)體裝置的結(jié)構(gòu)不同。即，齊納二極管(恒壓二極管)ZDi連接在集電極電極節(jié)點(diǎn)3與P溝道MOS晶體管的柵極電極節(jié)點(diǎn)6之間。該圖6所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖4所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
該齊納二極管ZDi的陽(yáng)極連接在MOS晶體管PQ的柵極電極節(jié)點(diǎn)6以和二極管元件Di的陰極上，其陰極連接在集電極電極節(jié)點(diǎn)3上。
在圖6所示的半導(dǎo)體裝置中，集電極電極節(jié)點(diǎn)3的集電極電位Vc與柵極電極節(jié)點(diǎn)6的柵電位Vg2的電位差一變大，齊納二極管ZDi就導(dǎo)通，將該柵電位Vg2箝位在比集電極電位Vc低齊納擊穿電壓的電壓電平上。因而，在圖6所示的半導(dǎo)體裝置中，也可通過(guò)與實(shí)施例2 同樣的動(dòng)作，得到同樣的效果。
[實(shí)施例4]
圖7是表示本發(fā)明實(shí)施例4的半導(dǎo)體裝置的等效電路的圖。該圖7所示的半導(dǎo)體裝置的結(jié)構(gòu)在如下這點(diǎn)上與圖I所示的半導(dǎo)體裝置的結(jié)構(gòu)不同。即，在雙極型晶體管BT的基極節(jié)點(diǎn)5與二極管元件Di的陰極之間，連接PNP雙極型晶體管(第2雙極型晶體管)BBD。該P(yáng)NP雙極型晶體管BBD的基極及發(fā)射極相互連接，并連接在基極節(jié)點(diǎn)5上，其集電極連接在二極管元件Di的陰極及P溝道MOS晶體管PQ的柵極電極節(jié)點(diǎn)6上。該雙極型晶體管BBD的基極及發(fā)射極相互連接，等效地作為將集電極作為陽(yáng)極，將基極和發(fā)射極作為陰極的二極管起作用。該柵電位Vg2降低時(shí)，由于反向偏置電壓，使其在集電極-發(fā)射極間產(chǎn)生穿通，抑制柵電位Vg2的降低。
該圖7所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖I所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
圖8是概略表示圖7所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖8所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)在如下這點(diǎn)上與圖3所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)不同。即，P型雜質(zhì)區(qū)(第6雜質(zhì)區(qū))32鄰接于構(gòu)成PNP雙極型晶體管BT的基極的N型雜質(zhì)區(qū)(第4雜質(zhì)區(qū))22而形成在N型半導(dǎo)體區(qū)(第I半導(dǎo)體區(qū))12a表面上，另外，在N型半導(dǎo)體區(qū)12a表面上與該P(yáng)型雜質(zhì)區(qū)32間隔地形成P型雜質(zhì)區(qū)(第7雜質(zhì)區(qū))34。構(gòu)成PNP雙極型晶體管BT的基極節(jié)點(diǎn)5電極層(第5電極層)35電連接在P型雜質(zhì)區(qū)19、N型雜質(zhì)區(qū)22及P型雜質(zhì)區(qū)32上。P型雜質(zhì)區(qū)34通過(guò)電極層36電連接在構(gòu)成P溝道MOS晶體管的柵極電極節(jié)點(diǎn)6的電極層(第4電極層)21上。
該圖8所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的其它結(jié)構(gòu)與圖3所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖8所示的半導(dǎo)體裝置中，用P型雜質(zhì)區(qū)32、N型半導(dǎo)體區(qū)12a、N型雜質(zhì)區(qū)22和P型雜質(zhì)區(qū)34形成PNP雙極型晶體管BBD。即，雙極型晶體管BBD的基極由N型半導(dǎo)體區(qū)12a和N型雜質(zhì)區(qū)22構(gòu)成，發(fā)射極由P型雜質(zhì)區(qū)32構(gòu)成，集電極由P型雜質(zhì)區(qū)34構(gòu)成。雙極型晶體管BBD的基極和發(fā)射極由電極層35相互連接。通過(guò)在N型半導(dǎo)體區(qū)12a表面上相互分離配置P型雜質(zhì)區(qū)32及34，能夠以簡(jiǎn)單的結(jié)構(gòu)制作雙極型晶體管BBD，可容易地將雙極型晶體管BBD內(nèi)設(shè)。
IGBT2斷開時(shí)，集電極電位Vc上升。這時(shí)，由于二極管元件Di的作用，柵電位Vg2降低，MOS晶體管PQ成為導(dǎo)通狀態(tài)。因此，雜質(zhì)區(qū)22及32的電位隨著集電極電壓Vc而變高。這時(shí)，如果柵電位Vg2過(guò)低，基極節(jié)點(diǎn)5與柵極電極節(jié)點(diǎn)6之間的電位差成為穿通電壓以上，則在P型雜質(zhì)區(qū)32及34之間形成耗盡層，在P型雜質(zhì)區(qū)34與半導(dǎo)體區(qū)12a之間的PN結(jié)上產(chǎn)生穿通擊穿，根據(jù)經(jīng)由導(dǎo)通狀態(tài)的PMOS晶體管PQ施加的電壓，柵電位Vg2的電壓電平降低得到抑制。
這時(shí)，雙極型晶體管BBD與前面實(shí)施例3的齊納二極管ZDi同樣動(dòng)作，箝位該柵電位Vg2的電壓電平。這時(shí)，在柵極電極節(jié)點(diǎn)6的柵電位Vg2過(guò)低的情況下，P型雜質(zhì)區(qū)34及32之間的耗盡層被連接，在雜質(zhì)區(qū)34與N型半導(dǎo)體區(qū)12a之間的PN結(jié)上產(chǎn)生穿通擊穿，該雙極型晶體管BBD的基極/發(fā)射極與集電極之間導(dǎo)通，抑制柵電位Vg2的電位降低。這時(shí)，利用了雙極型晶體管BBD的穿通現(xiàn)象，S卩利用了 PN結(jié)的穿通擊穿。這時(shí)，穿通電壓可由雜質(zhì)濃度和雜質(zhì)區(qū)32及34之間的距離進(jìn)行調(diào)整。另外，與使用二極管的情況相比，可以將穿通電壓設(shè)定在比使雪崩擊穿發(fā)生的電壓電平高的電壓電平上，可將柵電位Vg2的電位電平設(shè)定在比利用雪崩擊穿時(shí)低的電壓電平上。
再者，在圖7中，使用PNP雙極型晶體管BBD。但是，為了得到該穿通特性，也可以使用NPN雙極型晶體管。在使用NPN雙極型晶體管時(shí)，其基極和集電極連接在柵極電極節(jié)點(diǎn)6上，其發(fā)射極連接在基極節(jié)點(diǎn)5上。從而,可以利用PN結(jié)的穿通現(xiàn)象抑制柵電位Vg2的電壓電平的降低。
如上所述，按照本發(fā)明的實(shí)施例4，在IGBT的雙極型晶體管的基極節(jié)點(diǎn)與P溝道MOS晶體管的柵極電極節(jié)點(diǎn)之間連接被接成二極管的雙極型晶體管。因而，可以在實(shí)施例I的效果之外取得以下的效果。即，可以防止P溝道MOS晶體管的柵電位的過(guò)多降低，可以保障P溝道MOS晶體管的柵絕緣膜的耐壓。另外，與利用雪崩擊穿或齊納擊穿的情況相比，利用PN結(jié)的穿通現(xiàn)象時(shí)，可以用P型雜質(zhì)區(qū)的雜質(zhì)濃度和半導(dǎo)體區(qū)的雜質(zhì)濃度以及發(fā)射極雜質(zhì)區(qū)-集電極雜質(zhì)區(qū)之間的距離進(jìn)行調(diào)整，可以正確地調(diào)整穿通電壓，另外，可以將P溝道MOS晶體管的柵電位設(shè)定在低的電位電平上，在IGBT斷開時(shí)能夠使P溝道MOS晶體管高速轉(zhuǎn)移至ON狀態(tài)。
再者，二極管元件Di的動(dòng)作及效果與實(shí)施例I的情況相同。
[實(shí)施例5]圖9是表示本發(fā)明實(shí)施例5的半導(dǎo)體裝置的等效電路的圖。圖9所示的半導(dǎo)體裝置在如下這點(diǎn)上與圖7所示的半導(dǎo)體裝置其電路結(jié)構(gòu)不同。即，被接成二極管的PNP雙極型晶體管(第2雙極型晶體管)BBD2不在連接基極節(jié)點(diǎn)5和柵極電極節(jié)點(diǎn)6之間，而是連接在集電極電極節(jié)點(diǎn)(第I電極節(jié)點(diǎn))3與柵極電極節(jié)點(diǎn)6之間。該P(yáng)NP雙極型晶體管BBD2的基極和發(fā)射極連接在集電極電極節(jié)點(diǎn)3上，集電極連接在柵極電極節(jié)點(diǎn)6上。
圖9所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖7所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖9所示的半導(dǎo)體裝置的結(jié)構(gòu)中，集電極電極節(jié)點(diǎn)3的集電極電位Vc與柵極電極節(jié)點(diǎn)6的柵電位Vg2的電壓差一變大，雙極型晶體管BBD2就會(huì)由于反向偏置而引起穿通現(xiàn)象，該穿通電壓抑制柵電位Vg2的降低。從而，可以抑制P溝道MOS晶體管PQ的柵電位Vg2的降低，可得到與實(shí)施例4同樣的效果。該P(yáng)NP雙極型晶體管BBD2的動(dòng)作細(xì)節(jié)與實(shí)施例4 的情況相同。即，基極/集電極間的PN結(jié)由于反向偏置電壓而產(chǎn)生穿通擊穿，從集電極電極節(jié)點(diǎn)3向柵極電極節(jié)點(diǎn)6供給電流。在該狀態(tài)，集電極電極節(jié)點(diǎn)3與柵極電極節(jié)點(diǎn)6之間的電壓成為穿通電壓電平。
二極管元件Di的作用及效果與實(shí)施例I的情況相同。
[變更例]
圖10是表示本發(fā)明實(shí)施例5的半導(dǎo)體裝置的變更例的等效電路的圖。該圖10所示的半導(dǎo)體裝置在如下這點(diǎn)上與圖9所示的半導(dǎo)體裝置的電路結(jié)構(gòu)不同。即，用NPN雙極型晶體管(第2雙極型晶體管)BBD3取代了 PNP雙極型晶體管BBD2。該NPN雙極型晶體管BBD3的基極和集電極連接在柵極電極節(jié)點(diǎn)6，其發(fā)射極連接在集電極電極節(jié)點(diǎn)3上。
圖10所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖9所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖10所示的半導(dǎo)體裝置中，也利用由NPN雙極型晶體管BBD3的基極-發(fā)射極間的反向偏置電壓產(chǎn)生的穿通現(xiàn)象(PN結(jié)的穿通擊穿)來(lái)抑制柵電位Vg2的降低。因而，可以得到與圖9所示的半導(dǎo)體裝置的結(jié)構(gòu)同樣的效果。
如上所述，按照本發(fā)明的實(shí)施例5，在集電極電極節(jié)點(diǎn)與P溝道MOS晶體管的柵極電極節(jié)點(diǎn)之間連接被接成二極管的雙極型晶體管，以利用其穿通現(xiàn)象。從而，可以使其產(chǎn)生較高電壓的穿通現(xiàn)象，另外，可以正確地設(shè)定穿通電壓，更可靠進(jìn)行其柵極電極節(jié)點(diǎn)的電位控制。另外，與實(shí)施例I 一樣，可以在維持P溝道MOS晶體管的0N/0FF特性的同時(shí)維持柵絕緣膜的耐壓特性。并且，可取得與實(shí)施例I同樣的效果。
[實(shí)施例6]圖11是表示本發(fā)明實(shí)施例6的半導(dǎo)體裝置的等效電路的圖。在圖11所示的半導(dǎo)體裝置中，作為電壓緩和元件1，使用P溝道結(jié)型場(chǎng)效應(yīng)晶體管(JFET) JQ1。該結(jié)型場(chǎng)效應(yīng)晶體管JQl的柵極連接在基極節(jié)點(diǎn)5上，漏極及源極區(qū)分別連接在發(fā)射極電極節(jié)點(diǎn)4及柵極電極節(jié)點(diǎn)6上。在結(jié)型場(chǎng)效應(yīng)晶體管JFET中，由于源極區(qū)及漏極區(qū)對(duì)稱形成，在圖11中，結(jié)型場(chǎng)效應(yīng)晶體管JQl的源極及漏極可為任一節(jié)點(diǎn)，將連接在電位高的柵極電極節(jié)點(diǎn)6上的節(jié)點(diǎn)作為源極電極節(jié)點(diǎn)，將連接在發(fā)射極電極節(jié)點(diǎn)4上的節(jié)點(diǎn)作為漏極電極節(jié)點(diǎn)，如此進(jìn)行以下的說(shuō)明。
圖11所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖I所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
圖12是概略表示圖11所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖12所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)在如下這點(diǎn)上與圖3所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)不同。S卩，與N型半導(dǎo)體區(qū)(第I半導(dǎo)體區(qū))12a相隔離地在半導(dǎo)體襯底區(qū)10的表面上形成N型半導(dǎo)體區(qū)(第2半導(dǎo)體區(qū))12c。從N型半導(dǎo)體區(qū)12a的一部分區(qū)域直到N型半導(dǎo)體區(qū)12c的一部分區(qū)域，連續(xù)地形成P型雜質(zhì)區(qū)(第5雜質(zhì)區(qū))40。該P(yáng)型雜質(zhì)區(qū)40經(jīng)由在其表面上形成的電極層42電連接到柵極電極層(第4電極層)21上。
圖12所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的其它結(jié)構(gòu)與圖3所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖12所示的剖面結(jié)構(gòu)中，N型雜質(zhì)區(qū)22作為P溝道結(jié)型場(chǎng)效應(yīng)晶體管JQl的柵電極起作用，P型雜質(zhì)區(qū)40下部的N型半導(dǎo)體區(qū)12a及12c之間的P型半導(dǎo)體襯底區(qū)10作為該P(yáng)溝道結(jié)型場(chǎng)效應(yīng)晶體管的溝道區(qū)被利用。P型雜質(zhì)區(qū)40作為源極被利用。N型半導(dǎo)體區(qū)12a及12c分離而配置，在其間的半導(dǎo)體襯底區(qū)10的表面上配置P型雜質(zhì)區(qū)40，從而能夠以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)內(nèi)置結(jié)型場(chǎng)效應(yīng)晶體管。
在IGBT斷開時(shí)，集電極電極層23的集電極電位Vc上升。隨著該集電極電位Vc上升，由于柵電容的作用，柵電位Vg2的電位上升。該柵極電極層21通過(guò)源極P型雜質(zhì)區(qū)40耦合到P型半導(dǎo)體襯底區(qū)10，抑制其電位電平的上升。因此，P溝道MOS晶體管PQ成為ON狀態(tài)，將P型雜質(zhì)區(qū)19a及N型半導(dǎo)體區(qū)12a設(shè)定在同一電壓電平上，從集電極電極節(jié)點(diǎn)23向N型半導(dǎo)體區(qū)12a的空穴供給被阻斷。從而，PNP雙極型晶體管BT高速斷開。
隨著該集電極電位Vc的上升，N型半導(dǎo)體區(qū)12a的電位也上升，半導(dǎo)體區(qū)12a及半導(dǎo)體襯底區(qū)10之間的PN結(jié)被反向偏置，耗盡層在N型半導(dǎo)體區(qū)12a及12c之間的半導(dǎo)體襯底區(qū)10中擴(kuò)展。這時(shí)，半導(dǎo)體區(qū)12a及12c之間的半導(dǎo)體襯底區(qū)10在完全耗盡化之前，P型雜質(zhì)區(qū)40經(jīng)由P型半導(dǎo)體區(qū)10及14而連接至發(fā)射極電極節(jié)點(diǎn)4上，柵電位Vg2被維持在發(fā)射極電位Ve的電位電平上。在此期間，PMOS晶體管PQ被維持在ON狀態(tài)，來(lái)自集電極電極節(jié)點(diǎn)3的從雙極型晶體管的發(fā)射極向基極的空穴供給被阻斷。
隨著該集電極電位Vc的電位上升，耗盡層在半導(dǎo)體襯底區(qū)10中擴(kuò)展，P型雜質(zhì)區(qū)40下部的P型半導(dǎo)體襯底區(qū)10 —旦完全耗盡，P型雜質(zhì)區(qū)40就與P型半導(dǎo)體襯底區(qū)10電上隔離。因而，這時(shí)柵極電極層21的電位Vg2隨著集電極電位Vc的電位上升而開始上升。該柵電位Vg2上升至由MOS晶體管PQ的柵電容與結(jié)型場(chǎng)效應(yīng)晶體管JQl的耗盡層電容所決定的電壓電平。
調(diào)整該結(jié)型場(chǎng)效應(yīng)晶體管的穿通電壓，使結(jié)型場(chǎng)效應(yīng)晶體管JQl的溝道耗盡在P溝道MOS晶體管PQ接通后產(chǎn)生。穿通電壓，即耗盡層的擴(kuò)展可以用半導(dǎo)體區(qū)12a和12c之間的距離及雜質(zhì)濃度和P型半導(dǎo)體襯底區(qū)10的雜質(zhì)濃度的調(diào)整進(jìn)行調(diào)整。
從而，在IGBT2斷開的同時(shí)P溝道MOS晶體管PQ接通，且在該斷開后使柵電位Vg2上升，可抑制在P溝道MOS晶體管PQ的柵絕緣膜20上被施加高電壓(集電極-發(fā)射極間電壓 Vce)。
[變更例]
圖13是概略表示本發(fā)明實(shí)施例6的半導(dǎo)體裝置的變更例的剖面結(jié)構(gòu)的圖。該圖13所示的半導(dǎo)體裝置在如下這點(diǎn)上與圖12所示的半導(dǎo)體裝置結(jié)構(gòu)不同。即，在P型半導(dǎo)體襯底 區(qū)10的表面上相互間隔配置N型半導(dǎo)體區(qū)(第I及第2半導(dǎo)體區(qū))12a及12e。在這些N型半導(dǎo)體區(qū)12a及12e之間，形成低濃度的P型半導(dǎo)體區(qū)(第5半導(dǎo)體區(qū))48。在P型半導(dǎo)體區(qū)48的表面上，形成P型雜質(zhì)區(qū)(第5雜質(zhì)區(qū))50，由該半導(dǎo)體區(qū)48包圍。該P(yáng)型雜質(zhì)區(qū)50經(jīng)由電極層52電連接至柵極電極層(第4電極層)21。
在N型半導(dǎo)體區(qū)12a及12e與P型半導(dǎo)體襯底區(qū)10之間，相互間隔地形成N型埋入雜質(zhì)區(qū)(第I及第2埋入半導(dǎo)體區(qū))44及46。這些N型埋入雜質(zhì)區(qū)44及46的雜質(zhì)濃度與N型半導(dǎo)體區(qū)12a及12e的雜質(zhì)濃度以及P型半導(dǎo)體區(qū)48的雜質(zhì)濃度相比，具有充分高的雜質(zhì)濃度。這些N型埋入雜質(zhì)區(qū)44及46之間的距離比半導(dǎo)體區(qū)12a及12e之間的距離短。
P型半導(dǎo)體區(qū)48與P型半導(dǎo)體襯底區(qū)10通過(guò)N型埋入雜質(zhì)區(qū)44及46之間的區(qū)域連通。P型半導(dǎo)體區(qū)48和N型半導(dǎo)體區(qū)44及46之間的半導(dǎo)體襯底區(qū)10，作為結(jié)型場(chǎng)效應(yīng)晶體管JQl的溝道區(qū)使用。P型雜質(zhì)區(qū)48作為源極區(qū)使用，N型雜質(zhì)區(qū)22、N型半導(dǎo)體區(qū)12a及12e以及N型埋入雜質(zhì)區(qū)44及46作為柵極使用。在圖13所示的結(jié)構(gòu)中，也能夠以簡(jiǎn)單的結(jié)構(gòu)內(nèi)置結(jié)型場(chǎng)效應(yīng)晶體管。
圖13所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖12所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖13所示的半導(dǎo)體裝置的情況下，當(dāng)IGBT斷開時(shí)，隨著集電極電位Vc的電位上升，在P型半導(dǎo)體區(qū)48中，耗盡層從N型半導(dǎo)體區(qū)12a及N型埋入雜質(zhì)區(qū)44擴(kuò)展。這時(shí)，PN結(jié)是反向偏置狀態(tài)，耗盡層從高濃度的N型埋入雜質(zhì)區(qū)44向雜質(zhì)濃度低的區(qū)域即P型半導(dǎo)體區(qū)48及半導(dǎo)體襯底區(qū)10快速擴(kuò)展。在該耗盡層成為穿通狀態(tài)之前，柵極電極層21通過(guò)電極層52、P型雜質(zhì)區(qū)50、半導(dǎo)體區(qū)48以及半導(dǎo)體襯底區(qū)10耦合到發(fā)射極電極層18上，柵電位Vg2的上升被抑制。
隨著集電極電位Vc的上升，耗盡層在N型埋入雜質(zhì)區(qū)44及46之間的P型半導(dǎo)體區(qū)48中擴(kuò)展，一旦耗盡層在高濃度N型埋入雜質(zhì)區(qū)44及46之間穿通，結(jié)型場(chǎng)效應(yīng)晶體管JQ就成為夾斷狀態(tài)，柵極電極層21與發(fā)射極電極層18被電隔離。在該耗盡層穿通狀態(tài)下，耗盡層形成在高濃度的N型埋入雜質(zhì)區(qū)44及46周邊，耗盡層不能到達(dá)P型雜質(zhì)區(qū)50，P型雜質(zhì)區(qū)50處于由耗盡層包圍的狀態(tài)。電壓施加在耗盡層上。因而，在夾斷狀態(tài)下，耗盡層端(夾斷點(diǎn))與P型雜質(zhì)區(qū)50之間的電場(chǎng)不發(fā)生變化，可以將P型雜質(zhì)區(qū)50的電壓大致維持恒定。從而，P溝道結(jié)型場(chǎng)效應(yīng)晶體管JQl成為夾斷狀態(tài)后，可以將柵電位Vg2維持在大致恒定的電位電平上，可以將施加在柵絕緣膜20上的電壓大致維持恒定。從而，能夠以簡(jiǎn)單的結(jié)構(gòu)可確保柵絕緣膜20的耐壓。
如上所述，依據(jù)本發(fā)明的實(shí)施例6，作為電壓緩和元件，利用P溝道結(jié)型場(chǎng)效應(yīng)晶體管，利用由于該溝道區(qū)的耗盡層的擴(kuò)展而使夾斷產(chǎn)生的現(xiàn)象。因而，能夠可靠地使P溝道MOS晶體管在IGBT斷開時(shí)，一旦設(shè)定在ON狀態(tài)后，就高速轉(zhuǎn)換至OFF狀態(tài)。另外，可以緩和施加在柵絕緣膜上的電壓，與實(shí)施例I 一樣，可以在維持耐壓特性的同時(shí)減少半導(dǎo)體裝置(單兀)的占有面積。
[實(shí)施例7]
圖14是表示本發(fā)明實(shí)施例7的半導(dǎo)體裝置的等效電路的圖。該圖14所示的半導(dǎo)體裝置在如下這點(diǎn)上與按照?qǐng)D11所示的實(shí)施例6的半導(dǎo)體裝置不同。S卩，還在P溝道MOS晶體管PQ的柵極電極節(jié)點(diǎn)6與發(fā)射極電極節(jié)點(diǎn)4之間設(shè)置二極管元件Di。該二極管元件Di的陰極連接在柵極電極節(jié)點(diǎn)6上，陽(yáng)極連接在發(fā)射極電極節(jié)點(diǎn)4上。圖14所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖11所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
圖15是概略表示該圖14所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。該圖15所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)在如下這點(diǎn)上與按照?qǐng)D12所示的實(shí)施例6的半導(dǎo)體裝置結(jié)構(gòu)不同。S卩，與構(gòu)成結(jié)型場(chǎng)效應(yīng)晶體管JQl的N型半導(dǎo)體區(qū)(第5半導(dǎo)體區(qū))12c相離地在半導(dǎo)體襯底區(qū)10的表面上形成N型半導(dǎo)體區(qū)(第2半導(dǎo)體區(qū))12b。在該半導(dǎo)體區(qū)12b的表面上，形成N型雜質(zhì)區(qū)(第5雜質(zhì)區(qū))25，由半導(dǎo)體區(qū)12b包圍。該N型雜質(zhì)區(qū)25通過(guò)電極層26電連接至柵極電極層(第4電極層)21。N型半導(dǎo)體區(qū)12a、12b及12c相互分離而配置，通過(guò)將半導(dǎo)體襯底區(qū)延伸到這些區(qū)域之間，能夠以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)將二極管及雙極型晶體管均內(nèi)置的結(jié)構(gòu)。
如圖14及圖15所示，本發(fā)明實(shí)施例7的半導(dǎo)體裝置的結(jié)構(gòu)，實(shí)質(zhì)上與將實(shí)施例1(參照?qǐng)DI)及實(shí)施例6(參照?qǐng)D11)的半導(dǎo)體裝置組合后的裝置等效。在IGBT2導(dǎo)通時(shí)集電極電極節(jié)點(diǎn)3的集電極電位Vc急劇降低。這時(shí)，蓄積在P溝道MOS晶體管PQ的柵電容上的電荷，通過(guò)結(jié)型場(chǎng)效應(yīng)晶體管JQl的雜質(zhì)區(qū)40向發(fā)射極電極層16(發(fā)射極電極節(jié)點(diǎn)4)放電，MOS晶體管PQ的柵電位Vg2成為與發(fā)射極電位Ve相同程度，從而成為OFF狀態(tài)。
這時(shí)，P溝道結(jié)型場(chǎng)效應(yīng)晶體管JQl的放電路徑(P型半導(dǎo)體襯底區(qū)10、P型半導(dǎo)體區(qū)13、P型半導(dǎo)體區(qū)14)的電阻過(guò)大時(shí)，蓄積在柵電容上的電荷的放出被延遲，柵電位Vg2的電位隨著集電極電位Vc的降低而降低，有可能存在成為比發(fā)射極電位Ve低的狀態(tài)的期間。這時(shí)，P溝道MOS晶體管PQ的源-柵間電位差變得比P溝道MOS晶體管PQ的閾值電壓大，P溝道MOS晶體管PQ保持ON狀態(tài)。結(jié)果，PNP雙極型晶體管BT的發(fā)射極-基極之間被短 路，來(lái)自該集電極電極層23 (集電極電極節(jié)點(diǎn)3)的空穴向PNP雙極型晶體管BT的發(fā)射極的注入被阻礙，PNP雙極型晶體管BT的接通被延遲(N型半導(dǎo)體襯底12a的電導(dǎo)率調(diào)制被抑制)。
在該狀態(tài)下，柵電位Vg2在到達(dá)發(fā)射極電位Ve的時(shí)刻，二極管元件Di構(gòu)成正向偏置，以低電阻將蓄積在該P(yáng)溝道MOS晶體管PQ的柵電容上的電荷放電。因此，在IGBT2接通時(shí)可以防止MOS晶體管PQ的ON狀態(tài)持續(xù)的狀態(tài)，從而能夠使IGBT2高速接通。
斷開時(shí)的動(dòng)作與前面實(shí)施例6的情況相同。
再者，作為結(jié)型場(chǎng)效應(yīng)晶體管JQl的結(jié)構(gòu)，也可采用圖13所示的結(jié)構(gòu)。
如上所述，依據(jù)本發(fā)明的實(shí)施例7，可在P溝道MOS晶體管的柵極電極節(jié)點(diǎn)與發(fā)射極電極節(jié)點(diǎn)之間，并聯(lián)設(shè)置二極管元件及結(jié)型場(chǎng)效應(yīng)晶體管，能夠使IGBT高速接通。并且，可以得到與實(shí)施例I及6同樣的效果。
[實(shí)施例8]
圖16是表示本發(fā)明實(shí)施例8的半導(dǎo)體裝置的等效電路的圖。在圖16所示的半導(dǎo)體裝置的結(jié)構(gòu)中，設(shè)置電阻元件R來(lái)取代圖4所示的實(shí)施例2的半導(dǎo)體裝置的齊納二極管(ZDi)。該圖16所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖4所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
電阻元件R連接在基極節(jié)點(diǎn)5與柵極電極節(jié)點(diǎn)6之間，在IGBT2斷開時(shí)抑制柵極電極節(jié)點(diǎn)6的電位降低。
圖17是概略表示圖16所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。在圖17所示的半導(dǎo)體裝置的結(jié)構(gòu)中，在N型半導(dǎo)體區(qū)(第I半導(dǎo)體區(qū))12a表面上，鄰接于N型雜質(zhì)區(qū)(第4雜質(zhì)區(qū))22形成P型雜質(zhì)區(qū)(第6雜質(zhì)區(qū))55。在P型雜質(zhì)區(qū)19b及55和N型雜質(zhì)區(qū)(第4雜質(zhì)區(qū))22上，共同地形成電極層(第5電極層)57。該電極層57對(duì)應(yīng)于連接在基極節(jié)點(diǎn)5上的基極電極層。另外，在P型雜質(zhì)區(qū)55的另一端上，與電極層57相對(duì)而設(shè)置電極層59。該電極層59電連接在柵極電極層(第4電極層)21及電極層26上。圖17所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)的其它結(jié)構(gòu)與圖5所示的半導(dǎo)體裝置的剖面結(jié)構(gòu)相同。在對(duì)應(yīng)的部分上附加相同的附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖17所示的半導(dǎo)體裝置的結(jié)構(gòu)中，用P型雜質(zhì)區(qū)55的擴(kuò)散電阻形成電阻元件R，取代圖5所示的由P型雜質(zhì)區(qū)(第7雜質(zhì)區(qū))28及N型雜質(zhì)區(qū)(第6雜質(zhì)區(qū))29形成的齊納二極管。通過(guò)利用N型半導(dǎo)體區(qū)12a表面的雜質(zhì)區(qū)55的擴(kuò)散電阻，能夠以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)內(nèi)置二極管元件Di及電阻元件R的結(jié)構(gòu)。
在圖16及圖17所示的結(jié)構(gòu)中，二極管元件Di由于使柵極電極節(jié)點(diǎn)6(柵極電極層21)的電位Vg2向發(fā)射極電位方向降低，IGBT2在OFF狀態(tài)時(shí)，將P溝道MOS晶體管PQ維持在ON狀態(tài)。在斷開時(shí)，集電極電位Vc處于高電平狀態(tài)，因而，由于用該P(yáng)型雜質(zhì)區(qū)55形成的電阻元件R，在其延遲時(shí)間經(jīng)過(guò)后，柵極電極層21 (柵極電極節(jié)點(diǎn)6)被維持在大致等于集電極電位Vc的電位電平上，源-柵間電位差變得比MOS晶體管PQ的閾值電壓小，P溝道MOS晶體管PQ被維持在OFF狀態(tài)。因而，在IGBT2導(dǎo)通時(shí)P溝道MOS晶體管PQ被維持在OFF狀態(tài)，以快的定時(shí)進(jìn)行IGBT動(dòng)作，可以減少接通損失。該P(yáng)溝道MOS晶體管PQ在OFF狀態(tài)時(shí)，柵極和源極間的電壓即施加在柵絕緣膜上的電壓小，可確保柵絕緣膜的耐壓。
另外，在IGBT2斷開時(shí)，由于電阻元件R的延遲時(shí)間，以相對(duì)于柵電位Vg2的電位變化的時(shí)間延遲進(jìn)行響應(yīng)。因而，對(duì)應(yīng)于集電極電位Vc上升，柵極電極層21 (柵極電極節(jié)點(diǎn)6)的柵電位Vg2由于二極管元件Di的穿通而降低，P溝道MOS晶體管PQ成為ON狀態(tài)，可以使斷開時(shí)向雙極型晶體管BT的空穴流入停止。在該斷開時(shí)的過(guò)渡狀態(tài)經(jīng)過(guò)后，由于電阻元件R，柵電位Vg2被設(shè)定在與集電極電位Vc大致相同的電位電平上。并且在該斷開時(shí)，二極管元件Di抑制柵電位Vg2電位的過(guò)度下降。
通過(guò)利用電阻元件R(P型雜質(zhì)區(qū)55)，抑制IGBT的OFF狀態(tài)時(shí)柵電位Vg2的電位下降，可以減少N型半導(dǎo)體區(qū)12a及12b之間的電位差，從而可避免該N型半導(dǎo)體區(qū)12a_12b之間耐壓降低的問(wèn)題。
如上所述，依據(jù)本發(fā)明的實(shí)施例8，在P溝道MOS晶體管的柵極電極節(jié)點(diǎn)與雙極型晶體管的基極節(jié)點(diǎn)之間連接電阻元件，同時(shí)使用二極管元件來(lái)抑制P溝道MOS晶體管PQ的柵電位的下降。從而，除了實(shí)施例I的效果之外，還可降低開關(guān)損失，能夠?qū)崿F(xiàn)高速開關(guān)動(dòng)作的耐壓特性得到保障的半導(dǎo)體裝置。
[實(shí)施例9]
圖18是表示本發(fā)明實(shí)施例9的半導(dǎo)體裝置的等效電路的圖。圖18所示的半導(dǎo)體裝置的結(jié)構(gòu)在如下這點(diǎn)上與按照?qǐng)D16所示的實(shí)施例8的半導(dǎo)體裝置不同。即，電阻元件Ra不連接在基極節(jié)點(diǎn)5與柵極電極節(jié)點(diǎn)6之間，而是連接在柵極電極節(jié)點(diǎn)6與集電極電極節(jié)點(diǎn)3之間。圖18所示的半導(dǎo)體裝置的其它結(jié)構(gòu)與圖16所示的半導(dǎo)體裝置的結(jié)構(gòu)相同，在對(duì)應(yīng)的部分上附加相同附圖標(biāo)記，省略其詳細(xì)說(shuō)明。
在圖18所示的半導(dǎo)體裝置中，電阻元件Ra連接在柵極電極節(jié)點(diǎn)6與集電極電極節(jié)點(diǎn)
3之間。MOS晶體管PQ的柵電容與電阻元件Ra并聯(lián)連接。相對(duì)于由該MOS晶體管的柵電容產(chǎn)生的電位變化，由電阻元件Ra產(chǎn)生的柵電位Vg2的電位變化延遲產(chǎn)生。因而，通過(guò)與實(shí)施例8相同的動(dòng)作，在IGBT2轉(zhuǎn)移到斷開狀態(tài)時(shí)，一旦使P溝道MOS晶體管PQ成為ON狀態(tài)，其后在IGBT2的OFF狀態(tài)期間，將P溝道MOS晶體管PQ維持在OFF狀態(tài)。因而，可通過(guò)與實(shí)施例8同樣的動(dòng)作，得到同樣的效果。
本發(fā)明一般適用于進(jìn)行功率開關(guān)的半導(dǎo)體裝置，可以得到進(jìn)行耐壓特性優(yōu)良的高速開關(guān)動(dòng)作的低ON電壓的占有面積小的半導(dǎo)體裝置。該半導(dǎo)體裝置也可以是分立的單個(gè)晶體管，也可內(nèi)置在模塊等的集成電路裝置內(nèi)。
以上詳細(xì)描述并說(shuō)明了本發(fā)明，但這僅是例示，并不構(gòu)成限定。讀者顯然明白，本發(fā)明的范圍由后附的權(quán)利要求書闡釋。
權(quán)利要求
1.一種半導(dǎo)體裝置，設(shè)有 第I導(dǎo)電型的半導(dǎo)體襯底區(qū)； 在所述半導(dǎo)體襯底區(qū)表面形成的第2導(dǎo)電型的第I半導(dǎo)體區(qū)； 在所述半導(dǎo)體襯底區(qū)表面與所述第I半導(dǎo)體區(qū)相離而形成的第2導(dǎo)電型的第2半導(dǎo)體區(qū)； 與所述第I半導(dǎo)體區(qū)鄰接而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)； 在所述第2半導(dǎo)體區(qū)上及所述第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)； 在所述第4半導(dǎo)體區(qū)表面的一部分區(qū)域形成的第2導(dǎo)電型的第I雜質(zhì)區(qū)； 與所述第4半導(dǎo)體區(qū)及所述第I雜質(zhì)區(qū)電連接地形成的第I電極層； 在所述第I雜質(zhì)區(qū)與所述第I半導(dǎo)體區(qū)之間的所述第4半導(dǎo)體區(qū)上和所述第I半導(dǎo)體區(qū)上的一部分區(qū)域上隔著第I絕緣膜而形成的第2電極層； 在所述第I半導(dǎo)體區(qū)表面與所述第4半導(dǎo)體區(qū)相離的、相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)； 在所述第I半導(dǎo)體區(qū)表面與所述第3雜質(zhì)區(qū)鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)； 與所述第2雜質(zhì)區(qū)電連接的第3電極層； 在所述第2及第3雜質(zhì)區(qū)之間的所述第I半導(dǎo)體區(qū)表面上隔著第2絕緣膜而形成的第4電極層； 與所述第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層；以及 在所述第2半導(dǎo)體區(qū)表面形成并與所述第4電極層電耦合的第2導(dǎo)電型的第5雜質(zhì)區(qū)。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，還設(shè)有 在所述第I半導(dǎo)體區(qū)內(nèi)與所述第3及第4雜質(zhì)區(qū)相離而形成的第2導(dǎo)電型的第6雜質(zhì)區(qū)；以及 在所述第6雜質(zhì)區(qū)上與所述第6雜質(zhì)區(qū)相接而形成并與所述第4電極層電耦合的第I導(dǎo)電型的第7雜質(zhì)區(qū)。
3.如權(quán)利要求I所述的半導(dǎo)體裝置，還設(shè)有 在所述第I半導(dǎo)體區(qū)表面與所述第4雜質(zhì)區(qū)鄰接而形成且與所述第5電極層電連接的第I導(dǎo)電型的第6雜質(zhì)區(qū)；以及 在所述第I半導(dǎo)體區(qū)表面與所述第6雜質(zhì)區(qū)相間隔而形成并與所述第4電極層電耦合的第I導(dǎo)電型的第7雜質(zhì)區(qū)。
4.如權(quán)利要求I所述的半導(dǎo)體裝置，還設(shè)有 在所述半導(dǎo)體襯底區(qū)表面所述第I及第2半導(dǎo)體區(qū)之間相離而形成的第2導(dǎo)電型的第5半導(dǎo)體區(qū)；以及 在所述第I及第5半導(dǎo)體區(qū)各自一部分區(qū)域和所述半導(dǎo)體襯底區(qū)表面形成并與所述第4電極層電連接的第I導(dǎo)電型的第6雜質(zhì)區(qū)。
5.如權(quán)利要求I所述的半導(dǎo)體裝置，還設(shè)有在所述第I半導(dǎo)體區(qū)表面形成且兩端分別與所述第4及第5電極層電連接的第I導(dǎo)電型的第6雜質(zhì)區(qū)。
6.一種半導(dǎo)體裝置，設(shè)有 第I導(dǎo)電型的半導(dǎo)體襯底區(qū)；在所述半導(dǎo)體襯底區(qū)表面相互間隔而形成的第2導(dǎo)電型的第I及第2半導(dǎo)體區(qū)； 與所述第I半導(dǎo)體區(qū)相接而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)； 在所述第3半導(dǎo)體區(qū)上及所述第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)； 在所述第4半導(dǎo)體區(qū)的一部分區(qū)域的表面形成的第2導(dǎo)電型的第I雜質(zhì)區(qū)； 與所述第4半導(dǎo)體區(qū)及第I雜質(zhì)區(qū)電連接而形成的第I電極層； 在所述第I雜質(zhì)區(qū)與所述第I半導(dǎo)體區(qū)之間的所述第4半導(dǎo)體區(qū)上和所述第I半導(dǎo)體區(qū)上隔著第I絕緣膜而形成的第2電極層； 在所述第I半導(dǎo)體區(qū)表面與所述第4半導(dǎo)體區(qū)相離的、相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)； 與所述第2雜質(zhì)區(qū)電連接而形成的第3電極層； 在所述第2及第3雜質(zhì)區(qū)之間的所述第I半導(dǎo)體區(qū)表面上隔著第2絕緣膜而形成的第4電極層； 在所述第I半導(dǎo)體區(qū)表面與所述第3雜質(zhì)區(qū)相鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)； 與所述第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層；以及， 第I導(dǎo)電型的第5雜質(zhì)區(qū)，離開所述第3及第4雜質(zhì)區(qū)而設(shè)，且在所述第I半導(dǎo)體區(qū)與所述第2半導(dǎo)體區(qū)的一部分區(qū)域的表面上遍及所述第I及第2半導(dǎo)體區(qū)之間的所述半導(dǎo)體襯底區(qū)上而連續(xù)形成，并與所述第4電極層電連接。
7.一種半導(dǎo)體裝置，設(shè)有 第I導(dǎo)電型的半導(dǎo)體襯底區(qū)； 在所述半導(dǎo)體襯底區(qū)表面相互間隔而形成的第2導(dǎo)電型的第I及第2半導(dǎo)體區(qū)； 與所述第I半導(dǎo)體區(qū)相接而形成的第I導(dǎo)電型的第3半導(dǎo)體區(qū)； 在所述第3半導(dǎo)體區(qū)上及所述第I半導(dǎo)體區(qū)內(nèi)的一部分區(qū)域的表面上形成的第I導(dǎo)電型的第4半導(dǎo)體區(qū)； 在所述第4半導(dǎo)體區(qū)的一部分區(qū)域的表面形成的第2導(dǎo)電型的第I雜質(zhì)區(qū)； 與所述第4半導(dǎo)體區(qū)及第I雜質(zhì)區(qū)電連接而形成的第I電極層； 在所述第I雜質(zhì)區(qū)與所述第I半導(dǎo)體區(qū)之間的所述第4半導(dǎo)體區(qū)上和所述第I半導(dǎo)體區(qū)上隔著第I絕緣膜而形成的第2電極層； 在所述第I半導(dǎo)體區(qū)表面與所述第4半導(dǎo)體區(qū)相離的、相互間隔而形成的第I導(dǎo)電型的第2及第3雜質(zhì)區(qū)； 與所述第2雜質(zhì)區(qū)電連接而形成的第3電極層； 在所述第2及第3雜質(zhì)區(qū)之間的所述第I半導(dǎo)體區(qū)表面上隔著第2絕緣膜而形成的第4電極層； 在所述第I半導(dǎo)體區(qū)表面與所述第3雜質(zhì)區(qū)相鄰接而形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)； 與所述第3及第4雜質(zhì)區(qū)電連接而形成的第5電極層； 在所述第I及第2半導(dǎo)體區(qū)之間與所述半導(dǎo)體襯底區(qū)相連接而形成的第I導(dǎo)電型的第5半導(dǎo)體區(qū)；在所述第5半導(dǎo)體區(qū)表面形成并與所述第4電極層電連接的第I導(dǎo)電型的第5雜質(zhì)區(qū)；以及， 在所述半導(dǎo)體襯底區(qū)與所述第I半導(dǎo)體區(qū)之間和所述半導(dǎo)體襯底區(qū)與所述第2半導(dǎo)體區(qū)之間相互離開而形成的第2導(dǎo)電型的第I及第2埋入半導(dǎo)體區(qū)， 所述第5半導(dǎo)體區(qū)通過(guò)所述第I及第2埋入半導(dǎo)體區(qū)之間的區(qū)域而與所述半導(dǎo)體襯底區(qū)奉禹合。
全文摘要
本發(fā)明的“半導(dǎo)體裝置”在維持絕緣柵雙極型晶體管的開關(guān)特性及其低導(dǎo)通電阻的同時(shí)改善耐壓特性，并減少占有面積。在用以抑制絕緣柵雙極型晶體管(IGBT2)斷開時(shí)的空穴流入的P溝道MOS晶體管(PQ)的柵極電極節(jié)點(diǎn)(6)上，設(shè)置在IGBT的非導(dǎo)通狀態(tài)時(shí)緩和施加在柵絕緣膜上的電壓的電壓緩和元件(1)。
文檔編號(hào)H01L27/02GK102760733SQ20121023285
公開日2012年10月31日 申請(qǐng)日期2008年12月29日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者寺島知秀 申請(qǐng)人:三菱電機(jī)株式會(huì)社