專(zhuān)利名稱(chēng)：一種復(fù)合外延制作中壓n型系列雙擴(kuò)散型場(chǎng)效應(yīng)管的制作工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種用于制造耐中壓N型系列(耐壓600V，導(dǎo)通電流在I安培到15安培)VDMOS工藝方法，屬于半導(dǎo)體制成技術(shù)領(lǐng)域。
背景技術(shù)：
VDMOS 的全稱(chēng)是 Vertical conduction double-diffused metal oxidesemiconductor,即垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，是在1979年由H. ff. Collins等人提出的。VDMOS晶體管經(jīng)過(guò)30余年的發(fā)展，目前已經(jīng)取得了長(zhǎng)足的進(jìn)步。他以高的輸入阻抗、低的導(dǎo)通電阻和高的開(kāi)關(guān)速度等一系列優(yōu)勢(shì)，目前已在開(kāi)關(guān)穩(wěn)壓電源、高頻加熱、計(jì)算機(jī)接口電路以及功率放大器等方面獲得了廣泛應(yīng)用?？梢钥隙?，隨著人們對(duì)節(jié)能減排認(rèn)識(shí)的進(jìn)一步深化，VDMOS為主要器件的開(kāi)關(guān)電源系統(tǒng)必將顯示更廣闊的應(yīng)用前景。由于便攜式設(shè)備及無(wú)線(xiàn)通信對(duì)功耗要求越來(lái)越低，因而減小導(dǎo)通電阻、降低功耗是VDMOS研發(fā)的首要任務(wù)。對(duì)于VDMOS型功率器件，獲得足夠高的漏源擊穿電壓(SK)和盡可能低的導(dǎo)通電阻0 on)是設(shè)計(jì)中需要同時(shí)考慮的兩個(gè)主要方面。對(duì)于耐壓高的MOS器件，/Pon主要由外延區(qū)電阻決定。外延層愈厚，電阻率越高，擊穿電壓也愈高，同時(shí)導(dǎo)通電阻也越大。因此，功率MOS器件存在擊穿電壓與導(dǎo)通電阻的矛盾，二者都主要取決于外延區(qū)參數(shù)(厚度和摻雜濃度)?，F(xiàn)在VDMOS芯片的加工，都是采用均勻外延技術(shù)。中壓系列VDMOS芯片，不同導(dǎo)通電流規(guī)格之間是差別在于導(dǎo)通電阻的差別，不同的規(guī)格是依靠芯片面積的變化實(shí)現(xiàn)導(dǎo)通電阻的差別化。換句話(huà)說(shuō)，一個(gè)電流規(guī)格對(duì)應(yīng)一種導(dǎo)通電阻規(guī)范值，相應(yīng)的對(duì)應(yīng)一個(gè)芯片面積。常規(guī)VDMOS工藝流程如圖I所示，主要工藝步驟為
1)投料；
2)均勻外延(epi)生長(zhǎng)；
3)場(chǎng)氧化；
4)有源區(qū)刻蝕；
5)高濃度P+ (硼)注入，推結(jié)深；
6)磷注入，推結(jié)深；
7)柵氧化，長(zhǎng)800-1IOOA的氧化層；
8)多晶娃棚極淀積和慘雜；
9)PffELL (P阱)硼注入，推結(jié)深；
10)源極N+的砷注入，推結(jié)深；
11)接觸孔刻蝕；
12)蒸鋁，腐蝕鋁；13)背面減薄，背面背銀。目前關(guān)于優(yōu)化VDMOS外延的理論已經(jīng)有不少研究，結(jié)論都是緩變摻雜為最佳。但是在實(shí)際加工中，緩變摻雜外延技術(shù)不易實(shí)現(xiàn)，所以到目前為止，還沒(méi)有實(shí)用性的優(yōu)化外延工藝用于生產(chǎn)制造中。本發(fā)明根據(jù)VDMOS的理論原理，結(jié)合外延工藝的實(shí)際過(guò)程，通過(guò)外延過(guò)程的分段控制，針對(duì)中壓系列N型VDMOS (后文中全部指的是N型VDM0S)，開(kāi)發(fā)出用于大量生產(chǎn)中壓VDMOS的復(fù)合外延的制作工藝。采用復(fù)合外延工藝做出中壓系列VDMOS的實(shí)測(cè)耐壓仍然有650V，但導(dǎo)通電阻比采用普通工藝制作的VDMOS下降了 10%。

發(fā)明內(nèi)容
本發(fā)明的目的通過(guò)加工復(fù)合外延，然后制作出了性能更優(yōu)化的中壓系列N型的垂直雙擴(kuò)散型場(chǎng)效應(yīng)管工藝，該工藝具有工藝過(guò)程簡(jiǎn)單，光刻次數(shù)少，成本低，制成控制簡(jiǎn)單的優(yōu)點(diǎn)。 本發(fā)明為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案
一種復(fù)合外延制作中壓N型系列雙擴(kuò)散型場(chǎng)效應(yīng)管的制作工藝，其工藝的具體過(guò)程如
下
(1)投料摻砷或者摻銻襯底硅片材料，電阻率在0.03ohm. cm及以下；
(2)外延第一步生長(zhǎng)3-5um厚度，電阻率0.5-1. 5 ohm. cm的N型外延；
(3)外延第二步生長(zhǎng)3-5um厚度，電阻率8-12ohm. cm的N型外延；
(4)外延第三步生長(zhǎng)38-46um厚度，電阻率14-22ohm. cm的N型外延；
(5)外延第四步，生長(zhǎng)5-8um厚度，電阻率10-16ohm. cm的N型外延；
(6)場(chǎng)氧化生長(zhǎng)0.8-1. 2um厚度的氧化層；
(7)有源區(qū)刻蝕將做器件的位置的氧化層腐蝕干凈；
(8)高濃度硼P+注入，推結(jié)深注入能量40-80kev，劑量8el4-l.5el5/cm2，推結(jié)深采用 IlOO0C -1200。。，80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(9)磷注入，推結(jié)深注入能量80-130kev，劑量Iel2-2el2/cm2。推結(jié)深采用IlOO0C -1200。。，80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(10)柵氧化氧化層厚度大約850-1200A；
(11)多晶硅柵極淀積和摻雜多晶淀積4000-7500A，采用磷擴(kuò)散摻雜；
(12)P阱硼注入，推結(jié)深注入能量40-80kev,劑量2. 9el3_3. 9el3/cm2，推結(jié)深采用IlOO0C -1200。。80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(13)源極N+的砷注入，推結(jié)深注入能量80-130kev，劑量5el5-l.5el6/cm2。推結(jié)深采用 9500C -IOOO0C, 150-250 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(14)接觸孔刻蝕采用干法刻蝕干凈孔內(nèi)的二氧化硅，形成后面鋁接觸的孔；
(15)蒸鋁，腐蝕鋁蒸發(fā)厚度為3-5um的金屬層，形成表面電極柵極和源極；
(16)減薄背蒸背面減薄到200-280um厚度，背面蒸發(fā)0.8-1. 2um厚度銀。在這個(gè)工藝平臺(tái)下，最終形成的VDMOS的縱向結(jié)構(gòu)如圖3所示。這里的外延過(guò)程分為4部分，在實(shí)際加工過(guò)程中，只是簡(jiǎn)單的調(diào)整原來(lái)通用工藝的外延程序來(lái)完成。將原來(lái)的外延過(guò)程分為4部分，完全是程序上的設(shè)定，不增加任何的加工工序和步驟。
利用這個(gè)工藝平臺(tái)，我們能夠不增加任何額外的工序和操作，在保證耐壓的基礎(chǔ)上，將導(dǎo)通電阻降低10%。并且采用這種工藝制作的VDMOS管能有效抑制大電流大電場(chǎng)效應(yīng)、在一定程度上擴(kuò)寬了器件的安全工作區(qū)。導(dǎo)通電阻的減小，使得功耗大大降低，節(jié)省了能源，同時(shí)也極大的提高了電路的可靠性。


圖I是常規(guī)VDMOS工藝流程示意圖。圖2是本發(fā)明工藝流程不意圖。圖3是本發(fā)明最終形成的器件的縱向結(jié)構(gòu)示意圖。
具體實(shí)施方式
如圖2所示一種復(fù)合外延制作中壓系列垂直雙擴(kuò)散型場(chǎng)效應(yīng)管的工藝，具體的實(shí)現(xiàn)方式如下
I)投料摻砷或者摻銻襯底硅片材料，電阻率在0. 03ohm. cm及以下。2)外延第一步生長(zhǎng)4um厚度，電阻率I ohm. cm的N型外延。用來(lái)與高濃度襯底形成高濃度過(guò)渡區(qū)。可以降低導(dǎo)通電阻。3)外延第二步生長(zhǎng)4um厚度，電阻率10 ohm. cm的N型外延。用來(lái)與高濃度第一部分外延形成中濃度過(guò)渡區(qū)。也可以降低導(dǎo)通電阻。4)外延第三步生長(zhǎng)42um厚度，電阻率18 ohm. cm的N型外延。為VDMOS提供耐壓層，保證VDMOS的630V以上的耐壓。5)外延第四步，生長(zhǎng)6um厚度，電阻率14 ohm. cm的N型外延。表面略高濃度層，在除去表面Pwell的結(jié)深后，有效的厚度大約在2-3um。為VDMOS導(dǎo)通時(shí)提供略高濃度的導(dǎo)電通路，十分有效的降低VDMOS導(dǎo)通電阻中的擠壓電阻部分。6)場(chǎng)氧化在1000°C濕氧化350分鐘，生長(zhǎng)Ium厚度的氧化層，保護(hù)不做器件的部分。7)有源區(qū)刻蝕將做器件的位置的窗口打開(kāi)。8)高濃度P + (硼)注入，推結(jié)深注入能量60kev，劑量1.0el5/Cm2。推結(jié)深采用11500C 100分鐘N2加小02(2. 5%)。形成VDMOS的表面分壓環(huán)，保證耐壓，具體結(jié)深可以根據(jù)耐壓適當(dāng)調(diào)整。9)磷注入，推結(jié)深注入能量120kev (千電子伏)，劑量lel2/cm2。推結(jié)深采用1150。。120分鐘N2加小O2 (2. 5%)。。提高表面濃度，目的和外延的第四部分一樣是為了降低VDMOS導(dǎo)通電阻中的擠壓電阻部分。10)柵氧化850°C 200分鐘濕氧加TCA。氧化層厚度大約1100A。11)多晶硅柵極淀積和摻雜柵氧后應(yīng)立刻進(jìn)爐管進(jìn)行多晶淀積，以免表面粘污。多晶淀積6000A，采用磷擴(kuò)散摻雜。形成VDMOS的柵極。12) PffELL (P講)硼注入，推結(jié)深P阱形成的是VDMOS的溝道區(qū)，調(diào)整它的濃度可以調(diào)整VDMOS的開(kāi)啟電壓。注入能量80kev，劑量3. 5el3/cm2。推結(jié)深采用1150°C 120分鐘N2加小O2 (I. 5%)。。13)源極N+的砷注入，推結(jié)深注入能量120kev，劑量lel6/cm2。推結(jié)深采用975°C，200 分鐘 N2 加小 O2 (I. 5%)。。14)接觸孔刻蝕采用干法刻蝕干凈孔內(nèi)的二氧化硅，形成后面鋁接觸的孔。15)蒸鋁，腐蝕鋁蒸發(fā)厚度為4um的鋁硅銅層，形成表面電極柵極和源極。16)減薄背蒸背面減薄到250um厚度，背面蒸發(fā)0. 9um厚度銀，形成器件。以中壓系列VDMOS中的2安培規(guī)格同樣的一套版圖設(shè)計(jì)為例采用普通工藝加工，耐壓典型值650V，導(dǎo)通電阻典型值為3. 8ohm ;采用我們新工藝加工的芯片，耐壓典型值仍然650V，導(dǎo)通電阻典型值為3.4ohm。導(dǎo)通電阻下降很明顯，大約是原始的90%。導(dǎo)通電阻的 下降，客戶(hù)使用時(shí)的功耗就下降，能夠有效節(jié)能，降低系統(tǒng)溫度，大大提高使用的壽命和可靠性。
權(quán)利要求
1.一種復(fù)合外延制作中壓N型系列雙擴(kuò)散型場(chǎng)效應(yīng)管的制作工藝，其工藝的具體過(guò)程如下 (1)投料摻砷或者摻銻襯底硅片材料，電阻率在0.03ohm. cm及以下； (2)外延第一步生長(zhǎng)3-5um厚度，電阻率0.5-1. 5 ohm. cm的N型外延； (3)外延第二步生長(zhǎng)3-5um厚度，電阻率8-12ohm. cm的N型外延； (4)外延第三步生長(zhǎng)38-46um厚度，電阻率14-22ohm. cm的N型外延； (5)外延第四步，生長(zhǎng)5-8um厚度，電阻率10-16ohm. cm的N型外延； (6)場(chǎng)氧化生長(zhǎng)0.8-1. 2um厚度的氧化層； (7)有源區(qū)刻蝕將做器件的位置的氧化層腐蝕干凈； (8)高濃度硼P+注入，推結(jié)深注入能量40-80kev，劑量8el4-l. 5el5/cm2，推結(jié)深采用 IlOO0C -1200。。，80-150 分鐘 N2 加小 O2,體積比 0%-5. 5% ； (9)磷注入，推結(jié)深注入能量80-130kev，劑量Iel2-2el2/cm2;推結(jié)深采用IlOO0C -1200。。，80-150 分鐘，N2 加小 O2,體積比 0%-5. 5% ； (10)柵氧化氧化層厚度大約850-1200A； (11)多晶硅柵極淀積和摻雜多晶淀積4000-7500A，采用磷擴(kuò)散摻雜； (12)P阱硼注入，推結(jié)深注入能量40-80kev,劑量2. 9el3_3. 9el3/cm2，推結(jié)深采用IlOO0C -1200。。80-150 分鐘，N2 加小 O2,體積比 0%-5. 5%)； (13)源極N+的砷注入，推結(jié)深注入能量80-130kev，劑量5el5_l.5e 16/cm2 ； 推結(jié)深采用950°C -IOOO0C，150-250分鐘，N2加小O2,體積比0%-5. 5% ； (14)接觸孔刻蝕采用干法刻蝕干凈孔內(nèi)的二氧化硅，形成后面鋁接觸的孔； (15)蒸鋁，腐蝕鋁蒸發(fā)厚度為3-5um的金屬層，形成表面電極柵極和源極； (16)減薄背蒸背面減薄到200-280um厚度，背面蒸發(fā)0.8-1. 2um厚度銀。
全文摘要
本發(fā)明公布了一種復(fù)合外延制作中壓N型系列雙擴(kuò)散型場(chǎng)效應(yīng)管的制作工藝，其工藝包括投料、第一步外延、第二步外延、第三步外延、第四步外延、場(chǎng)氧化、有源區(qū)刻蝕、高濃度硼注入，推結(jié)深、磷注入，推結(jié)深、柵氧化、多晶硅柵極淀積和摻雜、PWELL(P阱)硼注入，推結(jié)深、源極N+的砷注入，推結(jié)深、接觸孔刻蝕、蒸鋁，腐蝕鋁、減薄背蒸等步驟。利用這個(gè)工藝平臺(tái)，能夠不增加任何額外的工序和操作，在保證耐壓的基礎(chǔ)上，將導(dǎo)通電阻降低10%。并且采用這種工藝制作的VDMOS管能有效抑制大電流大電場(chǎng)效應(yīng)、在一定程度上擴(kuò)寬了器件的安全工作區(qū)。導(dǎo)通電阻的減小，使得功耗大大降低，節(jié)省了能源，同時(shí)也極大的提高了電路的可靠性。
文檔編號(hào)H01L21/336GK102709191SQ20121018660
公開(kāi)日2012年10月3日 申請(qǐng)日期2012年6月7日 優(yōu)先權(quán)日2012年6月7日
發(fā)明者易法友, 沈克強(qiáng), 聶衛(wèi)東 申請(qǐng)人:無(wú)錫市晶源微電子有限公司