專利名稱：一種低功耗高壓驅(qū)動電路及其使用的雙向p型開關(guān)管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及PDP驅(qū)動芯片用的高壓驅(qū)動電路以及其內(nèi)部使用的雙向P型開關(guān)管(DPLDMOS, Dual-channel P-type Lateral Double-diffused Metal OxideSemiconductor)。
背景技術(shù)：
平板顯示器具有完全平面化、輕、薄、省電等特點，符合未來圖像顯示器發(fā)展的必 然趨勢，近年來發(fā)展迅猛。作為在21世紀(jì)仍被廣泛使用的主流平板顯示技術(shù)之一，等離子技術(shù)其實已經(jīng)走過了 80多年的歷程。全球第一臺等離子顯示設(shè)備誕生于1964年的美國。由于等離子技術(shù)自身具有的巨大優(yōu)勢，其在各領(lǐng)域迅速得到了長足發(fā)展，其中PDP等離子電視就是ー個方面。在平板電視領(lǐng)域，等離子技術(shù)較液晶技術(shù)更優(yōu)秀。從技術(shù)原理角度，等離子技術(shù)在多方面超越液晶，更適合作為電視使用。比如在屏幕的響應(yīng)時間方面，等離子是微秒級(百萬分之一秒)，液晶處于毫秒級(千分之一秒)，所以，等離子電視播放快速變化的畫面時不存在“拖影現(xiàn)象”;在顔色的表現(xiàn)カ上，等離子電視迄今最高可以達(dá)到5490億色，而液晶只可以達(dá)到10. 7億色，因此等離子畫面的真實度更勝ー籌。在各類顯示電路系統(tǒng)中，高壓驅(qū)動電路是比較關(guān)鍵的部分，出色的驅(qū)動電路甚至可以彌補(bǔ)顯示屏的性能缺陷，提高顯示效果。高壓驅(qū)動電路包括尋址驅(qū)動電路、掃描驅(qū)動電路和維持驅(qū)動電路等。彩色PDP是電容性顯示器件，它的工作波形主要是脈沖電壓信號。雖然顯示屏的寄生電容并不消耗能量，但是它們的充電與放電將導(dǎo)致在電路的電阻及電極引線電阻中存在能量耗損。這樣系統(tǒng)的功耗會大幅増加，并且與如今社會提倡綠色節(jié)能環(huán)保相違背。芯片功耗主要包括邏輯部分功耗和高壓驅(qū)動功耗部分。一般要求邏輯部分功耗小于20mW，高壓部分功耗小于200mW。隨著芯片輸出路數(shù)的増加以及頻率的提高，功耗也顯著増加，高壓部分的功耗已經(jīng)遠(yuǎn)大于200mW。由于顯示器件長期工作在高壓狀態(tài)，功耗過大會導(dǎo)致電路過熱，引起系統(tǒng)不穩(wěn)定。能量恢復(fù)技術(shù)在彩色顯示系統(tǒng)的低功耗驅(qū)動方面已占據(jù)了非常重要的地位，不使用能量恢復(fù)的驅(qū)動系統(tǒng)已經(jīng)幾乎不能安全工作。為了減少能量損耗，提高系統(tǒng)可靠性，能量恢復(fù)技術(shù)已被所有的彩色PDP等電路系統(tǒng)所采用。最初，能量恢復(fù)技術(shù)只是應(yīng)用于維持驅(qū)動電路，但隨著尋址速度的不斷提高，尋址驅(qū)動電路的功耗已經(jīng)比較顯著了，因此，近年來尋址驅(qū)動電路也逐漸開始采用能量恢復(fù)技木。另外，由于能量恢復(fù)電路技術(shù)比較成熟，芯片制造商們開始將原做在系統(tǒng)中的能量恢復(fù)技術(shù)使用在芯片內(nèi)，以提高降低功耗的效率，簡化系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是現(xiàn)有技術(shù)中存在的問題，為了解決存在的問題，本發(fā)明設(shè)計了ー種雙向P型開關(guān)管和采用這種開關(guān)管設(shè)計的低功率高壓驅(qū)動電路。
本發(fā)明為解決以上技術(shù)問題，采用以下技術(shù)方案
一種雙向P型開關(guān)管，該雙向P型開關(guān)管包括ー個P型襯底，在P型襯底上設(shè)有N型埋層，在N型埋層的兩端設(shè)有兩個對稱的N型外延層，在所述兩個N型外延層之間形成N型阱，在N型阱內(nèi)設(shè)有左右対稱的第一 P型漂移區(qū)、第二 P型漂移區(qū)，在第一 P型漂移區(qū)內(nèi)設(shè)有第一 P型阱，在第一 P型阱上設(shè)有P型源，在第二 P型漂移區(qū)內(nèi)設(shè)有第二 P型阱，在第二 P型阱上設(shè)有P型漏；
在N型阱位于第一 P型漂移區(qū)、第二 P型漂移區(qū)的上方設(shè)有第一場氧化層，在N型阱兩端靠近N型外延層的位置分別對稱設(shè)有第一 N型接觸孔、第二 N型接觸孔；所述第一、第二N型接觸孔，P型源，P型漏以及第ー場氧化層在同一水平面上并且彼此隔離；
在P型源延續(xù)至第一場氧化層之間設(shè)有第二場氧化層，在P型漏延續(xù)至第一場氧化層之間設(shè)有第三場氧化層；在卩型源延續(xù)至第一N型接觸孔之間設(shè)有第四場氧化層；*P型漏 延續(xù)至第二N型接觸孔之間設(shè)有第五場氧化層；
在第一場氧化層、第二場氧化層、第三場氧化層的上方設(shè)有多晶娃柵；在多晶娃柵、第一 N型接觸孔、在第二 N型接觸孔、P型源、P型漏上均連接有金屬引線；
在P型源、P型漏、第一至第二 N型接觸孔、第二至第五場氧化層以及多晶硅柵的上方設(shè)有介質(zhì)氧化層。進(jìn)ー步的，本發(fā)明的一種雙向P型開關(guān)管，第一場氧化層作為柵氧化層，其厚度均小于第二場氧化層、第三場氧化層、第四場氧化層、第五場氧化層。 ー種采用本發(fā)明的雙向P型開關(guān)管在高壓驅(qū)動電路中的應(yīng)用，在傳統(tǒng)高壓驅(qū)動電路的輸出端連接ー個如權(quán)利要求I所述的雙向P型開關(guān)管，并在系統(tǒng)應(yīng)用吋，將多個相同高壓驅(qū)動電路中的雙向P型開關(guān)管的漏極分別與公共端EC的一端連接，所述公共端EC的另一端連接ー個共享電容C后接地；通過雙向P型開關(guān)管的開啟，使傳統(tǒng)高壓驅(qū)動電路對外接電容C充電，再由充完電的共享電容C對高壓驅(qū)動電路放電，使高壓驅(qū)動電路工作，從而減少整個高壓驅(qū)動電路的能量損耗。本發(fā)明還提出ー種包含該雙向P型開關(guān)管的低功耗高壓驅(qū)動電路，所述低功耗高壓驅(qū)動電路包括電平轉(zhuǎn)換級、緩沖級、輸出級以及控制電路；所述電平轉(zhuǎn)換級的輸出端與所述緩沖級的輸入端連接，所述緩沖級的輸出端、所述控制電路的輸出端均與所述輸出級的輸入端連接；其中，
所述電平轉(zhuǎn)換級由第一 P型LDMOS晶體管、第二 P型LDMOS晶體管、第一 N型LDMOS晶體管和第二 N型LDMOS晶體管組成；
其中第一 P型LDMOS晶體管的源極和襯底、第二 P型LDMOS晶體管的源極和襯底均與電源VPP連接，第一 P型LDMOS晶體管的漏極、第一 N型LDMOS晶體管的漏極分別與第一高壓輸出點QSl連接，第二 P型LDMOS晶體管的漏極、第二 N型LDMOS晶體管的漏極分別與第ニ高壓輸出點QS2連接；第一 P型LDMOS晶體管的柵極與第二高壓輸出點QS2連接，第二 P型LDMOS晶體管的柵極與第一高壓輸出點QSl連接；
第一 N型LDMOS晶體管源極和襯底、第二 N型LDMOS晶體管的源極和襯底均接地，第一N型LDMOS晶體管的柵極連接第一控制信號LVl，第二 N型LDMOS晶體管的柵極連接第二控制信號LV2 ；
所述緩沖級由第三P型LDMOS晶體管和第三N型LDMOS晶體管組成，其中所述第三P型LDMOS晶體管的源極和襯底均與電源VPP連接，第三P型LDMOS晶體管的柵極與電平轉(zhuǎn)換級的輸出信號即第二高壓輸出點QS2連接，第三P型LDMOS晶體管的漏極與第三N型LDMOS晶體管的漏極連接；所述第三N型LDMOS晶體管的源極和襯底均接地，第三N型LDMOS晶體管的柵極接第三控制信號LV3 ；
所述輸出級由第四P型LDMOS晶體管、第四N型LDMOS晶體管、ー個輸出端ロ，以及本發(fā)明的雙向P型開關(guān)管DPLDMOS組成；其中第四P型LDMOS晶體管的源極與襯底均連接電源VPP,第四P型LDMOS晶體管的柵極與緩沖級的輸出信號QS3連接，第四P型LDMOS晶體管的漏極分別與第四N型LDMOS晶體管的漏極、輸出端ロ的一端以及雙向P型開關(guān)管DPLDMOS的源極相連接；
第四N型LDMOS晶體管的柵極與第四控制信號LV4連接，第四N型LDMOS晶體管的源極和襯底均接地；所述輸出端ロ的另一端與負(fù)載電容CL的一端連接 ，負(fù)載電容CL的另一端接地；
所述雙向P型開關(guān)管的柵極接控制信號Q，雙向P型開關(guān)管的襯底接電源VPP，所述雙向P型開關(guān)管的漏極連接到高壓驅(qū)動電路的公共端EC ;所述控制信號Q由控制電路產(chǎn)生;
所述控制電路由第一控制單元和第二控制單元組成，所述第一控制單元由第五P型LDMOS晶體管、第六P型LDMOS晶體管、第五N型LDMOS晶體管和第六N型LDMOS晶體管組成，其中第五P型LDMOS晶體管的源極和襯底、第六P型LDMOS晶體管的源極和襯底均與電源VPP連接，第五P型LDMOS晶體管的漏極分別與第五N型LDMOS晶體管的漏極、第六P型LDMOS晶體管的柵極連接，第六P型LDMOS晶體管的漏極分別與第六N型LDMOS晶體管的漏極、第五P型LDMOS晶體管的柵極連接，第五N型LDMOS晶體管的源極和襯底、第六N型LDMOS晶體管的源極和襯底均接地，第五N型LDMOS晶體管的柵極連接第五控制信號LVDl，第六N型LDMOS晶體管的柵極連接第六控制信號LVD2 ；
所述第二控制單元由第七P型LDMOS晶體管和第七N型LDMOS晶體管組成，其中所述第七P型LDMOS晶體管的源極和襯底均與電源VPP連接，所述第七P型LDMOS晶體管的柵極與所述電平轉(zhuǎn)換級的輸出信號即所述第六N型LDMOS晶體管的漏極連接，所述第七P型LDMOS晶體管的漏極與所述第七N型LDMOS晶體管的漏極連接；所述第七N型LDMOS晶體管的源極和襯底均接地，所述第七N型LDMOS晶體管的柵極接第七控制信號LVD3 ；
所述第一控制信號LV1、第二控制信號LV2、第三控制信號LV3、第四控制信號LV4、第五控制信號LVD1、第六控制信號LVD2和第七控制信號LVD3均由前級低壓電路提供。本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果
由于該雙向P型開關(guān)管采用較薄的場氧化層作為柵氧化層，減小了単位面積柵氧化層電容，從而減弱了襯底偏置效應(yīng)的影響，同時因為雙向P型開關(guān)管具有左右完全対稱的P型漂移區(qū)、P型阱和P型源(漏)，所以能夠?qū)崿F(xiàn)雙向耐壓，雙向傳輸，有效的提高了整個電路的能量恢復(fù)效率。本發(fā)明所述的高壓驅(qū)動電路各輸出通過該雙向P型開關(guān)管與公共端EC相連，因為此高壓輸出級公共端EC外接的電容C可以儲存電路中的一部分能量，在需要時，電容C再將儲存的能量供給電路工作，從而減少了整個系統(tǒng)的能量消耗。


圖I是雙向P型開關(guān)管的剖面結(jié)構(gòu) 圖2是單路傳統(tǒng)聞壓驅(qū)動電路結(jié)構(gòu) 圖3是單路低功耗高壓驅(qū)動電路結(jié)構(gòu) 圖4是兩路低功耗聞壓驅(qū)動電路結(jié)構(gòu) 圖5是控制信號與輸出端輸出波形的關(guān)系圖。圖中標(biāo)號解釋
I-P型襯底，2-N型埋層，3-N型外延層，4-N型阱，5、6_P型漂移區(qū)，7、8_P型阱，9-P型源，IO-P 型漏，11、12-N 型接觸孔，13、14、15、16、17_ 場氧化層，18、19、20、21、22_ 金屬引線，23-多晶娃柵,24-介質(zhì)氧化層。pLDMOSl pLDM0S7_第一 P型LDMOS晶體管至第七P型LDMOS晶體管；nLDM0Sl nLDM0S7-第一 N型LDMOS晶體管至第七N型LDMOS晶體管；DPLDMOS-雙向P型開關(guān)管；VPP-電源；QS1、QS2、QS3-第一至第三高壓輸出點；LV1、LV2、LV3、LV4、LVD1、LVD2、LVD3_ 前級低壓電路的控制信號；0UT-高壓驅(qū)動電路的輸出端；EC-公共端；CL-屏電容(負(fù)載電容)；C-共享電容。
具體實施例方式下面結(jié)合附圖對本發(fā)明的技術(shù)方案做進(jìn)ー步的詳細(xì)說明
圖I是雙向P型開關(guān)管的剖面結(jié)構(gòu)圖，該開關(guān)管有P型襯底1，在P型襯底I上設(shè)有N型埋層2，在N型埋層2上設(shè)有N型外延層3，在N型外延層3上設(shè)有N型阱4，在N型阱4上設(shè)有左右完全対稱的P型漂移區(qū)5、P型漂移區(qū)6和N型接觸孔11、N型接觸孔12，在P型漂移區(qū)5內(nèi)設(shè)有P型阱7，在P型阱7設(shè)有P型源9，而在P型漂移區(qū)6內(nèi)設(shè)有P型阱8，在P型阱8設(shè)有P型漏10，在N型埋層2、N型阱4、P型漂移區(qū)5的上方設(shè)有氧化層13，在N型接觸孔11上連接有金屬引線18，在N型接觸孔12上連接有金屬引線21，在P型源9上連接有金屬引線19，在P型漏10上連接有金屬引線20，在N型阱4、P型漂移區(qū)5、P型漂移區(qū)
6、P型阱7、P型阱8之間設(shè)有薄場氧化層13、場氧化層14、場氧化層15、場氧化層16、場氧化層17，場氧化層13位于N型阱4、P型漂移區(qū)5、P型漂移區(qū)6上方，場氧化層14自P型源9延續(xù)至場氧化層13，場氧化層15自場氧化層13延續(xù)至P型漏10，場氧化層16自N型接觸孔11延續(xù)至P型源9，場氧化層17自P型漏10延續(xù)至N型接觸孔12，在氧化層13、場氧化層14、場氧化層15上方設(shè)有多晶硅柵23，在多晶硅柵23上連接有金屬引線22。在N型外延層3、N型阱4、P型漂移區(qū)5、P型漂移區(qū)6、P型源9、P型漏10、N型接觸孔11、N型接觸孔12、場氧化層14、場氧化層15、場氧化層16、場氧化層17及多晶硅柵23的上方設(shè)有介質(zhì)氧化層24。由于該雙向P型開關(guān)管采用較薄的場氧13作為柵氧化層，減小了単位面積柵氧化層電容，從而減弱了襯底偏置效應(yīng)的影響，同時因為源區(qū)和漏區(qū)結(jié)構(gòu)左右完全對稱，即都存在耐壓的漂移區(qū)，故源區(qū)和漏區(qū)均能承受高壓，并可以實現(xiàn)雙向傳輸。由于本發(fā)明主要用于高壓驅(qū)動電路，因此其制備エ藝與高壓驅(qū)動芯片的制備エ藝完全一致。圖2是PDP用單路傳統(tǒng)高壓驅(qū)動電路結(jié)構(gòu)圖，此結(jié)構(gòu)同樣適用于其它驅(qū)動電路。每一路輸出都連接到顯示屏，每路輸出對應(yīng)的顯示屏負(fù)載在電路圖中用CL表示。高壓驅(qū)動電路主要由三部分組成電平轉(zhuǎn)換級I、緩沖級II、輸出級III，其三部分的工作原理如下
當(dāng)初始狀態(tài)低壓控制信號LVl為高電平、LV2為低電平，則nLDMOSl為開啟態(tài)而nLDM0S2為關(guān)閉態(tài)，此刻pLDM0S4開啟，QS2與VPP存在通路。當(dāng)?shù)蛪嚎刂菩盘朙Vl變?yōu)榈碗娖剑筺LDMOSl關(guān)閉，然后LV2變?yōu)楦唠娖?，使nLDM0S2開啟，則節(jié)點QS2的電位降低，使PLDM0S4開啟而pLDM0S5關(guān)閉。電平轉(zhuǎn)換級I產(chǎn)生的電壓控制信號QS2作為pLDM0S6的柵極輸入，當(dāng)QS2為低電平時，PLDM0S6開啟，QS3與VPP存在通路，低壓驅(qū)動電路產(chǎn)生的控制信號LV3作為其柵極輸入，當(dāng)LV3為高電平吋，nLDM0S3開啟，節(jié)點QS3的點位降低。QS3、LV4為低電平，輸出級上管PLDM0S7開啟，下管nLDM0S8關(guān)閉，輸出端電位上升；QS3、LV4為高電平，輸出級上管PLDM0S4關(guān)閉，下管nLDM0S4開啟，輸出端電位下降。圖3是單路低功耗高壓驅(qū)動電路結(jié)構(gòu)圖，此結(jié)構(gòu)同樣適用于其它驅(qū)動電路。該結(jié)構(gòu)在傳統(tǒng)耐高壓驅(qū)動電路結(jié)構(gòu)的基礎(chǔ)上，増加了一個雙向P型開關(guān)管，并在系統(tǒng)應(yīng)用時添加了一個大的共享電容，在傳統(tǒng)耐高壓驅(qū)動電路的輸出端OUT的另一端與上述雙向P型開 關(guān)管的源極連接，柵極接入控制信號Q，襯底接電源Vpp，漏極與公共端EC的一端連接，公 共端EC的另一端與電容C的一端串聯(lián)，電容C的另一端接地。其中電容C的電容值要比輸出端的屏電容CL大的多，控制信號Q由控制電路IV產(chǎn)生。控制電路IV由與電平轉(zhuǎn)換級I和緩沖級II相同的器件與連接方式組成，其中輸入該電路的控制信號為LVDI，LVD2和LVD3?？刂菩盘朙Vl至LV4、LVDl至LVD3均為前級低壓電路產(chǎn)生，各個控制信號分別用于控制與其相連接的晶體管，前級低壓電路屬于常規(guī)電路，在本申請中省略提及，輸入低功耗高壓驅(qū)動電路的控制信號LV1，LV2，LV3，LV4，LVD1，LVD2，LVD3與輸出端OUT的輸出波形的關(guān)系如圖5所示，其工作原理如下
當(dāng)QS3和LV4為低電平時，輸出端OUT的電位上升，同時將控制電路IV的控制信號LVDl和LVD3設(shè)為高電平，LVD2設(shè)為低電平，控制電路IV產(chǎn)生的控制信號Q使雙向P型開關(guān)管開啟，由于此時輸出端負(fù)載電容CL兩端的電壓要比共享電容C兩端的電壓高，所以，負(fù)載電容CL通過開關(guān)管對共享電容C充電，當(dāng)負(fù)載電容CL兩端的電壓降到一定值時，雙向P型開關(guān)管關(guān)斷；當(dāng)LV4變?yōu)楦唠娖絽?，開啟正常高壓輸出級下管nLDM0S8，負(fù)載電容CL通過高壓接地管對地繼續(xù)放電，直到變?yōu)榱汶娢?。低功效高壓?qū)動電路輸出端輸出波形如圖5所示，Tf_ERC是雙向P型開關(guān)管開啟的時間，也是負(fù)載電容CL從電源電壓Vpp降低到某一電壓值的時間，因此，雙向開關(guān)管的電流能力，直接影響到負(fù)載電容CL向共享電容C充電的速度，雙向開關(guān)管電流能力越強(qiáng)，負(fù)載電容CL向共享電容C充電的速度越快，Tf_ERC時間越短，達(dá)到電荷平衡所需的時間越短。在一定的控制時間內(nèi)(雙向管開啟的時間)，能量恢復(fù)效率越尚。當(dāng)LV3變?yōu)榈碗娖綍r，QS3為高電平，同時將控制電路IV的控制信號LVDl和LVD3設(shè)為高電平，LVD2設(shè)為低電平，控制電路IV產(chǎn)生的控制信號Q使雙向P型開關(guān)管開啟，由于此時公共端EC的共享電容C兩端的電壓要比負(fù)載電容CL兩端的電壓高，所以，共享電容C通過開關(guān)管對負(fù)載電容CL放電，當(dāng)負(fù)載電容CL兩端的電壓升到一定值時，雙向P型開關(guān)管關(guān)斷，LV3升高，相應(yīng)的QS3降低，開啟正常高壓輸出級上管PLDM0S7，通過電源Vpp繼續(xù)對負(fù)載電容CL充電，直到變?yōu)楦唠娢籚pp。高壓驅(qū)動電路高壓端輸出波形如圖5所示，Tr_ERC是雙向高壓開關(guān)管開啟的時間，也是負(fù)載電容CL從地低壓升高到某一電壓值的時間，因此，雙向P型開關(guān)管的電流能力，直接影響到共享電容C向負(fù)載電容CL的充電速度，雙向P型開關(guān)管電流能力越強(qiáng)，共享電容C向負(fù)載電容CL的充電速度越快，Tr_ERC時間越短，達(dá)到電荷平衡所需的時間越短。在一定的控制時間內(nèi)(雙向P型開關(guān)管開啟的時間)，能量恢復(fù)效率越高。因此，相比較傳統(tǒng)電路，在上升沿Tr_ERC時間內(nèi)，輸出上的電壓升高所需能量不是由電源提供，而是通過內(nèi)部的能量共享來實現(xiàn)，從而降低了整個工作區(qū)間的能量損耗。由于共享電容C的容值要遠(yuǎn)遠(yuǎn)大于輸出端負(fù)載電容CL的容值,所以,在多次充放電后，在負(fù)載電容CL兩端的電壓由零電位上升到某一值或者由高電位Vpp下降到某ー值時，共享電容C兩端的電壓變化幅度不大，基本維持在Vpp/2附近。通過以上分析可以看出，在某幾路輸出由高電平轉(zhuǎn)換為低電平時，釋放的部分能量由共享電容C儲存；在某幾路輸出由低電平轉(zhuǎn)換為高電平吋，先前儲存在共享電容C上的能量先對負(fù)載電容CL充電，電源Vpp再對負(fù)載電容CL充電，從而使得輸出由低電平轉(zhuǎn)換為高電平時，負(fù)載電容CL不是全部從外部電源獲取電荷，減小了從外部電源獲取的能量，使得芯片總功耗得以顯著降低，達(dá)到能量恢復(fù)的目的。 圖4為兩路低功耗高壓驅(qū)動電路的結(jié)構(gòu)圖，本發(fā)明設(shè)計的低功耗高壓驅(qū)動電路適用于多路低功耗高壓驅(qū)動電路，只需將每個單路低功耗高壓驅(qū)動電路中的雙向P性開關(guān)管的一端接在公共端ロ EC上即可。其工作原理與單路低功耗高壓驅(qū)動電路一祥。其實現(xiàn)方法是分別將兩個(或多個)單路低功耗高壓驅(qū)動電路的EC端共享。通過以上分析可以看出，在某幾路輸出由高電平轉(zhuǎn)換為低電平時，釋放的部分能量由共享電容C儲存；在某幾路輸出由低電平轉(zhuǎn)換為高電平時，先前儲存在共享電容C上的能量先對負(fù)載電容CL充電，電源VPP再對負(fù)載電容CL充電，從而使得輸出由低電平轉(zhuǎn)換為高電平吋，負(fù)載電容CL不是全部從外部電源獲取電荷，減小了從外部電源獲取的能量，使得芯片總功耗得以顯著降低，達(dá)到能量恢復(fù)的目的。
權(quán)利要求
1.一種雙向P型開關(guān)管，其特征在于該雙向P型開關(guān)管包括ー個P型襯底(I)，在P型襯底(I)上設(shè)有N型埋層(2)，在N型埋層(2)的兩端設(shè)有兩個對稱的N型外延層(3)，在所述兩個N型外延層(3)之間形成N型阱(4)，在N型阱(4)內(nèi)設(shè)有左右対稱的第一 P型漂移區(qū)(5)、第二 P型漂移區(qū)(6)，在第一 P型漂移區(qū)(5)內(nèi)設(shè)有第一 P型阱(7)，在第一 P型阱(7)上設(shè)有P型源(9)，在第二 P型漂移區(qū)(6)內(nèi)設(shè)有第二 P型阱(8)，在第二 P型阱(8)上設(shè)有P型漏(10)； 在N型阱(4)位于第一 P型漂移區(qū)(5)、第二 P型漂移區(qū)(6)的上方設(shè)有第一場氧化層(13)，在N型阱(4)兩端靠近N型外延層的位置分別對稱設(shè)有第一 N型接觸孔(11)、第二 N型接觸孔(12);所述第一、第二 N型接觸孔，P型源(9)，P型漏(10)以及第ー場氧化層(13)在同一水平面上并且彼此隔離； 在P型源(9)延續(xù)至第一場氧化層(13)之間設(shè)有第二場氧化層(14)，在P型漏(10)延續(xù)至第一場氧化層(13)之間設(shè)有第三場氧化層(15);在P型源(9)延續(xù)至第一 N型接觸孔(11)之間設(shè)有第四場氧化層(16);在P型漏(10)延續(xù)至第二 N型接觸孔(12)之間設(shè)有第五場氧化層(17); 在第一場氧化層(13)、第二場氧化層(14)、第三場氧化層(15)的上方設(shè)有多晶娃柵(23);在多晶硅柵(23)、第一 N型接觸孔(11)、在第二 N型接觸孔(12)、P型源(9)、P型漏(10)上均連接有金屬引線； 在P型源(9)、P型漏(10)、第一至第二 N型接觸孔、第二至第五場氧化層以及多晶硅柵(23)的上方設(shè)有介質(zhì)氧化層(24)。
2.根據(jù)權(quán)利要求I所述的ー種雙向P型開關(guān)管，其特征在于第一場氧化層(13)作為柵氧化層，其厚度均小于第二場氧化層(14)、第三場氧化層(15)、第四場氧化層(16)、第五場氧化層(17)。
3.—種如權(quán)利要求I所述的雙向P型開關(guān)管在高壓驅(qū)動電路中的應(yīng)用，其特征在于在傳統(tǒng)高壓驅(qū)動電路的輸出端連接ー個如權(quán)利要求I所述的雙向P型開關(guān)管，并在系統(tǒng)應(yīng)用吋，將多個相同高壓驅(qū)動電路中的雙向P型開關(guān)管的漏極分別與公共端EC的一端連接，所述公共端EC的另一端連接ー個共享電容C后接地；通過雙向P型開關(guān)管的開啟，使傳統(tǒng)高壓驅(qū)動電路對外接電容C充電，再由充完電的共享電容C對高壓驅(qū)動電路放電，使高壓驅(qū)動電路工作，從而減少整個高壓驅(qū)動電路的能量損耗。
4.ー種包含如權(quán)利要求I所述的雙向P型開關(guān)管的低功耗高壓驅(qū)動電路，其特征在于，所述低功耗高壓驅(qū)動電路包括電平轉(zhuǎn)換級(I )、緩沖級(II)、輸出級(III)以及控制電路(IV );其特征在于所述電平轉(zhuǎn)換級(I )的輸出端與所述緩沖級(II)的輸入端連接，所述緩沖級(II)的輸出端、所述控制電路(IV )的輸出端均與所述輸出級(III)的輸入端連接；其中， 所述電平轉(zhuǎn)換級(I )由第一 P型LDMOS晶體管、第二 P型LDMOS晶體管、第一 N型LDMOS晶體管和第二 N型LDMOS晶體管組成； 其中第一 P型LDMOS晶體管的源極和襯底、第二 P型LDMOS晶體管的源極和襯底均與電源VPP連接，第一 P型LDMOS晶體管的漏極、第一 N型LDMOS晶體管的漏極分別與第一高壓輸出點QSl連接，第二 P型LDMOS晶體管的漏極、第二 N型LDMOS晶體管的漏極分別與第ニ高壓輸出點QS2連接；第一 P型LDMOS晶體管的柵極與第二高壓輸出點QS2連接，第二 P型LDMOS晶體管的柵極與第一高壓輸出點QSl連接； 第一 N型LDMOS晶體管源極和襯底、第二 N型LDMOS晶體管的源極和襯底均接地，第一N型LDMOS晶體管的柵極連接第一控制信號LVl，第二 N型LDMOS晶體管的柵極連接第二控制信號LV2 ； 所述緩沖級(II )由第三P型LDMOS晶體管和第三N型LDMOS晶體管組成，其中所述第三P型LDMOS晶體管的源極和襯底均與電源VPP連接，第三P型LDMOS晶體管的柵極與電平轉(zhuǎn)換級(I )的輸出信號即第二高壓輸出點QS2連接，第三P型LDMOS晶體管的漏極與第三N型LDMOS晶體管的漏極連接；所述第三N型LDMOS晶體管的源極和襯底均接地，第三N型LDMOS晶體管的柵極接第三控制信號LV3 ； 所述輸出級(III)由第四P型LDMOS晶體管、第四N型LDMOS晶體管、ー個輸出端ロ(OUT) 以及權(quán)利要求I所述的雙向P型開關(guān)管(DPLDM0S)組成；其中第四P型LDMOS晶體管的源極與襯底均連接電源VPP，第四P型LDMOS晶體管的柵極與緩沖級(II)的輸出信號QS3連接，第四P型LDMOS晶體管的漏極分別與第四N型LDMOS晶體管的漏極、輸出端ロ(OUT)的一端以及雙向P型開關(guān)管DPLDM0S的源極相連接； 第四N型LDMOS晶體管的柵極與第四控制信號LV4連接，第四N型LDMOS晶體管的源極和襯底均接地；所述輸出端ロ(OUT)的另一端與負(fù)載電容CL的一端連接，負(fù)載電容CL的另一端接地； 所述雙向P型開關(guān)管的柵極接控制信號Q，雙向P型開關(guān)管的襯底接電源VPP，所述雙向P型開關(guān)管的漏極連接到高壓驅(qū)動電路的公共端EC ;所述控制信號Q由控制電路(IV)產(chǎn)生； 所述控制電路(IV)由第一控制單元和第二控制單元組成，所述第一控制單元由第五P型LDMOS晶體管、第六P型LDMOS晶體管、第五N型LDMOS晶體管和第六N型LDMOS晶體管組成，其中第五P型LDMOS晶體管的源極和襯底、第六P型LDMOS晶體管的源極和襯底均與電源VPP連接，第五P型LDMOS晶體管的漏極分別與第五N型LDMOS晶體管的漏極、第六P型LDMOS晶體管的柵極連接，第六P型LDMOS晶體管的漏極分別與第六N型LDMOS晶體管的漏極、第五P型LDMOS晶體管的柵極連接，第五N型LDMOS晶體管的源極和襯底、第六N型LDMOS晶體管的源極和襯底均接地，第五N型LDMOS晶體管的柵極連接第五控制信號LVDl，第六N型LDMOS晶體管的柵極連接第六控制信號LVD2 ； 所述第二控制單元由第七P型LDMOS晶體管和第七N型LDMOS晶體管組成，其中所述第七P型LDMOS晶體管的源極和襯底均與電源VPP連接，所述第七P型LDMOS晶體管的柵極與所述電平轉(zhuǎn)換級的輸出信號即所述第六N型LDMOS晶體管的漏極連接，所述第七P型LDMOS晶體管的漏極與所述第七N型LDMOS晶體管的漏極連接；所述第七N型LDMOS晶體管的源極和襯底均接地，所述第七N型LDMOS晶體管的柵極接第七控制信號LVD3 ； 所述第一控制信號LV1、第二控制信號LV2、第三控制信號LV3、第四控制信號LV4、第五控制信號LVD1、第六控制信號LVD2和第七控制信號LVD3均由前級低壓電路提供。
全文摘要
本發(fā)明公開了一種低功耗高壓驅(qū)動電路及其使用的雙向P型開關(guān)管。雙向P型開關(guān)管因為具有兩個左右對稱的漂移區(qū)和較薄的場氧作為柵氧化層，所以該開關(guān)管可以實現(xiàn)高效率耐高壓雙向傳輸。低功耗高壓驅(qū)動電路采用在傳統(tǒng)高壓驅(qū)動電路的輸出端加了一個本發(fā)明的雙向P型開關(guān)管，并在系統(tǒng)應(yīng)用時外接一個電容C。通過雙向P型開關(guān)管的開啟，使傳統(tǒng)高壓驅(qū)動電路對外接電容C充電，再由充完電的電容C對高壓驅(qū)動電路放電，使其工作，從而減少了整個電路的能量損耗。本發(fā)明與現(xiàn)有技術(shù)相比，有效的提高了整個電路的能量恢復(fù)效率，同時減少了整個電路的能量損耗。
文檔編號H01L29/423GK102709324SQ201210183438
公開日2012年10月3日 申請日期2012年6月6日 優(yōu)先權(quán)日2012年6月6日
發(fā)明者吳虹, 張立新, 易揚波, 李海松 申請人:蘇州博創(chuàng)集成電路設(shè)計有限公司