專利名稱：半導(dǎo)體芯片及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及ー種半導(dǎo)體芯片及其制造方法，并且尤其涉及ー種能夠用于電子產(chǎn)品中的半導(dǎo)體芯片以及包括形成硅通路(TSV)的制造方法，所述電子產(chǎn)品具有重量輕、結(jié)構(gòu)纖薄以及尺寸緊湊的特征。
背景技術(shù)：
隨著更高性能的電子產(chǎn)品以小尺寸制作以及便攜式移動(dòng)產(chǎn)品的需求增加，對(duì)于具有高容量的超微型半導(dǎo)體存儲(chǔ)器的需求日益増加。一般而言，為了增加半導(dǎo)體存儲(chǔ)器的存儲(chǔ)容量，可以采用通過增加半導(dǎo)體芯片的集成度來増加半導(dǎo)體存儲(chǔ)器的存儲(chǔ)容量的方法以及在一個(gè)半導(dǎo)體封裝體內(nèi)安裝和組合多個(gè)半導(dǎo)體芯片的方法。在前者情況下，需要大量的 努力、成本和時(shí)間。然而，在后者情況下，可以僅通過改變封裝方法來増加半導(dǎo)體存儲(chǔ)器的存儲(chǔ)容量。而且，與前者情況相比，由于后者情況在需要的成本和研發(fā)努力以及時(shí)間方面具有優(yōu)勢(shì)，因此半導(dǎo)體存儲(chǔ)器制造公司努力通過多芯片封裝來増加半導(dǎo)體存儲(chǔ)器的存儲(chǔ)容量，在所述多芯片封裝中將多個(gè)半導(dǎo)體芯片安裝在一個(gè)半導(dǎo)體封裝體內(nèi)。在一個(gè)半導(dǎo)體封裝體內(nèi)安裝多個(gè)半導(dǎo)體芯片的方法可分為水平安裝半導(dǎo)體芯片的方法和垂直安裝半導(dǎo)體芯片的方法。但是，為了保持電子產(chǎn)品的微型化趨勢(shì)，大多數(shù)半導(dǎo)體存儲(chǔ)器制造公司采用將半導(dǎo)體芯片垂直堆疊的堆疊式多芯片封裝體。典型地，在堆疊封裝體中采用硅通路(TSV)的封裝結(jié)構(gòu)。采用硅通路(TSV)的封裝體具有這樣的結(jié)構(gòu)，其中在晶片級(jí)的每個(gè)芯片中形成硅通路，并且通過硅通路進(jìn)行芯片之間的物理和電氣連接。為了應(yīng)對(duì)多功能和高性能的移動(dòng)設(shè)備等，已經(jīng)積極地進(jìn)行了關(guān)于采用電極的封裝體的研究。圖I是現(xiàn)有技術(shù)的硅通路的剖面圖。參考圖1，硅晶片10的硅通路12包括前電極14、后電極16以及絕緣層18，絕緣層18用于實(shí)質(zhì)上防止硅和后電極16之間的漏電流。由于硅通路12的直徑隨著半導(dǎo)體部件變小而減小，因此絕緣層18的開ロ 18a也需要變小。如果絕緣層18的開ロ 18a不變小，則會(huì)出現(xiàn)硅漏電部分10a，從而導(dǎo)致漏電流。為了實(shí)質(zhì)上防止漏電流，可能需要采用短波長的光刻エ藝和表面平坦化。但是，這種設(shè)備很昂貴，從而導(dǎo)致產(chǎn)品成本增加。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例總體涉及半導(dǎo)體，并且尤其涉及半導(dǎo)體芯片及其制造方法，其即使在硅通路的直徑減少時(shí)也能夠有效地防止漏電流，而無關(guān)于包括昂貴的光刻設(shè)備的設(shè)備進(jìn)步。在本發(fā)明的一個(gè)實(shí)施例中，襯底包括前表面和與前表面相對(duì)的后表面。導(dǎo)電柱體部從前表面到后表面穿過襯底，并且通過去除導(dǎo)電柱體部的端部周圍的一部分后表面可形成空腔，使得導(dǎo)電柱體部的端部從空腔中突出。第一絕緣層形成在空腔中，使得導(dǎo)電柱體部的端部的一部分暴露，并且后電極電連接至導(dǎo)電柱體部的暴露端部。
本發(fā)明的另ー個(gè)實(shí)施例可包括一種在襯底中形成導(dǎo)電柱體部的方法，該襯底具有前表面和與前表面相反的后表面，并且該導(dǎo)電柱從前表面到后表面穿過襯底。通過去除導(dǎo)電柱體部的端部周圍的一部分襯底可形成空腔，并且通過填充空腔的至少一部分形成第一絕緣層。然后，可形成后電極以電連接至導(dǎo)電柱體部的端部。


根據(jù)以下結(jié)合附圖的詳細(xì)描述，可更清楚地理解以上及其它方面、特征和其它優(yōu)點(diǎn)，在附圖中圖I是根據(jù)現(xiàn)有技術(shù)的硅通路的剖面圖；圖2a至圖2e是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造半導(dǎo)體芯片的示例性方法的剖面圖；圖3a至圖3e是示出根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的用于制造半導(dǎo)體芯片的示例性 方法的剖面圖；圖4a至圖4c是示出根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的用于制造半導(dǎo)體芯片的示例性方法的剖面圖；圖5a至圖5c是示出根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的用于制造半導(dǎo)體芯片的示例性方法的剖面圖；圖6a至圖6d是示出根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的用于制造示例性半導(dǎo)體芯片的方法的剖面圖；以及圖7是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性堆疊封裝體的剖面圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例將通過參考附圖進(jìn)行說明。然而，所述實(shí)施例僅用于示范性的目的，而不會(huì)限制本發(fā)明的范圍。在根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體芯片中，襯底形成有硅通路，并且硅通路可包括柱體部、后電極和后電極下的絕緣層。所述絕緣層可包括ー個(gè)或更多個(gè)絕緣層(第一絕緣層、第二絕緣層等)，并且可填充整個(gè)或者一部分的空腔，所述空腔通過去除柱體部的一側(cè)端部周圍的襯底而獲得。第一絕緣層可涂覆空腔的下表面并且同時(shí)涂覆襯底的后表面，可形成為填充整個(gè)空腔，或者可形成為填充一部分的空腔。第一絕緣層和/或第二絕緣層可由有機(jī)絕緣材料或者無機(jī)絕緣材料形成，所述有機(jī)絕緣材料例如包括光致抗蝕劑、熱固化樹脂以及光固化樹脂等。第一絕緣層和/或第二絕緣層可由實(shí)質(zhì)上彼此相同的材料或不同的材料形成。此夕卜，柱體部可包括多個(gè)柱體。本發(fā)明的不同實(shí)施例將通過參考附圖進(jìn)行說明。圖2a至圖2f是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造半導(dǎo)體芯片的方法的剖面圖。參考圖2a，通過在襯底100中制作孔并且再用導(dǎo)電材料填充孔，在襯底100中形成柱體部104。襯底100包括前表面IOOa以及與前表面IOOa相対的后表面100b。如圖所示，第一前絕緣膜102和前電極106等可位于前表面IOOa上。襯底100將封裝體中的半導(dǎo)體芯片電連接至外部印刷電路板(PCB)，并且可包括用干支撐半導(dǎo)體芯片的封裝襯底、印刷電路板自身或者形成半導(dǎo)體芯片的晶片。就材料而言，襯底100可以是例如陶瓷襯底，包括環(huán)氧芯和電互連等的塑料襯底，或者將互連等形成在背襯材料(backing material)上的晶片,所述背襯材料例如由娃(Si)、神化鎵(GaAs)、鉭酸鋰(LiTaO3).鈮酸鋰(LiNbO3)以及藍(lán)寶石等制成。方便起見，襯底100將描述為硅晶片。舉例而言，柱體部104中的導(dǎo)電材料可包括ー種或更多種金屬以及導(dǎo)電有機(jī)材料等，例如，金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、鉛(Pb)、鋅(Zn)、銦(In)、鎘(Cd)、鉻(Cr)和鑰(Mo)。導(dǎo)電材料也可用于多層結(jié)構(gòu)中以及單層結(jié)構(gòu)中。此外，導(dǎo)電材料可填充穿過襯底100的孔的整個(gè)或一部分。根據(jù)用于形成柱體部104的方法的示例，在襯底100的前表面IOOa上可形成接合焊盤(沒有示出)，并且在接合焊盤的鄰近部分上形成孔。凹槽可通過采用諸如激光鉆孔或深反應(yīng)離子刻蝕(DRIE)的方法形成，并且可具有垂直形狀或錐形形狀。而且，在形成孔后，可進(jìn)行化學(xué)處理或物理處理以去除形成孔的殘留物，并且適當(dāng)?shù)剡M(jìn)行后續(xù)的電鍍エ藝， 從而改善鍍層粘附性。然后，形成種子金屬膜，并且通過電解電鍍?cè)诳字刑畛鋵?dǎo)電材料，從而形成柱體部104。參考圖2b，后表面IOOb的一部分被去除，以暴露柱體部的端部104b。去除的部分可在后表面IOOb上留下空腔C。部分的后表面IOOb可例如通過研磨エ藝去除，并且所述研磨エ藝可執(zhí)行為使得暴露的端部104b與襯底的后表面IOOb齊平?？赏ㄟ^用于制造半導(dǎo)體器件的典型研磨設(shè)備執(zhí)行研磨エ藝。例如，可通過包括裝載區(qū)、粗磨區(qū)、精磨區(qū)以及卸載區(qū)等的研磨設(shè)備，按照粗磨裝載的襯底的后表面100b、用于平滑地研磨襯底的后表面IOOb的精磨以及用于卸載襯底的卸載的順序，執(zhí)行研磨エ藝。承載晶片可采用粘附層而粘貼到前表面100a，然而圖2b中沒有示出。例如，承載晶片可以由玻璃材料或硅材料形成。承載晶片被暫時(shí)粘貼以便于對(duì)后表面IOOb被去除預(yù)定厚度之后減薄的襯底100進(jìn)行處理，并且采用粘附層而被粘貼，所述粘附層包括以后可容易去除的粘附劑。具有預(yù)定深度和寬度的空腔C形成在柱體部的一側(cè)端部104b的周圍，以允許柱體部的一側(cè)端部104b從襯底的后表面IOOb突出。柱體部的側(cè)表面104c也通過空腔C暴露。空腔C可通過以下方式形成涂覆光致抗蝕劑；通過曝光和顯影エ藝去除要形成空腔C的區(qū)域中的光致抗蝕劑，同時(shí)保留其它區(qū)域中的光致抗蝕劑；以及使用留下的光致抗蝕劑作為蝕刻掩模執(zhí)行蝕刻エ藝。所述蝕刻可以采用干式蝕刻和濕式蝕刻等。干式蝕刻可以使用諸如CF4、SF6, NF3、Cl2或者CCl2F2的蝕刻氣體，而濕式蝕刻可以使用硝酸、こ酸和氟酸的混合溶液。然而，本發(fā)明并不限于此。參考圖2c，第一絕緣層108用于填充空腔C，并且涂覆晶片的后表面IOOb和端部104b。第一絕緣層108可以包括一種或更多種有機(jī)絕緣材料和無機(jī)絕緣材料。例如，有機(jī)絕緣材料可以包括聚酰亞胺、苯并環(huán)丁烯、光丙烯(photoacryl)、聚酯、聚芳基醚、全氟環(huán)丁烷、聚對(duì)ニ甲苯、包括光致抗蝕劑的光阻樹脂、SiOCH、SiCHN或SiCH等。無機(jī)絕緣材料可以包括例如氧化硅、氮化硅、硅酸氮化物、碳化硅、金屬氧化物、SiC，SiCN等。但是，本發(fā)明并不限于此，并且可以包括其它合適的材料。絕緣層的涂覆可采用例如薄膜形成方法來執(zhí)行，所述薄膜形成方法例如為旋涂、浸涂、溶膠凝膠涂覆、噴涂、真空沉積、濺射或化學(xué)氣相沉積(CVD)。光致抗蝕劑可以包括對(duì)光敏感的感光劑、用作薄膜主體的樹脂以及用于溶解樹脂的有機(jī)溶劑等，并且正型光致抗蝕劑和負(fù)型光致抗蝕劑二者都可使用。在正型光致抗蝕劑的情況下，樹脂可以采用例如甲階酚醛樹脂以及酚醛樹脂等，而感光劑可以采用ニ氮醌、聚甲基丙烯酸甲酯(PMMA)或其衍生物等。在負(fù)型光致抗蝕劑的情況下，樹脂可以采用例如聚こ烯肉桂酸、丙烯酸雙環(huán)戊烯基酯(DCPA)以及烯丙基酯預(yù)聚物等。SiOCH, SiCHN以及SiCH可以是通過等離子體CVD方法采用聚有機(jī)硅烷生長的有機(jī)絕緣材料。例如，可用的聚有機(jī)硅烷可以包括一種或更多種的聚有機(jī)硅烷，諸如三甲基こ稀基娃燒、ニこ基こ稀基娃燒、_■甲基_■こ稀基娃燒、_■こ基_■こ稀基娃燒、甲基ニこ稀基娃燒、こ基ニこ稀基娃燒、四こ稀基娃燒、四こ基娃燒以及ニこ基娃燒。參考圖2d，將第一絕緣層108圖案化以暴露柱體部的上表面(允許柱體部的ー側(cè)端部104b突出)。柱體部的暴露的上區(qū)域包括端部104b，并且可進(jìn)ー步包括柱體部的側(cè)表面104c。第一絕緣層108的圖案化可以根據(jù)構(gòu)成第一絕緣層108的絕緣材料的類型來選 擇。例如，當(dāng)絕緣材料是光致抗蝕劑時(shí)，可以采用這樣的方法，其調(diào)整曝光條件以允許僅將一部分厚度的光致抗蝕劑層108曝光，并且執(zhí)行顯影エ藝。也就是說，所述方法可以包括涂覆光致抗蝕劑層，將一部分厚度的光致抗蝕劑層曝光，以及顯影曝光的光致抗蝕劑層。對(duì)于另ー個(gè)示例，當(dāng)絕緣材料是氧化硅SiO2時(shí)，光致抗蝕劑可涂覆在氧化硅上，并且可通過曝光和顯影エ藝而圖案化以去除柱體部的上區(qū)域上的光致抗蝕劑，并且第一絕緣層可通過干式蝕刻エ藝或濕式蝕刻エ藝而去除以暴露柱體部的上區(qū)域，所述干式蝕刻エ藝采用例如C2F6氣體和CF4/H2氣體，所述濕式蝕刻エ藝采用例如緩沖HF (BHF)。然后，剰余的光致抗蝕劑可采用諸如O2等離子體灰化這樣的公知技術(shù)而去除。參考圖2e,通過例如填充空腔C而形成后電極110。也就是說,后電極110形成為涂覆端部104b和側(cè)表面104c。后電極110可以是單層或多層，其包括ー種或更多種金屬以及導(dǎo)電有機(jī)材料等。每層可包括金(Au)、銀(Au)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、鉛(Pb)、鋅(Zn)、銦(In)、鎘(Cd)、鉻(Cr)和鑰(Mo)中的至少ー種。后電極110可采用例如非電解電鍍、電解電鍍、真空沉積以及濺射等形成。作為示例，后電極110可通過以下方式具有如圖2e所示的形狀，沉積導(dǎo)電金屬薄膜，在導(dǎo)電金屬薄膜上涂覆光致抗蝕劑，通過曝光和顯影等圖案化光致抗蝕劑，以及通過采用圖案化的光致抗蝕劑作為蝕刻掩模而蝕刻金屬薄膜。對(duì)于另ー個(gè)示例，銅薄膜可通過非電解電鍍形成。在非電解電鍍中使用的電鍍?nèi)芤嚎砂ㄣ~離子源、PH控制劑以及還原劑，并且可包括こニ胺四こ酸(EDTA)和表面活性劑等作為絡(luò)合剤。銅離子源可包括例如CuSO4 *5H20和CuSO4等，PH控制劑可包括KOH和NaOH等，而還原劑可包括甲醛等。但是，本發(fā)明并不限于此。可使用其它適當(dāng)?shù)牟牧?。?dāng)通過如下反應(yīng)由還原劑(甲醛)將銅還原時(shí)，可執(zhí)行非電解電鍍。Cu2++2HCH0+40r — Cu+2H20+2HC02_此外，可以采用諸如鉬(Pd)或鈀錫(Pd/Sn)化合物的催化劑。如果由氫氧化鈉而使PH增加至例如約PH 10或更大，則由于甲醛的強(qiáng)還原反應(yīng)而產(chǎn)生電子。這些電子流向銅離子，并且使銅離子沉淀在鈀催化劑上，從而可涂覆銅層。
對(duì)于另ー個(gè)示例，后電極110也可通過電解電鍍而形成。通常，相比于物理氣相沉積(PVD)或化學(xué)氣相沉積(CVD)，采用電解電鍍形成薄膜的優(yōu)點(diǎn)在干，薄膜形成速度快，并且可以在低溫下進(jìn)行。通過電解電鍍，可以形成后電極110，其包括單層的銅和通過依次堆疊銅、鎳和金獲得的金屬膜等。但是，本發(fā)明并不限于此，并且可使用其它方法來形成后電極 110。在電解電鍍的示例中，電解電鍍?nèi)芤嚎砂ɡ玢~離子源、調(diào)節(jié)導(dǎo)電性的硫酸(H2SO4)以及調(diào)節(jié)還原反應(yīng)的鹽酸(HCl)等，并且還包括其它添加剤。也就是說，如果將CuSO4作為銅離子源放入硫酸(H2SO4)和水中，CuSO4將溶解為Cu2+離子和S042_離子。如果柱體部104連接到陰極并且浸入電解槽中，柱體部104可用作晶種層，從而產(chǎn)生銅層。在采用電解電鍍來形成鎳層的方法中沒有限制。例如，可以使用包含NiSO4 6H20 120至230g/L，NiCl25 至 35g/L 以及 H3P045 至 35g/L 的水溶液，或者包含 NiSO4 6H20 120 至 230g/L, Na4Cl 10至30g/L以及ZnSO4 7H20 20至50g/L的水溶液。當(dāng)水溶液溫度為大約25°C至50°C并且PH為大約4至7時(shí)，可形成鎳層。但是，本發(fā)明并不限于此，并且可使用其它合適的方法來形成鎳層。為了提高電特性，可執(zhí)行電解金電鍍，并且為了有助于金的粘貼，可以首先在鎳表面上執(zhí)行活化工藝。金-銅成分可容易磨損。如果銅被直接電鍍金，由于金成分進(jìn)入銅并且銅成分進(jìn)入金，因此采用金電鍍的導(dǎo)電性不會(huì)提高。在這點(diǎn)上，優(yōu)選在電解金電鍍之前執(zhí)行鎳電鍍。關(guān)于電解金電鍍的電鍍?nèi)芤?，氯金酸鹽或硫酸金可用作金源，而氰化物或無氰化物可用作螯合剤。然而，在本發(fā)明中對(duì)于電解金電鍍的電鍍?nèi)芤簺]有限制。參考圖3a至圖3e描述根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施例的制造半導(dǎo)體芯片的方法，并且任何重復(fù)的描述將被省略或者簡單給出。參考圖3a，類似于圖2a至圖2c，柱體部104形成在襯底100中，空腔C形成在襯底的后表面IOOb上，并且第一絕緣層108形成為涂覆空腔C和后表面100b。第一絕緣層108的材料和形成方法可與關(guān)于圖2a至圖2e所述的實(shí)質(zhì)上相同。參考圖3b，通過化學(xué)機(jī)械拋光(CMP)、研磨以及回蝕等，在第一絕緣層108上可執(zhí)行平坦化工藝。在必要時(shí)，可不執(zhí)行平坦化工藝。例如，當(dāng)?shù)谝唤^緣層108是氧化硅SiO2或金屬氧化物時(shí)，可通過化學(xué)機(jī)械拋光執(zhí)行平坦化工藝?；瘜W(xué)機(jī)械拋光以在向拋光墊提供漿料的同時(shí)允許晶片往復(fù)移動(dòng)和旋轉(zhuǎn)的這種方式執(zhí)行，其中所述漿料包括處理溶液(例如，其與氧化硅或金屬氧化物起化學(xué)反應(yīng)，諸如KOH、NaOH或NH4OH)、用于分散拋光微粒的分散劑、抑制泡沫的防沫劑以及磨蝕劑中的另ー緩沖劑(舉例而言，諸如氧化鋁(Al2O3)、ニ氧化鋅(ZrO2)、氧化銫(CeO2)或ニ氧化硅(SiO2)。對(duì)于另ー個(gè)示例，光致抗蝕劑或聚酰亞胺可涂覆在第一絕緣層108上，并且等離子體蝕刻エ藝可采用O2或CF4/02執(zhí)行，直至第一絕緣層108暴露，并且等離子體蝕刻エ藝可通過調(diào)整第一絕緣層108的蝕刻速率與光致抗蝕劑或聚酰亞胺的蝕刻速率實(shí)質(zhì)上相同而繼續(xù)執(zhí)行，直至光致抗蝕劑或聚酰亞胺被蝕刻掉，從而可將第一絕緣層108平坦化。同吋，當(dāng)?shù)谝唤^緣層108是通過旋涂等形成的有機(jī)材料吋，由于很可能第一絕緣層108的涂覆上表面已經(jīng)被平坦化，因此平坦化工藝可以省略。當(dāng)執(zhí)行平坦化工藝時(shí)，第一絕緣層108可通過例如研磨エ藝平坦化。參考圖3c，第二絕緣層112涂覆在第一絕緣層108上。
第二絕緣層112可以包括一種或更多種有機(jī)絕緣材料和無機(jī)絕緣材料，并且可包括與第一絕緣層108實(shí)質(zhì)上相同或不同的材料。例如，有機(jī)絕緣材料可包括聚酰亞胺、苯并環(huán)丁烯(benxocyclobutene)、光丙烯、聚酯、聚對(duì)ニ甲苯、包括光致抗蝕劑的感光樹脂、SiOCH>SiCHN以及SiCH等,而無機(jī)絕緣材料可包括氧化娃、氮化娃、娃酸氮化物、碳化娃、金屬氧化物、SiC以及SiCN等。但是，本發(fā)明并不限于此，并且可采用其它合適的材料。絕緣層的涂覆可通過例如薄膜形成方法執(zhí)行，所述薄膜形成方法例如為旋涂、浸涂、溶膠凝膠涂覆、噴涂、真空沉積、濺射或CVD。參考圖3d，整個(gè)厚度的第二絕緣層112和一部分厚度的第一絕緣層108被去除，以暴露柱體部104的端部104b。暴露的端部104b (第一絕緣層和第二絕緣層被去除的區(qū)域)可以大于柱體部的截面面積，并且小于空腔的截面面積。也就是說，從柱體部的中軸到柱體部的暴露上區(qū)域的外圍的距離D大于從柱體部的中軸到柱體部的外圍的距離D1，并且小于從柱體部的中軸到空腔的外圍的距離D2。
第二絕緣層112和第一絕緣層108的去除可根據(jù)構(gòu)成第二絕緣層112和第一絕緣層108的絕緣材料的類型來選擇。例如，當(dāng)絕緣材料是光致抗蝕劑時(shí)，可采用諸如曝光或顯影的方法，或者采用激光燒蝕去除特定部分的方法。對(duì)于另ー個(gè)示例，當(dāng)絕緣材料是氧化硅SiO2時(shí)，光致抗蝕劑可涂覆在氧化硅上并通過曝光和顯影エ藝圖案化，以去除柱體部的上區(qū)域上的光致抗蝕劑，并且第一絕緣層和第二絕緣層可通過干式蝕刻エ藝或濕式蝕刻エ藝去除，以暴露柱體部的上區(qū)域，所述干式蝕刻エ藝采用C2F6氣體，所述濕式蝕刻エ藝采用緩沖HF(BHF)。然后，剰余的光致抗蝕劑可采用諸如O2等離子體灰化的公知技術(shù)去除。參考圖3e，后電極110形成在暴露的端部104b上。后電極110的材料和形成方法與以上描述實(shí)質(zhì)上相同。圖4a至圖4c是示出根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的制造半導(dǎo)體芯片的示例性方法的剖面圖。參考圖4a，類似于圖2a至圖2c，柱體部104形成在襯底100中，空腔C形成在襯底的后表面IOOb側(cè)上，而第一絕緣層108涂覆以填充空腔C并同時(shí)涂覆襯底的背表面100b。參考圖4b，第一絕緣層可圖案化，以保留空腔C中的第一絕緣層108，而位于其它區(qū)域中的第一絕緣層被去除。第一絕緣層108的圖案化可根據(jù)構(gòu)成第一絕緣層108的絕緣材料的類型來選擇。例如，當(dāng)絕緣材料是光致抗蝕劑吋，曝光條件可調(diào)整為使得襯底的后表面IOOb也被曝光，并且顯影エ藝執(zhí)行為使得位于空腔外圍的所有光致抗蝕劑被去除且位于空腔C中的光致抗蝕劑的整個(gè)或一部分厚度保留。此外，可采用通過激光燒蝕去除晶片的后表面IOOb和柱體部的一側(cè)端部104b上的光致抗蝕劑的方法。對(duì)于另ー個(gè)示例，當(dāng)絕緣材料是氧化硅、氮化硅或金屬氧化物時(shí)，第一絕緣層108可通過在不采用蝕刻掩模的情況下執(zhí)行干式蝕刻或濕式蝕刻(回蝕)直至暴露襯底的端部104b和后表面IOOb而圖案化。對(duì)于另一個(gè)示例，也可執(zhí)行化學(xué)機(jī)械拋光,直至暴露晶片的端部104b和后表面100b。參考圖4c，如上所述，形成第二絕緣層112和電極110，從而形成硅通路。另外，附加絕緣層可進(jìn)ー步形成在第二絕緣層112上。參考圖5a至圖5c描述根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施例的制造半導(dǎo)體芯片的方法，并且重復(fù)的描述將被省略或僅簡單給出。
參考圖5a，類似于圖2a至圖2c，具有預(yù)定深度和寬度的空腔C形成在端部104b的周圍，以暴露端部104b和側(cè)表面104c。參考圖5b，第一絕緣層108可形成為填充整個(gè)或部分厚度的空腔C，其中第一絕緣層108可形成在空腔C中，而不需要単獨(dú)的圖案化工藝。第一絕緣層108可包括一種或更多種有機(jī)絕緣材料和無機(jī)絕緣材料，并且可通過分配(dispensing)和絲網(wǎng)印刷等形成。例如，第一絕緣層108可通過以下方式形成，其中通過分配和絲網(wǎng)印刷等在空腔C中涂覆有機(jī)絕緣材料(例如，包括熱固樹脂或光固樹脂)并且固化(熱固化或光固化)有機(jī)絕緣材料。例如，熱固樹脂可包括酚樹脂和環(huán)氧樹脂等。然而，本發(fā)明不限于此，并且可采用其它合適的材料。對(duì)于另ー個(gè)示例，第一絕緣層108可通過以下方式形成，其中通過絲網(wǎng)印刷在空腔C中涂覆包括氧化 硅和金屬氧化物等的無機(jī)絕緣材料，并且執(zhí)行干燥和燒結(jié)。參考圖5c，第二絕緣層112和后電極110可通過與如上所述相同的方式形成。參考圖6a至圖6d描述根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施例的制造半導(dǎo)體芯片的方法，并且重復(fù)的描述被省略或簡單給出。參考圖6a，具有三個(gè)柱體1041至1043的柱體部104形成在設(shè)置有前表面IOOa和后表面IOOb的襯底100中，粘貼承載襯底(沒有示出)，執(zhí)行背向研磨，形成空腔C。參考圖6b，第一絕緣層108形成為涂覆空腔C和后電極100b。第一絕緣層108的材料和形成方法與如上所述實(shí)質(zhì)上相同。參考圖6c，第一絕緣層108被圖案化以暴露柱體部104的三個(gè)柱體1041至1043中每個(gè)的上區(qū)域。柱體部104的暴露上區(qū)域可包括柱體部的端部和柱體部的端部的側(cè)表面。第一絕緣層108的圖案化可根據(jù)構(gòu)成第一絕緣層108的絕緣材料的類型來選擇，并且其詳細(xì)描述將省略。采用可固化有機(jī)材料，例如，諸如上述熱固樹脂或光固樹脂，也可以省略圖案化工藝。參考圖6d，后電極110形成在第一絕緣層108上。后電極110的材料和形成方法與如上所述實(shí)質(zhì)上相同。另外，盡管柱體部104被描述為包括三個(gè)柱體1041至1043，但本發(fā)明并不需要限于此。例如，柱體部104可以包括兩個(gè)柱體，或者柱體部104可以包括超過三個(gè)柱體。圖7是示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的半導(dǎo)體芯片堆疊封裝體的剖面圖，并且為了方便起見簡要示出了半導(dǎo)體芯片堆疊封裝體。參考圖7，多個(gè)半導(dǎo)體芯片310、312、314和316依次堆疊在封裝襯底300上。但是，半導(dǎo)體芯片的數(shù)量可以小于四個(gè)或大于四個(gè)。封裝襯底300將封裝體中的半導(dǎo)體芯片310、312、314和316電連接至外部印刷電路板(PCB)，并且支撐半導(dǎo)體芯片310、312、314和316。例如，封裝襯底300可以是諸如塑料襯底和陶瓷襯底等任何合適的襯底。在一個(gè)實(shí)例中，封裝襯底300可以是包括環(huán)氧芯和電互連等的塑料襯底。對(duì)于另ー個(gè)示例，封裝襯底300可以是通過晶片級(jí)封裝エ藝安裝有半導(dǎo)體芯片310、312、314和316的印刷電路板，并且可以是柔性印刷電路板、剛性印刷電路板、或其組合。封裝襯底300可以設(shè)置有內(nèi)部連接320和連接端子322。連接端子322可形成在封裝襯底300的ー個(gè)表面上，而焊球324可形成在封裝襯底300的另ー表面上。連接端子322可通過封裝襯底300的內(nèi)部連接320電連接到焊球324。對(duì)于另ー個(gè)示例，焊球324可用諸如焊料凸塊的導(dǎo)電凸塊替代。米用上述娃通路形成方法形成的娃通路310a、312a、314a和316a位于半導(dǎo)體芯片310、312、314和316中，并且可通過例如焊料膏、焊料凸塊和導(dǎo)電粘附層(沒有示出)等而彼此電連接。此外，半導(dǎo)體芯片可以是相同類型的芯片，例如存儲(chǔ)器芯片，諸如閃存、MRAM (磁阻隨機(jī)存取存儲(chǔ)器)、ReRAM (電阻隨機(jī)存取存儲(chǔ)器)、FRAM (鐵電隨機(jī)存取存儲(chǔ)器)或DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)，其包括晶體管、電容器以及將這些元件彼此連接的互連。半導(dǎo)體芯片還可包括不同類型的存儲(chǔ)器芯片，例如閃存和DRAM。此外，半導(dǎo)體芯片可包括例如存儲(chǔ)器芯片和邏輯芯片。半導(dǎo)體芯片316可以設(shè)置有控制芯片(沒有示出)，并且可以模制有諸如環(huán)氧模塑料(molding compound)的模制部件330?？刂菩酒砂ㄟ壿嬰娐?例如SER/DES電路。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片及制造方法，即使在硅通路的直徑減少時(shí)也能夠有效地防止漏電流，而無關(guān)于包括昂貴的光刻設(shè)備的設(shè)備進(jìn)步，并且由于半導(dǎo)體部件重量輕、結(jié)構(gòu)纖薄以及尺寸緊湊，因此可以實(shí)質(zhì)上防止制造成本的増加。 出于示例性目的，以上公開了本發(fā)明的實(shí)施例。本領(lǐng)域技術(shù)人員將理解可以進(jìn)行不同的改變、増加和替換而不脫離隨附權(quán)利要求書限定的本發(fā)明的范圍和精神。本申請(qǐng)要求在2011年2月11日提交至韓國知識(shí)產(chǎn)權(quán)局的韓國申請(qǐng)No. 10-2011-0012488的優(yōu)先權(quán)，其全文被援引結(jié)合。
權(quán)利要求
1.一種半導(dǎo)體芯片,包括 襯底，具有前表面和與所述前表面相對(duì)的后表面； 導(dǎo)電柱體部，從所述前表面到所述后表面穿過所述襯底； 空腔，通過去除所述導(dǎo)電柱體部的端部周圍的部分所述后表面形成，使得所述導(dǎo)電柱體部的所述端部從所述空腔突出； 第一絕緣層，形成在所述空腔中，使得所述導(dǎo)電柱體部的所述端部的一部分暴露；以及 后電極，電連接至所述導(dǎo)電柱體部的暴露端部。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體芯片，其中所述第一絕緣層涂覆所述空腔和所述襯底的所述后表面。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體芯片，其中所述第一絕緣層包括有機(jī)絕緣材料，所述有機(jī)絕緣材料包括光致抗蝕劑。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體芯片，其中所述后電極覆蓋所述第一絕緣層的上表面的一部分。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體芯片,其中所述導(dǎo)電柱體部包括彼此間隔開的多個(gè)柱體。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體芯片，還包括第二絕緣層，形成在所述第一絕緣層上，所述第二絕緣層的上表面的一部分涂覆有所述后電極。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體芯片，其中所述第一絕緣層和所述第二絕緣層由實(shí)質(zhì)上相同類型的材料形成。
8.—種制造半導(dǎo)體芯片的方法，所述方法包括 在襯底中形成導(dǎo)電柱體部，所述襯底具有前表面和與所述前表面相對(duì)的后表面，并且所述導(dǎo)電柱體部從所述前表面到所述后表面穿過所述襯底； 通過去除所述導(dǎo)電柱體部的端部周圍的部分所述襯底而形成空腔； 形成第一絕緣層，所述第一絕緣層填充所述空腔的至少一部分；以及 形成后電極，所述后電極電連接至所述導(dǎo)電柱體部的所述端部。
9.根據(jù)權(quán)利要求8所述的方法，其中所述第一絕緣層涂覆所述襯底的所述后表面和所述空腔的至少一部分。
10.根據(jù)權(quán)利要求8所述的方法，其中形成所述第一絕緣層包括 涂覆光致抗蝕劑層； 將部分厚度的所述光致抗蝕劑層曝光；以及 顯影曝光的光致抗蝕劑層。
11.根據(jù)權(quán)利要求8所述的方法，其中所述第一絕緣層的上表面與所述襯底的后表面齊平。
12.根據(jù)權(quán)利要求8所述的方法，其中形成所述第一絕緣層包括 涂覆所述后表面的一部分；以及 去除所述空腔中的所述第一絕緣層之外的所述第一絕緣層。
13.根據(jù)權(quán)利要求12所述的方法，包括 形成第二絕緣層，所述第二絕緣層涂覆所述襯底的所述后表面和所述第一絕緣層的上表面的一部分。
14.根據(jù)權(quán)利要求8所述的方法，其中形成所述第一絕緣層包括 在空腔中涂覆有機(jī)絕緣材料；以及 固化所述有機(jī)絕緣材料。
15.根據(jù)權(quán)利要求14所述的方法，其中所述有機(jī)絕緣材料包括一種或更多種熱固樹脂和光固樹脂。
16.根據(jù)權(quán)利要求14所述的方法，包括 形成第二絕緣層，所述第二絕緣層涂覆所述襯底的所述后表面和所述第一絕緣層的上表面的一部分。
17.根據(jù)權(quán)利要求8所述的方法，其中形成所述第一絕緣層包括 涂覆第一絕緣層； 在所述第一絕緣層上涂覆第二絕緣層以及 去除所述第一絕緣層和所述第二絕緣層的至少一部分，以暴露所述導(dǎo)電柱體部的所述端部的至少一部分。
18.根據(jù)權(quán)利要求17所述的方法，其中所述第一絕緣層和所述第二絕緣層由實(shí)質(zhì)上相同類型的材料形成。
19.根據(jù)權(quán)利要求17所述的方法，其中在暴露所述導(dǎo)電柱體部的端部的至少一部分時(shí)，所述第一絕緣層和所述第二絕緣層被去除的面積大于所述導(dǎo)電柱的截面面積并且小于所述空腔的截面面積。
20.根據(jù)權(quán)利要求8所述的方法，其中所述導(dǎo)電柱體部包括彼此間隔開的多個(gè)柱體。
全文摘要
本發(fā)明提供一種半導(dǎo)體芯片及其制造方法，該半導(dǎo)體芯片包括襯底，具有前表面和與前表面相對(duì)的后表面；導(dǎo)電柱體部，從前表面到后表面穿過襯底；空腔，通過去除導(dǎo)電柱體部的端部周圍的部分后表面形成，使得導(dǎo)電柱體部的端部從空腔突出；第一絕緣層，形成在空腔中，使得導(dǎo)電柱體部的端部的一部分暴露；以及后電極，電連接至導(dǎo)電柱體部的暴露端部。
文檔編號(hào)H01L21/768GK102655136SQ20121014230
公開日2012年9月5日 申請(qǐng)日期2012年2月13日 優(yōu)先權(quán)日2011年2月11日
發(fā)明者吳卓根, 孫皓榮 申請(qǐng)人:海力士半導(dǎo)體有限公司