專利名稱：感光成像裝置、半導體器件的制作方法
技術領域：
本發(fā)明涉及一種感光成像裝置及其制作方法，尤其涉及一種可提高感光面積填充比，并提高制作精度的感光成像裝置的制作方法，以及由上述方法形成的感光成像裝置。本發(fā)明還涉及一種半導體器件的制作方法。
背景技術：
圖像傳感器是一種將光學信息(optical information)轉換為電信號的裝置。目前，圖像傳感器已被廣泛應用于攝像、圖像采集、掃描儀以及工業(yè)測量等領域?，F(xiàn)有的圖像傳感器可以分為CXD(Charge Coupled Device)型圖像傳感器和互補金屬氧化物半導體(CMOS)型圖像傳感器。CCD圖像傳感器是由微透鏡層、彩色濾光層和像素單元(例如光敏二極管)陣列層疊組成，入射光線由微透鏡聚焦到彩色濾光層上，經(jīng)過彩色濾光層照射到像素單元上，像素單元獲取入射光的光信號轉換為電信號，再通過像素單元之間的柵極在像素單元之間傳輸，然后進行輸出。與CXD圖像傳感器相比，CMOS圖像傳感器具有更方便的驅動模式并且能夠實現(xiàn)各種掃描類型；而且，將信號處理電路集成到單個芯片中使得小型化CMOS圖像傳感器成為可能。此外，通過使用廣泛兼容的CMOS技術，CMOS圖像傳感器有助于更低的功耗并降低制造成本。因而，CMOS圖像傳感器具有更廣泛的應用?，F(xiàn)有的CMOS圖像傳感器包括FSI圖像傳感器和BSI圖像傳感器。FSI圖像傳感器為前照式圖像傳感器，其由微透鏡層、彩色濾光層、具有互連層的介質層和像素單元陣列及與像素單元相連且位于同一層的輸出電路層疊組成。進入FSI像素的光線被帶有防反射涂層的微透鏡聚焦到彩色濾光層上，經(jīng)過介質層照射到像素單元上，像素單元獲取入射光的光信號轉換為電信號，再通過相應的輸出電路進行輸出；對于FSI圖像傳感器，每一個像素單元的輸出電路至少包括兩個MOS單元。由于光首先會射入到互連層，而互連層內的金屬層和層間介質層對光的衍射、吸收和遮擋作用不可避免要削弱像素單元對光的吸收，特別是像素單元縮小到1. 1微米以內后，這種影響已嚴重影響到器件的正常工作。針對上述缺陷，另一種BSI圖像傳感器應運而生，BSI圖像傳感器為背照式圖像傳感器，其由具有互連層的介質層和像素單元陣列、及與像素單元相連且位于同一層的輸出電路、彩色濾光層、微透鏡層層疊組成。光線從背面照射，進入BSI像素的光線被帶有防反射涂層的微透鏡聚焦到彩色濾光層上，穿過彩色濾光層照射到像素單元上，像素單元獲取入射光的光信號轉換為電信號，再通過相應的輸出電路進行輸出；對于BSI圖像傳感器，每一個像素單元的輸出電路至少包括兩個MOS單元。但是現(xiàn)有的圖像傳感器，無論CXD型、FSI型或者BSI型都仍然存在許多不足之處第一，CXD型圖像傳感器感光像元之間需要通過柵極進行信號的傳輸，因此柵極的存在限制了感光面積填充比(Fill factor)，并且柵極還會對光線造成遮擋，這樣使得光的利用率較低；而對于FSI型或BSI型圖像傳感器中，光敏單元與像素內輸出電路的MOS單元位于同一層，這限制了感光面積填充比(Fill-factor)，并且對于FSI由于互連層會對光線造成遮擋，從而使得光的利用率降低，因此CCD型、FSI型和BSI型圖像傳感器對入射光的敏感度Sensitivity)都較低。第二，C⑶型圖像傳感器的像素單元受到柵極工藝的限制，使得其工藝條件無法優(yōu)化；而對于FSI型和BSI型圖像傳感器由于像素單元和MOS管在同一工藝中形成，因此像素單元受到MOS中的熱工藝等限制，也無法優(yōu)化。第三，C⑶型圖像傳感器的柵極和像素單元之間存在漏電，而且柵極下方的導電溝道也存在漏電；FSI型和BSI型圖像傳感器的像素單元和MOS管之間也存在漏電，而且由于像素單元之間的隔離結構的深度通常小于像素單元的深度，因此使得像素單元和襯底之間還存在了漏電。另外，CXD型、FSI型和BSI型圖像傳感器受到制造工藝的影響，像素分辨率都較低；因為需要與額外的芯片一起封裝，系統(tǒng)集成困難，且封裝的尺寸較大。為了解決上述像素單元感光面積填充比限制像素單元進一步等比例縮小，多芯片系統(tǒng)封裝性能低，成本高，可靠性差等一系列技術問題，業(yè)界積極發(fā)展3D IC/CIS技術。該技術的核心是采用傳統(tǒng)CMOS制造技術，或與傳統(tǒng)CMOS制造技術完全兼容的制造技術，利用鍵合將多個功能相同或不同的芯片在垂直于芯片表面的方向堆疊在一起；芯片鍵合前必須減??；利用TSV(Thr0ugh Silicon Via)技術實現(xiàn)各芯片間的電學連接。3D IC技術在感光成像裝置方面也有廣泛的應用前景，例如SONY公司(US2006/0057820A1)發(fā)明了將超薄BSI感光成像裝置疊加在PCB板上的技術。利用該技術，可以將超薄感光成像裝置疊加在驅動、控制集成電路上，實現(xiàn)感光成像裝置與控制電路的集成。這就擺脫了上述由于像素單元感光面積填充比的限制，像素單元不能進一步等比例縮小的難題。該技術利用二次多孔硅剝離單晶硅的技術，通過以下步驟實現(xiàn)超薄BSI感光成像裝置1)利用鍵合、多孔硅剝離技術將第一襯底上5 20um的超薄硅襯底轉移到第二襯底的多孔硅層上；幻在超薄硅襯底上制作固體成像器件及電學連接柱；幻劃片槽的制作及保護高分子材料的涂覆，超薄硅襯底固體成像器件轉移至藍膜或臨時襯底；4)光入射面多余材料的移除及光學封裝的制作力)將光學封裝完成后的器件通過電學連接柱扣裝到PCB或者控制集成電路上。由上述描敘可知，該技術存在如下不足1)需采用多次鍵和、多晶硅剝離、超薄片轉移，制程異常復雜，良率低，周期長，成本高，需要增加非常規(guī)的集成電路加工工藝；2)器件制作在超薄片硅襯底上，導致器件對應力非常敏感，需要特別處理以便在每一個步驟當中平衡可能的過大應力；幻超薄硅襯底成像器件轉移到臨時襯底，PCB板/控制集成電路的過程當中，難于實現(xiàn)晶圓級的操作，只能實現(xiàn)單個芯片的操作；4)超薄硅襯底成像器件多次的轉移，鍵合導致可能的機械破壞、靜電損壞幾率增加力)在超薄硅襯底成像器件扣裝到PCB板或者控制集成電路的過程當中，超薄襯底上的單元感光器件與控制電路上的單元控制電路必須實現(xiàn)亞微米級的鍵合對準，這需要超高精度的對準裝置及扣裝工藝控制；6)同時，由于目前像素單元的尺寸已經(jīng)接近lum，這要求電學連接柱的直徑小于lum，這樣尺寸的微電學連接柱提高了對芯片表面平坦度的要求。
所有這些不足都降低了良率，提高了成本。因此制程相對簡單、無超薄襯底處理、對準精度要求低、與傳統(tǒng)CMOS制作工藝完全兼容的3D-CIS解決方案是本發(fā)明的目標。

發(fā)明內容
本發(fā)明的目的是提供一種感光成像裝置及其制作方法，其一方面可以實現(xiàn)最大的感光面積填充比，另一方面可以保證光電二極管與驅動電路之間的對準精度。本發(fā)明還提供了一種半導體器件的制作方法，其可以保證上層器件與下層器件之間的對準精度。為實現(xiàn)上述目的，本發(fā)明提供了一種半導體器件的制作方法，包括提供形成在第一襯底上的第一器件層與形成在第二襯底上的連續(xù)的第二器件層，所述第一器件層的表面形成有導電的頂層焊墊層，所述連續(xù)的第二器件層的表面形成有連續(xù)的導電粘附層；將所述第一器件層鍵合到所述連續(xù)的第二器件層，其中所述第一器件層表面的頂層焊墊層直接焊接在所述第二器件層表面的導電粘附層，實現(xiàn)所述第一器件層與所述第二器件層的電學連接；去除所述第二襯底；選擇性刻蝕所述連續(xù)的第二器件層和連續(xù)的導電粘附層，以形成溝槽陣列；用絕緣材質填充所述溝槽陣列，以形成多個彼此絕緣隔離的第二器件?？蛇x的，所述第一器件層包括形成在第一襯底上的多個驅動電路，相鄰的驅動電路由絕緣材料隔離；第二器件層包括連續(xù)的光敏單元層。可選的，所述頂層焊墊層與所述導電粘附層材質的選擇，滿足在將第一器件層鍵合到第二器件層過程中的熱預算不損壞已形成器件?？蛇x的，在將第一器件層鍵合到第二器件層過程中，加熱溫度不超過440°C?？蛇x的，所述頂層焊墊層的材質為鋁，所述導電粘附層的材質為鍺；或者，所述頂層焊墊層與所述導電粘附層的材質均為銅；或者，所述頂層焊墊層、所述導電粘附層的材質組合為金-銦，金-硅中的一種。可選的，將第一器件層鍵合到第二器件層之前，所述頂層焊墊層為完整的一層；在選擇性刻蝕所述連續(xù)的第二器件層和連續(xù)的導電粘附層的步驟中，所述頂層焊墊層被分割為彼此隔離的多個頂層焊墊。
可選的，將第一器件層鍵合到第二器件層之前，將所述頂層焊墊層分割為彼此隔離的多個頂層焊墊?？蛇x的，將第一器件層鍵合到第二器件層之前，將第一器件層的頂層焊墊層分割為彼此隔離的多個頂層焊墊；每一個焊墊由兩層金屬構成，頂部的小塊金屬用于實現(xiàn)與第二器件層的導電粘附層的焊接，底部的大塊金屬用做反光層?？蛇x的，利用干法、濕法或研磨的方式進行所述去除第二襯底的步驟。可選的，所述光敏單元層為光電二極管層，第二襯底與所述光電二極管層之間形成有終止層，以避免去除第二襯底的步驟損傷光電二極管層?？蛇x的，所述光敏單元層為光電二極管層，所述第二襯底與所述光電二極管層之間形成有離子注入層，所述去除第二襯底的步驟包括以所述離子注入層為界面將所述第二襯底自所述第二器件層分離。
可選的，所述第一襯底與第二襯底均選自硅襯底、SOI襯底組成集合中的任一種?？蛇x的，所述光敏單元層為光電二極管層，所述光電二極管層包括P型摻雜層與N型摻雜層，或者包括P型摻雜層、I型層與N型摻雜層，所述光電二極管層的材質包括硅、鍺、碳化硅、砷化鎵、銦磷或其他化合物半導體?？蛇x的，所述光敏單元層為光電二極管層；形成多個彼此隔離的第二器件后，在所述光電二極管上形成前電極、濾光層及微透鏡，所述前電極為透明導電氧化物層或重摻雜的鍺層?？蛇x的，在形成溝槽陣列后，絕緣材質填充所述溝槽陣列之前，通過溝槽陣列側壁，注入隔絕性離子進行摻雜，使摻雜離子進入光敏單元層接近溝槽陣列側壁處?？蛇x的，所述第一器件層為驅動電路陣列，所述第二器件層為存儲陣列。可選的，所述存儲陣列包括NAND存儲單元或NOR存儲單元。為實現(xiàn)上述目的，本發(fā)明還提供了一種感光成像裝置，包括 驅動電路陣列，位于半導體襯底上，包括位于同一平面內的多個驅動電路，每一驅動電路包括至少一個CMOS晶體管及位于CMOS晶體管上方、導電的頂層焊墊；感光陣列，位于所述驅動電路陣列上方，包括位于同一平面內的多個感光單元，感光單元的上方形成有允許光進入的前電極，下方形成有導電粘附墊；其中，所述導電粘附墊焊接在所述頂層焊墊以電性連接對應的感光單元與CMOS晶體管；相鄰的感光單元之間形成有隔離結構，所述隔離結構隔離相鄰感光單元的所述導電粘附墊?？蛇x的，所述隔離結構隔離相鄰CMOS晶體管上方的所述頂層焊墊?？蛇x的，所述頂層焊墊的材質為鋁，所述導電粘附墊的材質為鍺；或者，所述頂層焊墊與所述導電粘附層的材質均為銅；或者，所述頂層焊墊層、所述導電粘附層的材質組合為金-銦，金-硅中的一種?？蛇x的，所述半導體襯底的材質為單晶硅?？蛇x的，所述感光單元為光電二極管，其為P型摻雜層與N型摻雜層的疊層結構，或者為P型摻雜層、I型層與N型摻雜層的疊層結構，所述光電二極管的材質包括硅、鍺、碳化硅、砷化鎵或銦磷或其他化合物半導體?？蛇x的，所述驅動電路陣列還包括位于CMOS晶體管與頂層焊墊之間以將兩者電連接的互連結構，所述頂層焊墊位于互連結構的表面。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點第一，由不同的襯底及制程來制作具有光電二極管層的感光陣列、互連層以及具有場效應管的驅動電路陣列，使得感光陣列位于最外層，光線直接由透鏡層匯聚到感光陣列。由于感光陣列位于單獨的一層，這樣使得感光面積最大化，從而提高了感光面積填充比(Fill-factor)，并且由于感光陣列位于互連層和驅動電路陣列的頂層，從而入射光線不受遮擋，提高了光的利用率，使得圖像傳感器對入射光的敏感度很高。第二，由于感光陣列位于單獨的一層，因此其采用獨立的制造工藝，使得其工藝條件不受其他器件工藝，特別是熱過程的限制，達到最優(yōu)化。第三，由于感光陣列位于單獨的一層，因此感光陣列和驅動電路之間不存在漏電流；并且在感光陣列分割過程中，所形成的溝槽隔離結構延伸到感光陣列所在的襯底，從而會完全隔離相鄰的光電二極管，減小或避免其間的漏電流。第四，由于感光陣列位于單獨的一層，因此其采用獨立的制造工藝，使得工藝條件不受其他工藝的限制，像素分辨率較高；而且不再需要與額外的芯片一起封裝，簡化了系統(tǒng)集成，且封裝的尺寸最小化。第五，由于控制電路與感光陣列位于不同層，單元控制電路能夠實現(xiàn)更加復雜的功能。例如實現(xiàn)像素單元內的光電信號放大及處理。第六，制程相對簡單，只需要一次晶圓級鍵合，無需進行超薄襯底、器件的轉移處理，有利于降低成本，提高良率。除此之外，與驅動電路陣列鍵合后，感光陣列才被分割為一個個分離的感光單元，即光電二極管；與兩者都分割后再對準鍵合的方式相比，在相同精度設備下，本發(fā)明的方式能獲得更高的驅動電路與感光單元之間的對準精度，有利于降低的工藝難度和制造成本；而且本發(fā)明采用鍵合的方式形成3D的結構，簡化了工藝制程，優(yōu)化了器件性能，縮短了制作周期，可以將整個3D結構封裝在一個芯片里，減小了器件的尺寸。


通過參照附圖更詳細地描述示范性實施例，以上和其它的特征以及優(yōu)點對于本領域技術人員將變得更加明顯，附圖中圖1是本發(fā)明半導體器件制作方法的流程圖。圖2至圖13是制作過程中獲得的半導體器件中間結構的截面示意圖。圖14是本發(fā)明半導體器件的截面示意圖。圖15是本發(fā)明半導體器件中的第一器件層的變更實施方式。圖16是本發(fā)明半導體器件中的第一器件層的另一實施方式。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。圖1是本發(fā)明半導體器件制作方法一個實施例的流程圖。下面結合圖1對本發(fā)明的制作方法及形成結構作詳細說明。在本實施例中具體的以感光成像裝置為例進行說明。執(zhí)行步驟Sl 提供第一器件層。如圖2，提供形成在第一襯底10上的第一器件層100。在本實施例中所述第一器件層100為驅動電路陣列，其包括形成在第一襯底10上的多個用作驅動電路的CMOS晶體管101，相鄰的驅動電路由絕緣材料(指的是淺溝槽隔離結構11及介電層15)隔離，所述驅動電路的上方形成有導電的頂層焊墊層19。每一晶體管包括形成在第一襯底10上的柵極12、形成在第一襯底10內并位于柵極12兩側的源區(qū)14a、漏區(qū)14b。所述頂層焊墊層19通過互連結構17與晶體管電連接。其中，所述第一襯底10可以是單晶硅襯底、SOI襯底或本領域常見的其它襯底結構。
在其它實施例中，所述第一器件層所包含的驅動電路還可以包括其它場效應管，比如二極管與雙極結型晶體管中的一種或多種；驅動電路也可以包括場效應管與其它器件，例如無源器件的組合。在本實施例中具體的驅動電路還包括位于CMOS晶體管上方的互連層102，所述頂層焊墊層19位于互連層表面。執(zhí)行步驟S2 提供連續(xù)的第二器件層。提供第二襯底20。在本實施例中，如圖3，所述第二襯底20為SOI襯底，其自下而上依次包括底層硅20a、掩埋氧化層20b及頂層硅20c。在其它實施例中，第二襯底可以是其它襯底，比如單晶硅襯底、輕摻雜的硅襯底或鍺硅襯底等等。而后，在第二襯底20上依次形成感光單元層，在本實施例中具體可以為光電二極管層21、導電粘附層觀，如圖4至圖6所示。所述光電二極管層21可以是包括P型摻雜層與N型摻雜層的疊層結構，也可以是包括P型摻雜層、I型層與N型摻雜層的疊層結構。另外，所述光電二極管層21的主材質可以是硅、鍺、碳化硅、砷化鎵、銦磷或其它任何可用作光電二極管的材質。在本實施例中，對頂層硅20c進行摻雜和激活，形成重摻雜P型硅(P+Si)層21a，如圖4;在重摻雜P型硅層21a上外延生長形成輕摻雜P型硅(P-Si)層21b，而后利用原位摻雜或摻雜后激活的方式在輕摻雜P型硅層21b上方形成重摻雜N型硅(N+Si)層21c，如圖5。上述重摻雜P型硅層21a、輕摻雜P型硅(P-Si)層21b及重摻雜N型硅層21c共同組成了連續(xù)的光電二極管層21 ；光電二極管層21后續(xù)被分隔后，就可形成一個個絕緣分隔的光電二極管。而后為滿足電連接的需要，在光電二極管層21形成導電粘附層28。形成的結構如圖6所示。除了是光電二極管層之外，第二器件層的主體結構還可以是其它的光敏單元層。另外，這里所謂的“連續(xù)的第二器件層”或“連續(xù)的光電二極管層”，是因為該層后續(xù)會被分隔為多個獨立的單元，這里“連續(xù)的”只是強調該層尚未被分隔的狀態(tài)，并不能作其它解釋或限制。上述的提供第一器件層的步驟Sl與提供連續(xù)的第二器件層的步驟S2之間并無明顯的先后順序。即，既可以通過不同的設備同時制作第一器件層、第二器件層，也可先制作其中的一個，而后制作另一個。執(zhí)行步驟S3 鍵合第一器件層與第二器件層。如圖7，將第一器件100、第二器件200以頂層焊墊層19與導電粘附層觀面面相對或直接面面接觸的方式設置。而后，如圖8，將第一器件100與第二器件200鍵合，其中第一器件100的頂層焊墊層19直接焊接在第二器件200的導電粘附層觀，導致二者電性相連。鍵合的方式可以是共熔鍵合，也可以是其它任何在半導體工藝中可行的焊接工藝。這個步驟的關鍵之處在于在滿足焊接牢靠的同時，保證不會熱預算過大，從而導致?lián)p壞第一器件100與第二器件200內的已形成器件。而熱預算與第一器件100的所述頂層焊墊層19與第二器件200的所述導電粘附層觀材質的選擇密切相關。對于欲加工成感光成像裝置的第一器件100與第二器件200而言，在將第一器件100鍵合到第二器件200過程中，加熱溫度不超過500度，最好是不超過440°C時，可以保證所形成器件的性能。作為滿足上述熱預算的實例，所述頂層焊墊層19的材質可以為鋁，對應的，所述導電粘附層觀的材質為鍺?；蛘?，所述頂層焊墊層19與所述導電粘附層觀的材質均為銅。另外，所述頂層焊墊層19與所述導電粘附層觀材質也可以是金-銦、金-硅或其它滿足熱預算的共融合金的組合。在上述列舉的各種可行組合中，由于鋁可作為較佳的反光材料，從而使得鋁-鍺組合具有另外的效果位于光電二極管(層)下方，可將光線反射回光電二極管，增強整個器件的光靈敏度。執(zhí)行步驟S4 去除第二襯底。如圖9，利用SOI襯底(即第二襯底)20中的掩埋氧化層20b作為終止層，以干法、濕法或研磨的方式去除所述SOI襯底的底層硅20a。在本實施例中，第二襯底20有多層結構，這里只是去除了它的主體部分；剩余的襯底部分不會影響后續(xù)的加工(如對光電二極管層21的分隔工藝)，相反能在后續(xù)加工中對光電二極管層21起到保護作用，因而在此步驟不必同時去除。但是，在器件最終完成后，要保證剩余的襯底部分不會阻止或明顯影響光入射至光電二極管；為保證此點，本實施例后續(xù)會對其去除。在其它實施例中，若第二襯底只是簡單的一層，如單晶硅襯底，則在此步驟中可將其完全去除。作為對這一方案的改善，第二襯底與所述光電二極管層21之間可以預先形成有終止層(作用相當于本實施例中的掩埋氧化層20b)，以避免去除第二襯底的步驟損及光電二極管層21。除了這里提供的將第二襯底材料慢慢耗盡而將其去除的方法外，也可采用機械或物理操作將第二襯底完整剝離的方式實現(xiàn)該步驟的所述去除。為減小分離的難度，可預先降低第二襯底表面處的連接強度。比如，形成光電二極管層前，先在第二襯底表面形成離子注入層。需要去除第二襯底時，可直接借助外力將離子注入層之外的第二襯底分離；之后只需去除(可利用濕法)殘余在器件上的離子注入層即可。執(zhí)行步驟S5 分隔第二器件層。如圖10，依次刻蝕掩埋氧化層20b、光電二極管層21、導電粘附層觀、頂層焊墊層19，并部分刻蝕至驅動電路層內的介電層15，以形成由多個溝槽25組成的溝槽陣列。如圖11，以沉積，比如SACVD的方式形成絕緣材質以充滿所述溝槽25，從而在溝槽25處形成隔離結構沈，而后CMP以平整表面。形成的結構如圖12所示。隔離結構沈已將光電二極管層21分隔成多個彼此隔離的光電二極管，每一光電二極管與下方的驅動電路(晶體管)一一對應。隔離結構沈同時也會將導電粘附層觀分隔為多個導電粘附墊，將頂層焊墊層19分隔為多個頂層焊墊。這里提供的鍵合后再對第二器件進行分隔的處理方式，能夠較好的保證第一器件與第二器件的對準(主要指的是其上原件 < 如晶體管與光電二極管 > 之間的對準，使晶體管和光電二極管有效的電連接)，其對準誤差大約在1. 5微米。在同樣加工精度下，現(xiàn)有的一種處理方式先對第一器件、第二器件各自進行分隔，而后通過對準其上的焊墊將兩者鍵合的方式，對準誤差超過3微米。另外，在形成溝槽陣列后、絕緣材質填充所述溝槽陣列之前，還可以通過溝槽陣列側壁，注入隔絕性離子進行摻雜，使摻雜離子進入光電二極管層接近溝槽陣列側壁處。通過隔絕性離子使得各光電二極管之間可以更好的絕緣，并且減小漏電流。同時也有助于降低單元感光器件的暗電流，提高器件的性能。執(zhí)行步驟S6:后續(xù)工藝。如圖12，依次刻蝕特定局部區(qū)域內的掩埋氧化層20b、光電二極管層21、導電粘附層28，以形成溝槽，所述溝槽將頂層焊墊層19內的某個頂層焊墊的部分區(qū)域暴露在外；而后沉積金屬材料填充所述溝槽，以形成前電極接觸孔27。而后對表面進行平整，去除掩埋氧化層20b上方的金屬材料。作為一個實施例，所述金屬材料為鎢。而后，如圖13，去除掩埋氧化層20b，暴露光電二極管層21內的光電二極管；在光電二極管表面形成透明的前電極30。前電極30會通過前電極接觸孔27與對應的驅動電路(即晶體管)電性相連。作為一個實施例，前電極30可以為透明導電氧化物(ITO)層，也可以是或厚度小于0. 5微米的重摻雜鍺層。如圖14，依次在前電極30上形成抗反射層50、濾光層70及微透鏡80，以增強光電二極管對入射光的匯聚與吸收。并依次刻蝕周邊區(qū)域內的濾光層70、抗反射層50、光電二極管層21、導電粘附層觀，將頂層焊墊層19內的某個頂層焊墊暴露，以將其與外部連接。上述前電極30、抗反射層50、濾光層70及微透鏡80的結構及其制作方法都是本領域比較常見的。在其它實施例，完全可以采用其它替代結構或制作方法。比如，濾光層可以分為RGB三種，它們的排布可以是常見的矩形、三角形、梅花形，也可以是其它規(guī)則或不規(guī)則形狀。利用上述方法形成的感光成像裝置，如圖14所示，包括驅動電路陣列，位于半導體襯底(即第一襯底)10上，包括位于同一平面內的多個驅動電路，每一驅動電路包括至少一個場效應管及位于場效應管上方、導電的頂層焊墊19 ；感光陣列21，位于所述驅動電路陣列上方，包括位于同一平面內的多個感光單元，例如可以為光電二極管，光電二極管的上方形成有允許光進入的前電極30，下方形成有導電粘附墊28 ；其中，所述導電粘附墊觀焊接在所述頂層焊墊19以電性連接對應的光電二極管與場效應管；相鄰的光電二極管之間形成有隔離結構沈，所述隔離結構26隔離相鄰光電二極管的所述導電粘附墊觀。所述隔離結構沈隔離相鄰場效應管上方的所述頂層焊墊19。所述頂層焊墊19的材質為鋁，所述導電粘附墊觀的材質為鍺；或者，所述頂層焊墊19與所述導電粘附層觀的材質均為銅；或者，所述頂層焊墊19、所述導電粘附墊觀的材質組合為金-銦，金-硅中的一種。所述場效應管為由CMOS晶體管、二極管與雙極結型晶體管組成的集合中的一個或組合。所述光電二極管包括P型摻雜層與N型摻雜層，或者包括P型摻雜層、I型層與N型摻雜層。所述光電二極管的材質包括硅、鍺、碳化硅、砷化鎵或銦磷。所述前電極30上形成有濾光層70及微透鏡80。采用上述的感光成像裝置制作方法與現(xiàn)有技術相比，具有以下優(yōu)點第一，由不同的襯底及制程來制作具有光電二極管層的感光陣列、互連層以及具有場效應管的驅動電路陣列，使得感光陣列位于最外層，光線直接由透鏡層匯聚到感光陣列。由于感光陣列位于單獨的一層，這樣使得感光面積最大化，從而提高了感光面積填充比(Fill-factor)，并且由于感光陣列位于互連層和驅動電路陣列的頂層，從而入射光線不受遮擋，提高了光的利用率，使得圖像傳感器對入射光的敏感度很高。第二，由于感光陣列位于單獨的一層，因此其采用獨立的制造工藝，使得工藝條件不受其他工藝的限制，達到最優(yōu)化。第三，由于感光陣列位于單獨的一層，因此感光陣列和驅動電路之間不存在漏電流；并且在感光陣列分割過程中，所形成的溝槽隔離結構延伸到感光陣列所在的襯底，從而會完全隔離相鄰的光電二極管，減小或避免其間的漏電流。第四，由于感光陣列位于單獨的一層，因此其采用獨立的制造工藝，使得工藝條件不受其他工藝的限制，像素分辨率較高；而且不再需要與額外的芯片一起封裝，簡化了系統(tǒng)集成，且封裝的尺寸最小化。第五，采用上述的鍵合后再對光電二極管分割的方法簡化了工藝，避免了現(xiàn)有技術中需要將光電二極管陣列和驅動電路陣列嚴格對準的方式，同事也避免了因不能精確對準而帶來的誤差。圖15是本發(fā)明半導體器件中的第一器件層的變更實施方式。與圖2中的第一器件層100不同，在與第二器件層鍵合前，第一器件層100’表面的頂層焊墊層已經(jīng)被分隔為彼此隔離的多個頂層焊墊19’，相鄰的頂層焊墊19’由介電材料19b絕緣隔離。其中，形成多個彼此隔離的頂層焊墊19’的方式可以是先形成連續(xù)的頂層焊墊層，而后刻蝕頂層焊墊層以在其內部形成溝槽，而后用絕緣材料填充溝槽；也可以是其它方式，如大馬士革制作方式。當頂層焊墊層的材質為難以刻蝕的Cu等材質時，優(yōu)先采用大馬士革工藝。第一器件層100’的具體結構如圖15所示，其包括形成在第一襯底10上的多個用作驅動電路的CMOS晶體管(圖中未標示)，相鄰的驅動電路由絕緣材料(指的是淺溝槽隔離結構11及介電層15)隔離，所述驅動電路的上方形成有導電的多個頂層焊墊19’。每一晶體管包括形成在第一襯底10上的柵極12、形成在第一襯底10內并位于柵極12兩側的源區(qū)14a、漏區(qū)14b。所述頂層焊墊19’通過互連結構17與晶體管電連接。其中，所述第一襯底10可以是單晶硅襯底、SOI襯底或本領域常見的其它襯底結構。在后續(xù)工藝中，第一器件層100’與第二器件層鍵合后，選擇性刻蝕連續(xù)的第二器件層和連續(xù)的導電粘附層以形成溝槽陣列的步驟中，所述刻蝕工藝已無需對第一器件層100’的頂層焊墊進行刻蝕。圖16是本發(fā)明半導體器件中的第一器件層的另一實施方式。與圖15中的第一器件層100’相似，在與第二器件層鍵合前，第一器件層100”表面的頂層焊墊層已經(jīng)被分隔為彼此隔離的多個頂層焊墊19”，相鄰的頂層焊墊19”已由介電材料絕緣隔離。與圖15的不同之處在于每一個頂層焊墊19”由兩層金屬構成，頂部的小塊金屬19m用于實現(xiàn)與第二器件的導電粘附層的焊接，底部的大塊金屬19η用做反光層，增強光電二極管對光的吸收。其中，小塊金屬19m材質的選擇范圍與圖2中頂層焊墊層19相同，大塊金屬19η則需要是反光材質，比如鋁。上述鍵合方法不僅適用于感光成像裝置，其用在其它半導體器件上，也會取得類似的效果。在另一實施例中，所述半導體器件可以是存儲器，對應的，所述第一器件可以為包括CMOS讀寫電路的驅動電路陣列，所述第二器件可以為包括NAND存儲單元或NOR存儲單元的存儲陣列。較優(yōu)的，鍵合前，所述第一器件、所述第二器件均已被分隔為多個工作單元。而且本發(fā)明采用鍵合的方式形成3D的結構，簡化了工藝制程，優(yōu)化了器件性能，縮短了制作周期，可以將整個3D結構封裝在一個芯片里，減小了器件的尺寸。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種半導體器件的制作方法，其特征在于，包括提供形成在第一襯底上的第一器件層與形成在第二襯底上的連續(xù)的第二器件層，所述第一器件層的表面形成有導電的頂層焊墊層，所述連續(xù)的第二器件層的表面形成有連續(xù)的導電粘附層；將所述第一器件層鍵合到所述連續(xù)的第二器件層，其中所述第一器件層表面的頂層焊墊層直接焊接在所述第二器件層表面的導電粘附層，實現(xiàn)所述第一器件層與所述第二器件層的電學連接；去除所述第二襯底；選擇性刻蝕所述連續(xù)的第二器件層和連續(xù)的導電粘附層，以形成溝槽陣列；用絕緣材質填充所述溝槽陣列，以形成多個彼此絕緣隔離的第二器件。
2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一器件層包括形成在第一襯底上的多個驅動電路，相鄰的驅動電路由絕緣材料隔離；第二器件層包括連續(xù)的光敏單元層。
3.如權利要求1所述的半導體器件的制作方法，其特征在于，所述頂層焊墊層與所述導電粘附層材質的選擇，滿足在將第一器件層鍵合到第二器件層過程中的熱預算不損壞已形成器件。
4.如權利要求2所述的半導體器件的制作方法，其特征在于，在將第一器件層鍵合到第二器件層過程中，加熱溫度不超過440°C。
5.如權利要求1至4任一項所述的半導體器件的制作方法，其特征在于，所述頂層焊墊層的材質為鋁，所述導電粘附層的材質為鍺；或者，所述頂層焊墊層與所述導電粘附層的材質均為銅；或者，所述頂層焊墊層、所述導電粘附層的材質組合為金-銦，金-硅中的一種。
6.如權利要求1所述的半導體器件的制作方法，其特征在于，將第一器件層鍵合到第二器件層之前，所述頂層焊墊層為完整的一層；在選擇性刻蝕所述連續(xù)的第二器件層和連續(xù)的導電粘附層的步驟中，所述頂層焊墊層被分割為彼此隔離的多個頂層焊墊。
7.如權利要求1所述的半導體器件的制作方法，其特征在于，將第一器件層鍵合到第二器件層之前，將所述頂層焊墊層分割為彼此隔離的多個頂層焊墊。
8.如權利要求2所述的半導體器件的制作方法，其特征在于，將第一器件層鍵合到第二器件層之前，將第一器件層的頂層焊墊層分割為彼此隔離的多個頂層焊墊；每一個焊墊由兩層金屬構成，頂部的小塊金屬用于實現(xiàn)與第二器件層的導電粘附層的焊接，底部的大塊金屬用做反光層。
9.如權利要求1所述的半導體器件的制作方法，其特征在于，利用干法、濕法或研磨的方式進行所述去除第二襯底的步驟。
10.如權利要求2所述的半導體器件的制作方法，其特征在于，所述光敏單元層為光電二極管層，第二襯底與所述光電二極管層之間形成有終止層，以避免去除第二襯底的步驟損傷光電二極管層。
11.如權利要求2所述的半導體器件的制作方法，其特征在于，所述光敏單元層為光電二極管層，所述第二襯底與所述光電二極管層之間形成有離子注入層，所述去除第二襯底的步驟包括以所述離子注入層為界面將所述第二襯底自所述第二器件層分離。
12.如權利要求1所述的半導體器件的制作方法，其特征在于，所述第一襯底與第二襯底均選自硅襯底、SOI襯底組成集合中的任一種。
13.如權利要求2所述的半導體器件的制作方法，其特征在于，所述光敏單元層為光電二極管層，所述光電二極管層包括P型摻雜層與N型摻雜層，或者包括P型摻雜層、I型層與N型摻雜層，所述光電二極管層的材質包括硅、鍺、碳化硅、砷化鎵、銦磷或其他化合物半導體。
14.如權利要求2所述的半導體器件的制作方法，其特征在于，所述光敏單元層為光電二極管層；形成多個彼此隔離的第二器件后，在所述光電二極管上形成前電極、濾光層及微透鏡，所述前電極為透明導電氧化物層或重摻雜的鍺層。
15.如權利要求2所述的半導體器件的制作方法，其特征在于，在形成溝槽陣列后，絕緣材質填充所述溝槽陣列之前，通過溝槽陣列側壁，注入隔絕性離子進行摻雜，使摻雜離子進入光敏單元層接近溝槽陣列側壁處。
16.如權利要求1所述的制作方法，其特征在于，所述第一器件層為驅動電路陣列，所述第二器件層為存儲陣列。
17.如權利要求16所述的制作方法，其特征在于，所述存儲陣列包括NAND存儲單元或 NOR存儲單元。
18.—種感光成像裝置，其特征在于，包括驅動電路陣列，位于半導體襯底上，包括位于同一平面內的多個驅動電路，每一驅動電路包括至少一個CMOS晶體管及位于CMOS晶體管上方、導電的頂層焊墊；感光陣列，位于所述驅動電路陣列上方，包括位于同一平面內的多個感光單元，感光單元的上方形成有允許光進入的前電極，下方形成有導電粘附墊；其中，所述導電粘附墊焊接在所述頂層焊墊以電性連接對應的感光單元與CMOS晶體管；相鄰的感光單元之間形成有隔離結構，所述隔離結構隔離相鄰感光單元的所述導電粘附墊。
19.如權利要求18所述的感光成像裝置，其特征在于，所述隔離結構隔離相鄰CMOS晶體管上方的所述頂層焊墊。
20.如權利要求18所述的感光成像裝置，其特征在于，所述頂層焊墊的材質為鋁，所述導電粘附墊的材質為鍺；或者，所述頂層焊墊與所述導電粘附層的材質均為銅；或者，所述頂層焊墊層、所述導電粘附層的材質組合為金-銦，金-硅中的一種，所述半導體襯底的材質為單晶硅。
21.如權利要求18所述的感光成像裝置，其特征在于，所述感光單元為光電二極管，其為P型摻雜層與N型摻雜層的疊層結構，或者為P型摻雜層、I型層與N型摻雜層的疊層結構，所述光電二極管的材質包括硅、鍺、碳化硅、砷化鎵或銦磷或其他化合物半導體。
22.如權利要求18所述的感光成像裝置，其特征在于，所述驅動電路陣列還包括位于 CMOS晶體管與頂層焊墊之間以將兩者電連接的互連結構，所述頂層焊墊位于互連結構的表
全文摘要
本發(fā)明提供了一種半導體器件的制作方法及感光成像裝置，所述半導體器件的制作方法，包括提供形成在第一襯底上的第一器件層與形成在第二襯底上的連續(xù)的第二器件層，所述第一器件層的表面形成有導電的頂層焊墊層，所述連續(xù)的第二器件層的表面形成有連續(xù)的導電粘附層；將所述第一器件層鍵合到所述連續(xù)的第二器件層，其中所述第一器件層表面的頂層焊墊層直接焊接在所述第二器件層表面的導電粘附層；去除所述第二襯底；選擇性刻蝕所述連續(xù)的第二器件層和連續(xù)的導電粘附層，以形成溝槽陣列；用絕緣材質填充所述溝槽陣列，以形成多個彼此絕緣隔離的第二器件。利用上述方法形成的半導體器件，能夠明顯提高第一器件層與第二器件層的對準精度。
文檔編號H01L27/146GK102569328SQ20121007190
公開日2012年7月11日 申請日期2012年3月16日 優(yōu)先權日2012年3月16日
發(fā)明者唐德明, 張鐳, 毛劍宏, 王志瑋, 韓鳳芹 申請人:上海麗恒光微電子科技有限公司