專利名稱：半導(dǎo)體器件的制造方法及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法及半導(dǎo)體器件，尤其涉及一種適用于具有Cu-Ni布線的半導(dǎo)體器件的制造方法及具有Cu-Ni布線的半導(dǎo)體器件結(jié)構(gòu)的有效技術(shù)。
背景技術(shù)：
半導(dǎo)體器件具有形成在半導(dǎo)體襯底上的MISFET (Metal InsulatorSemiconductor Field Effect Transistor :金屬絕緣半導(dǎo)體場效應(yīng)晶體管)等半導(dǎo)體元件和形成在所述半導(dǎo)體元件上方的多層布線。而且，在最上層布線上，例如形成有由Cu-Ni布線構(gòu)成的再布線。所述再布線的一端成為與最上層布線連接的連接部，而再布線的另一端成為焊盤區(qū)域。因此，再布線具有連接最上層布線的端部與半導(dǎo)體芯片的規(guī)定位置的焊盤區(qū)域的作用。例如，在以下專利文獻I (日本特開2005-38932號公報)中公開了一種具有再布線層的半導(dǎo)體器件，并公開了在形成所述再布線層時具有以下(I) (5)所示工序的半導(dǎo)體器件的制造技術(shù)(特別參照專利文獻I的第72至第77段)。(I)在基底金屬層[6b]上涂敷第一感光性樹脂，通過曝光及顯影，在除了主導(dǎo)體層[6a]的形成部分以外的部分形成第一感光性抗蝕劑[11a][圖2(d)]。在形成第一感光性抗蝕劑[11a]之后，進行臨時硬化[圖2(e)]。(2)利用第一感光性抗蝕劑[11a]形成主導(dǎo)體層[6a]。具體地說就是，在第一感光性抗蝕劑[11a]的開口部，例如通過使用由硫酸銅構(gòu)成的鍍銅液來進行電解電鍍,從而形成由Cu構(gòu)成的主導(dǎo)體層[6a][圖2(f)]。之后再除去感光性抗蝕劑[11a][圖2(g)]。(3)在主導(dǎo)體層[6a]上涂敷第二感光性樹脂，并通過曝光及顯影，以使主導(dǎo)體層[6a]的上表面中除了為形成金屬柱[9]而露出的主導(dǎo)體層[6a]的一部分以外的部分或者以僅使表面露出的方式形成第二感光性抗蝕劑[11b]，之后再進行臨時硬化[圖2(h)]。(4)接下來，利用第二感光性抗蝕劑[lib]形成金屬層[7]。具體做法是，在第二感光性抗蝕劑[lib]的開口部，例如通過電解電鍍法形成膜厚為I 3iim的Ni層。之后再通過剝離液除去第二感光性抗蝕劑[lib][圖3(i)]。(5)接下來，例如使用以過硫酸銨為主成分的蝕刻液以及以過氧化氫水或無機氨為主成分的、較為理想的是包含具有保護作用的添加劑的蝕刻液來進行以下處理，所述保護作用是指在主導(dǎo)體層[6a]上暫時形成表面保護層以使其不被蝕刻液腐蝕。通過蝕刻除去再布線層部分以外，即未形成金屬層[7]的部分的基底金屬層[6b]及位于所述部分下方的阻隔金屬層[5][圖3(j)]。另外，[括號]內(nèi)是專利文獻I中公開的符號或附圖編號。《專利文獻》專利文獻I :日本特開2005-38932號公報

發(fā)明內(nèi)容
本案發(fā)明人從事具有如上述再布線的半導(dǎo)體器件的研究和開發(fā)。上述再布線采用的是在下層使用銅膜(Cu)而在上層使用鎳膜(Ni)的Cu-Ni再布線，并通過電鍍法形成所述金屬膜。但是，如后文的詳細說明部分所述，在對通過電鍍法形成金屬膜時形成的Cu籽晶層進行蝕刻時，將會發(fā)生以下問題，即，Cu-Ni再布線的Ni膜也將受到蝕刻，從而造成Ni膜的膜損耗。此外，如果考慮到Ni膜的膜損耗而預(yù)先使Ni膜較厚地形成，則存在如下問題，SP，因Ni膜的應(yīng)力導(dǎo)致基板(半導(dǎo)體器件)產(chǎn)生變形，從而有可能在制造工序中出現(xiàn)不良或?qū)υ匦栽斐捎绊?。因此，本發(fā)明的目的在于提供一種特性良好的半導(dǎo)體器件的制造方法。提供可提高半導(dǎo)體器件制造工序的處理率以及可降低制造成本的半導(dǎo)體器件的制造方法。而且，本發(fā)明的另一目的在于提供一種特性良好的半導(dǎo)體器件以及可降低制造成本的半導(dǎo)體器件。本發(fā)明的上述以及其他目的和新特征在本說明書的描述及


中寫明。下面簡要說明關(guān)于本專利申請書所公開的發(fā)明中具有代表性的實施方式的概要。本專利申請書所公開的發(fā)明中具有代表性的實施方式所示的半導(dǎo)體器件的制造方法包括工序(a) 工序(f)。工序(a)是指在基板的上方形成由導(dǎo)電性膜構(gòu)成的第一布線的工序。工序(b)是指在上述第一布線上形成第一絕緣膜的工序，其中，所述第一絕緣膜中露出上述第一布線的第一區(qū)域。工序(C)是指形成從上述第一布線的上述第一區(qū)域延伸到上述第一絕緣膜上的第二布線的工序。而且，所述工序(C)包括工序(Cl)至工序(c4)，并由此形成由上述第一銅膜、上述第二銅膜及上述鎳膜構(gòu)成的上述第二布線；其中，所述工序(Cl)是指在上述第一區(qū)域及上述第一絕緣膜上形成以銅為主成分的第一銅膜的工序；工序(c2)是指在上述第一銅膜上形成將上述第二布線的形成區(qū)域開口的第一掩膜的工序；工序(c3)是指在上述第二布線的形成區(qū)域的上述第一銅膜上通過電鍍成長形成以銅為主成分的第二銅膜的工序；工序(c4)是指在上述第二銅膜上形成以鎳為主成分的第一鎳膜的工序。工序(d)是指在上述第二布線上的焊盤區(qū)域形成以金為主成分的金膜的工序。工序(e)是指在上述工序(d)后除去上述第一掩膜，并對上述第一鎳膜實施鈍化處理，從而在上述第一鎳膜的表面形成鎳鈍化膜的工序。工序(f)是指在上述工序(e)后對所述第一銅膜進行蝕刻的工序。本專利申請書所公開的發(fā)明中具有代表性的實施方式所示的半導(dǎo)體器件的制造方法包括工序(a) 工序(g)。工序(a)是指在基板的上方形成第一導(dǎo)電性膜的工序。工序(b)是指在上述第一導(dǎo)電性膜上形成第一絕緣膜的工序，其中，所述第一絕緣膜中露出上述第一導(dǎo)電性膜的第一區(qū)域。工序(C)是指形成位于上述第一導(dǎo)電性膜的第一區(qū)域及上述第一絕緣膜上的第二導(dǎo)電性膜的工序。而且，所述工序(C)包括工序(Cl)至工序(c4)，并由此形成由上述第一銅膜、上述第二銅膜及上述鎳膜構(gòu)成的上述第二導(dǎo)電性膜；其中，所述工序(Cl)是指在上述第一區(qū)域及上述第一絕緣膜上形成以銅為主成分的第一銅膜的工 序；工序(c2)是指在上述第一銅膜上形成將上述第二導(dǎo)電性膜的形成區(qū)域開口的第一掩膜的工序；工序(c3)是指在上述第二導(dǎo)電性膜的形成區(qū)域的上述第一銅膜上通過電鍍成長形成以銅為主成分的第二銅膜的工序；工序(c4)是指在上述第二銅膜上形成以鎳為主成分的鎳膜的工序。工序(d)是指在上述工序(C)后除去上述第一掩膜，并對上述鎳膜實施鈍化處理，從而在上述鎳膜的表面形成鎳鈍化膜的工序。工序(e)是指在上述工序(d)后對上述第一銅膜進行蝕刻的工序。工序(f)是指除去上述第二導(dǎo)電性膜的焊盤區(qū)域上的上述鈍化膜的工序。工序(g)是指在上述工序(f)后，在上述焊盤區(qū)域形成以金為主成分的金膜的工序。
本專利中請書所公開的發(fā)明中具有代表性的實施方式所示的半導(dǎo)體器件為包括(a) (e)的結(jié)構(gòu)。(a)是指由配置在基板上方的導(dǎo)電性膜構(gòu)成的第一布線；(b)是指配置在上述第一布線上，且具有使上述第一布線的第一區(qū)域露出的開口部的第一絕緣膜；(C)是指從上述導(dǎo)電性膜的第一區(qū)域延伸到上述第一絕緣膜的第二布線，且包括以銅為主成分的銅膜(Cl)及配置在上述銅膜上且以鎳為主成分的第一鎳膜(c2) ；(d)是指在上述第二布線的焊盤區(qū)域上且配置在上述第一鎳膜上的以金為主成分的金膜；(e)是指配置在上述第二布線的上述第一鎳膜上的鎳鈍化膜。并且，在上述第一鎳膜的表面形成有上述鈍化膜和上述金膜。本專利申請書所公開的發(fā)明中具有代表性的實施方式所示的半導(dǎo)體器件為包括(a) (f)的結(jié)構(gòu)。(a)是指配置在基板上方的第一導(dǎo)電性膜；(b)是指配置在上述第一導(dǎo)電性膜上，且具有使上述第一導(dǎo)電性膜的第一區(qū)域露出的開口部的第一絕緣膜；(C)是指配置在上述第一導(dǎo)電性膜的第一區(qū)域及上述第一絕緣膜上的第二導(dǎo)電性膜，且包括以銅為主成分的銅膜(Cl)及配置在上述銅膜上且以鎳為主成分的鎳膜(c2) ；(d)是指具有使上述第二導(dǎo)電性膜的焊盤區(qū)域露出的開口的第二絕緣膜；(e)是指在上述第二導(dǎo)電性膜的焊盤區(qū)域上且配置在上述鎳膜的上方的突起(bump)電極；(f)是指配置在由上述鎳膜與上述第二絕緣膜所包夾的區(qū)域內(nèi)的鎳鈍化膜。根據(jù)本專利申請書所公開的發(fā)明中具有代表性實施方式的半導(dǎo)體器件，可提高半導(dǎo)體器件的特性及降低半導(dǎo)體器件的制造成本。根據(jù)本專利申請書所公開的發(fā)明中具有代表性實施方式的半導(dǎo)體器件的制造方法，可制造特性良好的半導(dǎo)體器件。而且，在半導(dǎo)體器件的制造工序中，可提高處理率及降低制造成本。

圖I所示的是實施方式I中半導(dǎo)體器件結(jié)構(gòu)的主要部分剖面圖。圖2所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖3是接著圖2所示工序的制造工序的主要部分剖面圖，所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖4是接著圖3所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖5所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分平面圖。圖6是接著圖4所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖7是接著圖6所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖8所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分平面圖。
圖9是接著圖7所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖10是接著圖9所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖11是接著圖10所示工序的制造工序的主要部分剖面圖，所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。圖12是接著圖11所示工序的制造工序的主要部分剖面圖,所示的是實施方式I中半導(dǎo)體器件制造工序的主要部分剖面圖。
圖13所示的是實施方式2中半導(dǎo)體器件結(jié)構(gòu)的主要部分剖面圖。圖14所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖15是接著圖14所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖16是接著圖15所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖17是接著圖16所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖18是接著圖17所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖19是接著圖18所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖20是接著圖19所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖21是接著圖20所示工序的制造工序的主要部分剖面圖，所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖22是接著圖21所示工序的制造工序的主要部分剖面圖,所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖23是接著圖22所示工序的制造工序的主要部分剖面圖，所示的是實施方式2中半導(dǎo)體器件制造工序的主要部分剖面圖。圖24所示的是實施方式2中半導(dǎo)體器件的其他結(jié)構(gòu)的主要部分剖面圖。圖25所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖。圖26是接著圖25所示工序的制造工序的主要部分剖面圖，所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖。圖27所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖，是接著圖26所示工序的制造工序的主要部分剖面圖。圖28是接著圖27所示工序的制造工序的主要部分剖面圖，所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖。圖29是接著圖28所示工序的制造工序的主要部分剖面圖，所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖。圖30是接著圖29所示工序的制造工序的主要部分剖面圖，所示的是實施方式3中半導(dǎo)體器件制造工序的主要部分剖面圖。符號說明I半導(dǎo)體襯底2元件隔離區(qū)域3n源極/漏極區(qū)域 3p源極/漏極區(qū)域21第一保護絕緣膜23第二保護絕緣膜24第三保護絕緣膜25阻擋膜27軒晶層(Cu軒晶層)30焊盤圖形30aCu 膜30bNi 膜31再布線31aCu 膜31bNi 膜33焊盤圖形33aNi 膜33bAu 膜35Ni的鈍化膜41表面保護絕緣膜A30焊盤圖形形成區(qū)域A31再布線形成區(qū)域A33焊盤圖形形成區(qū)域BP突起電極G柵極電極IDl層間絕緣膜IDla層間絕緣膜IDlb布線槽用絕緣膜ID2層間絕緣膜ID2a層疊膜ID2b層疊膜ID3(ID3a、ID3b)層間絕緣膜ID4(ID4a、ID4b)層間絕緣膜ID5層間絕緣膜L長度LI長度Ml第一層布線
M2第二層布線M3第三層布線M4第四層布線M5第五層布線OAl開口部OAla開口部0A2開口部(焊盤圖形形成區(qū)域)Pl插塞P2插塞P2插塞P4插塞P5插塞PRl光致抗蝕劑膜PR2光致抗蝕劑膜Pd焊盤區(qū)域Qnn 溝道型 MISFETQpp 溝道型 MISFETW引線Wl寬度a寬度
具體實施例方式在以下實施方式中，為了方便，在必要時將幾個部分或?qū)嵤┓绞椒指顏碚f明，除了需要特別說明的以外，這些都不是彼此獨立且無關(guān)系的，而是與其它一部分或者全部的變形例、應(yīng)用例、詳細內(nèi)容及補充說明等相互關(guān)聯(lián)的。另外，在以下實施方式中提及要素數(shù)等(包括個數(shù)、數(shù)值、量、范圍等)時，除了特別說明及原理上已經(jīng)明確限定了特定的數(shù)量等除外，所述的特定數(shù)并非指固定的數(shù)量，而是可大于等于該特定數(shù)或可小于等于該特定數(shù)。而且，在以下實施方式中，除了特別說明及原理上已經(jīng)明確了是必要時除外，所述的構(gòu)成要素(包括要素步驟等)也并非是必須的要素。同樣地，在以下實施方式中提及的構(gòu)成要素等的形狀、位置關(guān)系等時，除了特別說明時及原理上已經(jīng)明確了并非如此時，實質(zhì)上包括與前述形狀等相近或者類似的。同理，前述的數(shù)值等(包括個數(shù)、數(shù)值、量、范圍等)也是同樣的。以下根據(jù)附圖詳細說明本發(fā)明的實施方式。為了說明實施方式的所有圖中，原則上對具有同一功能的構(gòu)件采用同一符號，并省略掉重復(fù)的說明。另外，在除了需要特別說明的以外，對具有同一內(nèi)容的部分原則上不進行重復(fù)說明。另外，在實施方式所用的圖中，為了使圖面簡單易懂，有時會省略掉剖面圖的剖面線或者給平面圖加上剖面線(實施方式I)以下，參照附圖詳細說明本實施方式中半導(dǎo)體器件的結(jié)構(gòu)和制造方法。圖I所示的是本實施方式中半導(dǎo)體器件結(jié)構(gòu)的主要部分剖面圖。圖2 圖12所示的是本實施方式中半導(dǎo)體器件制造工序的主要部分剖面圖或主要部分平面圖。[結(jié)構(gòu)說明]首先，參照圖I說明本實施方式中半導(dǎo)體器件的特征性結(jié)構(gòu)。
如圖I所示，本實施方式的半導(dǎo)體器件例如為在半導(dǎo)體襯底(基板)I上形成有p溝道型MISFETQp及n溝道型MISFETQn等的半導(dǎo)體元件。除了所述MISFET以外，也可以具有其他元件，例如電容元件、電阻元件或存儲單元等各種元件。在所述MISFET(MetalInsulator Semiconductor Field Effect Transistor :場效應(yīng)晶體管)上，配置有層間絕緣膜ID1。而且，在上述MISFET的源極/漏極區(qū)域(3n、3p)上，經(jīng)由插塞Pl配置有第一層布線Ml。而且，在第一層布線Ml上形成有第二層布線M2。在第一層布線Ml與第二層布線M2之間通過插塞P2而電連接，插塞P2以外的區(qū)域通過層間絕緣膜ID2被電絕緣。第一層布線Ml及第二層布線M2是由鋁(以Al為主成分的導(dǎo)電性膜)構(gòu)成的布線。所謂主成分，是指至少以50%的構(gòu)成比率混合的成分。在所述第二層布線(最上層布線)M2上形成有保護絕緣膜(21、23、絕緣膜)，從保護絕緣膜的開口部(本實施方式中為第一保護絕緣膜21的開口部)0A1露出第二層布線(Al 膜)M2。從所述露出部(開口部0A1、第一焊盤區(qū)域)到保護絕緣膜(21、23)上配置有再布線31。所述再布線31具有將上述露出部(開口部0A1、第一焊盤區(qū)域)迂回布置到半導(dǎo)體襯底(半導(dǎo)體芯片)上所想設(shè)置的區(qū)域的作用。如前所述，通過將再布線31的端部作為焊盤區(qū)域Pd (開口部0A2、第二焊盤區(qū)域)，便可容易實現(xiàn)布線基板等外部連接端子與半導(dǎo)體襯底(半導(dǎo)體芯片)之間的電連接。所述再布線31由銅膜(以Cu為主成分的導(dǎo)電性膜)31a及鎳膜(以Ni為主成分的導(dǎo)電性膜)31b的層疊膜(Cu-Ni布線)構(gòu)成。Cu膜31a是從下層的籽晶層即銅薄膜電鍍成長而成的膜，在Cu膜31a的下層配置有籽晶層(圖I中未示出，請參照圖12)。而且，在籽晶層的下部，配置有阻擋膜(圖I中未示出，請參照圖12)。另外，Ni膜31b是在上述Cu膜31a上電鍍成長而成的膜。此后，有時將籽晶層(籽晶膜)27稱作Cu籽晶層27。另外，由于所述Cu籽晶層及上述阻擋膜也具有導(dǎo)電性，因此也可將其考慮為包含在再布線31中。而且，在上述再布線31的端部上，配置有焊盤圖形33。焊盤圖形33是用于實現(xiàn)與引線W的連接的基底層(焊盤區(qū)域的基底層)，所述焊盤圖形33的表面成為焊盤區(qū)域(與引線的連接部、與外部連接端子的連接部)Pd。所述焊盤圖形33由鎳膜(以Ni為主成分的導(dǎo)電性膜)33a和金膜(以Au為主成分的導(dǎo)電性膜)33b的層疊膜構(gòu)成。所述焊盤圖形33的形成區(qū)域比再布線31的端部區(qū)域大，且包含再布線31的端部區(qū)域外圍的區(qū)域(請參照圖8)。因而，焊盤圖形33以不僅覆蓋再布線31的端部區(qū)域的上表面而且也覆蓋其側(cè)面的方式而配置(請參照圖I)。再布線31與焊盤圖形33的接觸面積因所述結(jié)構(gòu)而變大，因此可降低焊盤圖形33的剝離性。本實施方式的半導(dǎo)體器件的特征性結(jié)構(gòu)是，在構(gòu)成再布線31的Ni膜31b表面中的焊盤圖形33(焊盤區(qū)域Pd、開口部0A2)的形成區(qū)域以外的區(qū)域，配置有Ni的鈍化膜35。而且，在構(gòu)成焊盤圖形33的Ni膜33a的表面中未被Au膜33b覆蓋的區(qū)域，即Ni膜33a的側(cè)面(露出區(qū)域、露出面)，也配置有Ni的鈍化膜35。Ni的鈍化膜35是指Ni的氧化膜(NixOy)，是通過鈍化處理而形成的膜。鈍化處理例如可通過使鎳膜與氧化性的溶液接觸來進行處理。氧化性的溶液例如是含有過氧化氫水的溶液(處理液)，更具體是，含有氨和過氧化氫水的溶液(氨-過氧化氫混合物)適合用作鎳的鈍化處理液。而且，通過在氧化性氣氛中對鎳膜進行等離子處理，即可對鎳膜進行鈍化處理。 上述Ni的鈍化膜是氧化膜，但與Ni的自然氧化膜不同，是致密且穩(wěn)定的膜。因而，Ni的自然氧化膜比Ni的鈍化膜更容易被蝕刻，例如當使用上述氨-過氧化氫混合物作為蝕刻液來進行蝕刻時，Ni的自然氧化膜的蝕刻速率(蝕刻速度)至少為Ni的鈍化膜的蝕刻速率的100倍。S卩，Ni的鈍化膜的蝕刻速率最大為Ni的自然氧化膜的蝕刻速率的百分之一。而且，上述Ni的鈍化膜與Ni的自然氧化膜不同，是致密且穩(wěn)定的膜，因此即便使用硫酸或鹽酸等強酸也難以溶解。如上所述，通過配置Ni的鈍化膜35，將可提高Ni膜31b的耐蝕性。而且，如后文的制造工序部分中所詳細說明的，對Cu籽晶層27進行蝕刻時還可減少Ni膜31b的膜損耗。因此，可預(yù)先使Ni膜31b較薄形成，從而能夠減少對下層的布線或元件(MISFET)等的應(yīng)力。而且，在焊盤圖形33 (焊盤區(qū)域Pd)上，配置有用于實現(xiàn)與后述的布線基板的外部連接端子電連接的引線(導(dǎo)電性部件)W。[制造方法說明]接下來，參照圖I 圖12說明本實施方式中半導(dǎo)體器件的制造工序，以使所述半導(dǎo)體器件的結(jié)構(gòu)更加明確。首先，準備圖I所示的在半導(dǎo)體元件(n溝道型MISFETQn及p溝道型MISFETQp)的上方形成有多條布線(Ml、M2)的半導(dǎo)體襯底I。[Qn、Qp 形成工序]半導(dǎo)體元件(n溝道型MISFETQn以及p溝道型MISFETQp)的形成方法并無限制，例如可以通過以下工序來形成所述半導(dǎo)體元件(請參照圖I)。例如通過對由p型單晶硅構(gòu)成的半導(dǎo)體襯底I進行蝕刻以形成槽，并在槽的內(nèi)部埋入如氧化硅膜作為絕緣膜，從而形成元件隔離區(qū)域2。通過所述元件隔離區(qū)域2，劃分出形成n溝道型MISFETQn的活性區(qū)域及形成p溝道型MISFETQp的活性區(qū)域。接下來，向半導(dǎo)體襯底I中形成有n溝道型MISFETQn的活性區(qū)域注入p型雜質(zhì)離子之后，通過熱處理使雜質(zhì)擴散，從而形成P型阱。而且，在向半導(dǎo)體襯底I中形成有P溝道型MISFETQp的活性區(qū)域注入n型雜質(zhì)離子之后，通過熱處理使雜質(zhì)擴散，從而形成n型阱。接下來，例如對半導(dǎo)體襯底I (P型阱及n型阱)的表面進行熱氧化，從而形成柵極絕緣膜。接下來，在柵極絕緣膜上，例如堆積摻雜有雜質(zhì)的多晶硅膜作為導(dǎo)電性膜，例如進而在其上部堆積氮化硅膜以作為絕緣膜。接下來，在對氮化硅膜進行蝕刻之后，將所述氮化硅膜作為掩模來對多晶硅膜進行蝕刻，從而形成柵極電極G。如上所述，將以所需形狀的膜(掩膜、光致抗蝕劑膜)作為掩模而選擇性地除去下層的膜的工序稱作“圖案化”。接下來，向柵極電極G兩側(cè)的p型阱注入n型雜質(zhì)離子，從而形成n_型半導(dǎo)體區(qū)域，向柵極電極G兩側(cè)的n型阱注入p型雜質(zhì)離子，從而形成p_型半導(dǎo)體區(qū)域。
接下來，在半導(dǎo)體襯底I的整個面上例如堆積氮化硅膜作為絕緣膜之后，進行異向性蝕刻，從而在柵極電極G的側(cè)壁上形成側(cè)壁隔離層。接下來，將柵極電極G及側(cè)壁隔離層作為掩模，向p型阱注入n型雜質(zhì)離子，從而形成雜質(zhì)濃度比n_型半導(dǎo)體區(qū)域高的n+型半導(dǎo)體區(qū)域，將柵極電極G及側(cè)壁隔離層作為掩模，向n型阱注入p型雜質(zhì)離子，從而形成雜質(zhì)濃度比p_型半導(dǎo)體區(qū)域高的P+型半導(dǎo)體區(qū)域。通過以上工序，形成具備由n_型半導(dǎo)體區(qū)域及n+型半導(dǎo)體區(qū)域構(gòu)成的LDD (Lightly Doped Drain:輕摻雜漏極)結(jié)構(gòu)的源極/漏極區(qū)域3n的n溝道型MISFETQn、以及具備由P—型半導(dǎo)體區(qū)域及P+型半導(dǎo)體區(qū)域構(gòu)成的LDD結(jié)構(gòu)的源極/漏極區(qū)域3p的p溝道型MISFETQp (請參照圖I)。[Ml、M2 形成工序]多條布線(Ml、M2)的形成方法并無限制，例如可以通過以下工序來形成所述多條布線(請參照圖I)。首先，在圖I所示的n溝道型MISFETQn及p溝道型MISFETQp上，例如通過CVD(Chemical Vapor deposition :化學氣相沉積)法等堆積氧化娃膜作為絕緣膜。隨后，根據(jù)需要通過化學機械研磨(CMP Chemical Mechanical Polishing)法等研磨氧化娃膜的表面以使其表面平坦化，從而形成層間絕緣膜ID1。接下來，通過對層間絕緣膜IDl進行圖案化，從而在源極/漏極區(qū)域3n、3p上分別形成接觸孔(連接孔)。接下來，在包含接觸孔內(nèi)的層間絕緣膜ID I上，例如通過CVD法等堆積鎢(W)膜作為導(dǎo)電性膜，并通過CMP法等對所述W膜進行研磨直至使層間絕緣膜IDl露出為止，從而在接觸孔內(nèi)埋入導(dǎo)電性膜。通過所述工序，形成插塞(連接部、接觸塞)P1。另外，在W膜的下層，例如也可以設(shè)置由氮化鈦(TiN)膜或鈦(Ti)膜等構(gòu)成的單層膜或由所述單層膜的層疊膜構(gòu)成的阻擋膜。接下來，在包含插塞Pl上的層間絕緣膜IDl上，例如通過濺鍍法等形成TiN膜作為阻擋膜(圖中未示出)。接下來，在阻擋膜上，通過濺鍍法等形成Al膜。接著再在Al膜上，通過濺鍍法等形成TiN膜作為抗反射膜(圖中未示出)。接下來，通過對阻擋膜、Al膜及抗反射膜的層疊膜進行圖案化，從而形成第一層布線Ml。另外，也可以在形成上述接觸孔后，在包含接觸孔內(nèi)的層間絕緣膜IDl上形成上述層疊膜之后再進行圖案化，也可同時形成插塞Pl與第一層布線Ml。通過上述工序，形成以Al為主成分的第一層布線Ml。另外，由于TiN膜具有導(dǎo)電性，因此也可以將TiN膜/Al膜/TiN膜的層疊膜作為第一層布線Ml來處理。接下來，在第一層布線Ml上，例如通過CVD法等堆積氧化硅膜作為絕緣膜，隨后，根據(jù)需要對氧化硅膜的表面進行研磨，從而形成層間絕緣膜ID2。接下來，通過對層間絕緣膜ID2進行蝕刻，從而在第一層布線Ml上形成接觸孔。接下來，與形成插塞Pl的方法相同，通過在接觸孔內(nèi)埋入導(dǎo)電性膜，從而形成插塞P2。接下來，在包含插塞P2上的層間絕緣膜ID2上，與形成第一層布線Ml的方法相同，形成TiN膜/Al膜/TiN膜的層疊膜，并進行圖案化，從而形成第二層布線M2。[保護絕緣膜、再布線及焊盤圖形形成工序]
接下來，在第二層布線M2上形成保護絕緣膜(21、23、絕緣膜)及再布線31等。下面參照圖2 圖12說明所述工序。在圖2 圖12中，詳細示出了圖I所示的半導(dǎo)體器件的最上層布線(本實施方式中為第二層布線M2)及再布線31的開口部OAl附近的區(qū)域。另夕卜，在圖2 圖12中，為了使圖面簡單易懂，將第二層布線M2畫得比圖I所示的第二層布線M2短。首先，如圖2所示，在第二層布線M2及層間絕緣膜ID2上，例如形成氧化硅膜及氮化硅膜的層疊膜作為第一保護絕緣膜21。例如，通過CVD法等堆積氧化硅膜之后，再通過CVD法等在氧化硅膜的上部堆積氮化硅膜，從而能夠形成上述層疊膜。接下來，在第一保護絕緣膜21上涂敷光致抗蝕劑膜(圖中未示出)，并對所述光致抗蝕劑膜進行曝光及顯影，從而除去開口部OAl的光 致抗蝕劑膜。接下來，將殘存的光致抗蝕劑膜作為掩模，對第一保護絕緣膜(氧化硅膜及氮化硅膜的層疊膜)21進行蝕刻，從而在第一保護絕緣膜21上形成開口部0A1。較為理想的是也對位于開口部OA I的抗反射膜進行蝕刻。因而，從所述開口部(第一焊盤區(qū)域)OAl露出構(gòu)成第二層布線M2的Al膜。如上所述，上述開口部OAl對應(yīng)于第二層布線(Al膜)M2的露出部(露出區(qū)域)，并成為第二層布線(Al膜)M2與再布線31的連接部(連接區(qū)域)。接下來，除去上述光致抗蝕劑膜之后，例如在包含開口部OAl上的第一保護絕緣膜21上涂敷感光性聚酰亞胺膜(PIQ膜Polyimide-isoindoloquinazolinedion膜)作為第二保護絕緣膜23。接下來，對感光性聚酰亞胺膜進行曝光及顯影，從而除去至少包含開口部OAl的區(qū)域的感光性聚酰亞胺膜。通過所述工序，從開口部OAl再次露出第二層布線(Al膜)M2。接下來，通過實施熱處理(固化處理)，使感光性聚酰亞胺膜硬化。接下來，如圖3所示，在包含上述開口部OAl上的第二保護絕緣膜23上，例如通過濺鍍法等堆積由鉻(Cr)膜構(gòu)成的阻擋膜25，進而在阻擋膜25上，通過濺鍍法等形成銅的薄膜(銅膜)作為電解電鍍用的Cu籽晶層27。接下來如圖4所示，在Cu籽晶層27上涂敷光致抗蝕劑膜PR1，并對光致抗蝕劑膜PRl進行曝光及顯影，從而除去再布線形成區(qū)域A31的光致抗蝕劑膜PRl。如圖5所示，再布線形成區(qū)域A31是寬度為Wl且長度為L的接近矩形的形狀。所述再布線形成區(qū)域A31是包含開口部OAl的區(qū)域。接下來，在殘存的光致抗蝕劑膜(掩膜)PR1的內(nèi)部，即再布線形成區(qū)域A31的Cu籽晶層27上，通過電解電鍍法形成Cu膜(銅膜)31a。接著在上述光致抗蝕劑膜PRl的內(nèi)部，即再布線形成區(qū)域A31的Cu膜31a上，通過電解電鍍法形成Ni膜(鎳膜)31b。結(jié)果如圖6所示，形成Cu膜31a與Ni膜31b的層疊膜。另外，Cu膜31a的膜厚例如為8. 0 ii m左右。Ni膜31b的膜厚例如為IOnm 3. 5 y m左右，更理想的是Ni膜31b的膜厚不超過3. Oiim。Cu為低電阻，因而適合將Cu膜31a用于再布線31。而且，通過在Cu膜31a上形成Ni膜31b，從而能夠保護Cu膜31a，因此，可提高Cu膜31a的耐蝕性。而且，能夠減少Cu膜31a的電遷移。接下來，如圖7 圖9所示，在再布線31的端部上形成焊盤圖形33。焊盤圖形33例如通過以下工序形成。首先，如圖7所示，在包含再布線形成區(qū)域A31的光致抗蝕劑膜PRl上涂敷光致抗蝕劑膜(掩膜)PR2，對光致抗蝕劑膜PR2進行曝光及顯影，從而除去焊盤圖形形成區(qū)域0A2的光致抗蝕劑膜PR2。此時，在焊盤圖形形成區(qū)域(開口部)0A2內(nèi)，光致抗蝕劑膜PR2下層的光致抗蝕劑膜PRl也被除去。即，如圖8所示，焊盤圖形形成區(qū)域(焊盤區(qū)域)0A2配置在再布線形成區(qū)域A31的端部區(qū)域上。如果設(shè)定再布線形成區(qū)域A31的端部區(qū)域為寬度Wl及長度LI的區(qū)域(圖8的斜線部)，則焊盤圖形形成區(qū)域0A2比端部區(qū)域大一圈。具體是，在接近矩形狀的上述端部區(qū)域的三邊上以寬度a的量進行加大設(shè)定。換言之，成為包含上述端部區(qū)域及其外圍(寬度a)，寬度為(Wl+2a)且長度為(LI+a)的區(qū)域。接下來，如圖9所示，在殘存的光致抗蝕劑膜PR2的內(nèi)部，即焊盤圖形形成區(qū)域0A2的Ni膜31b上(不僅包括其表面，還包括其側(cè)面)，通過電解電鍍法形成Ni膜(鎳膜)33a。接下來，在上述光致抗蝕劑膜PR2的內(nèi)部，即焊盤圖形形成區(qū)域A33的Ni膜33a上(不僅包括其表面，還包括其側(cè)面)，通過電解電鍍法形成Au膜33b。Ni膜33a的膜厚例如為0. I I U m左右，Au膜33b的膜厚例如為I 3 y m左右。如上所述，通過使焊盤圖形形成區(qū)域0A2形成得比再布線形成區(qū)域A31的端部區(qū)域大一圈(請參照圖8)，從而在焊盤圖形形成區(qū)域A33，由焊盤圖形33覆蓋與再布線形成區(qū)域A31的端部區(qū)域的三邊接觸的側(cè)面(側(cè)壁)(請參照圖8及圖9)。因此，加大了再布線31與焊盤圖形33的接觸面積，從而提高了密接性。換言之就是，降低了焊盤圖形33剝尚性。接下來，如圖10所示，除去光致抗蝕劑膜PR1、PR2。結(jié)果，在再布線形成區(qū)域A31及焊盤圖形形成區(qū)域0A2中露出Ni膜31b及Au膜33b的表面與Cu膜31a、Ni膜31b、Au膜33b及Ni膜33a的側(cè)面。而且，在再布線形成區(qū)域A31以外的區(qū)域中露出Cu籽晶層27。接下來，如圖11所示，對構(gòu)成再布線31及焊盤圖形33的Ni膜(31b、33a)實施鈍化處理。例如，將半導(dǎo)體襯底I浸潰到含有氨和過氧化氫水的處理液(氨-過氧化氫混合物)中，使Ni膜(31b、33a)與處理液接觸，從而使Ni膜(31b、33a)的露出面發(fā)生鈍化反應(yīng)(氧化反應(yīng))，形成Ni的鈍化膜35。此時，如將處理液加熱到室溫(25°C)以上，更為理想的是加熱到50°C以上，則能夠促進鈍化反應(yīng)，因而較為適宜。用于進行鈍化處理的處理液，也可以使用氨-過氧化氫混合物以外的過氧化氫混合物(含有過氧化氫水的處理液)。也可以使用硫酸過氧化氫混合物(含有硫酸和過氧化氫水的處理液)作為其他過氧化氫混合物。但是，由于硫酸過氧化氫混合物可能會蝕刻Cu膜(31a)，因此更理想的是使用氨-過氧化氫混合物。而且，也可以使用等離子體氧化法進行鈍化處理，即，也可通過在氧化性氣氛(例如，含有氧的環(huán)境)中產(chǎn)生等離子體，并在其內(nèi)部配置半導(dǎo)體襯底1，使氧等離子體(氧自由基)與Ni膜(31b、33a)發(fā)生反應(yīng)，從而在Ni膜(31b、33a)的露出面上形成Ni的鈍化膜35。而且，也可在含有氧的環(huán)境中(氮中含有微量(不超過1%)的氧的環(huán)境)中以150C 4000C的溫度范圍進行氧化退火處理而形成鈍化膜35。接下來，如圖12所示，通過濕式蝕刻依序除去再布線形成區(qū)域A31以外的區(qū)域的Cu籽晶層27及其下層的阻擋膜(Cr膜)25。Cu籽晶層27的蝕刻例如使用含有硫酸過氧化氫混合物(含有硫酸和過氧化氫水的溶液)或者硝酸過氧化氫混合物(含有硝酸和過氧化氫水的溶液)的蝕刻液來進行。在除去Cu籽晶層27之后，例如使用含有高錳酸鉀的溶液對阻擋膜(Cr膜)25進行蝕刻。另夕卜，當使用Ti類的膜(由TiN膜或Ti膜構(gòu)成的單層膜及其層疊膜)作為阻擋膜時，能夠通過氨-過氧化氫混合物來進行蝕刻。此時，也可使用硫酸過氧化氫混合物或硝酸過氧化氫混合物等作為上述Cu籽晶層27的蝕刻液，不僅可溶解Cu，也可溶解Ni。但是，在本實施方式中，在Ni膜(31b、33a)的表面形成有Ni的鈍化膜35，因此能夠防止Ni膜(31b、33a)被蝕刻(膜損耗)。結(jié)果，可獲得如下效果。(1)由于可防止Ni膜(31b、33a)被蝕刻，所以可從開始時就將Ni膜(31b、33a)較薄形成，因此可降低成本。(2)如果考慮到Ni膜(31b、33a)的膜損耗(根據(jù)本案發(fā)明人的研究，為0. 8 y m左右)而使Ni膜(31b、33a)較厚形成(如為I. Oiim左右)，則所述膜的應(yīng)力(膜應(yīng)力)將變大，從而會使半導(dǎo)體襯底I產(chǎn)生變形。結(jié)果，在從Ni膜31b的成膜到上述Cu籽晶層27的蝕刻工序期間的、曝光工序等處理工序或處理裝置間的搬送工序中，半導(dǎo)體襯底I的固定或搬送產(chǎn)生錯誤。結(jié)果將導(dǎo)致制造工序的處理率(throughput:單位時間的處理能力)降低。而且，如果變形過大，則會造成不良，從而導(dǎo)致制造成品率降低。而且，也可能會造成下層的半導(dǎo)體元件(如QruQp等)特性的惡化或布線(如M1、M2)斷線等。對此，在本實施方式中，如上所述，由于可預(yù)先使Ni膜(31b、33a)較薄形成，因此能夠避免出現(xiàn)上述問題。而且，在考慮到蝕刻不均勻的情況下，將膜損耗量設(shè)定得較多時，Cu籽晶層27的蝕刻工序之后殘存的Ni膜的膜厚也會變得比所需膜厚大。結(jié)果將導(dǎo)致在以后的工序中仍將持續(xù)膜應(yīng)力較大的狀態(tài)。因而，在以后的工序，例如后述的探針測試工序或激光補救工序(熔絲編程工序)中，半導(dǎo)體襯底I的固定(例如吸附固定)或搬送都可能產(chǎn)生錯誤。因此，將降低制造工序的處理率。對此，在本實施方式中，通過對Ni膜(31b、33a)的膜厚進行最佳化，從而能夠提高制造工序的處理率，而且，通過降低Ni膜(31b、33a)的膜應(yīng)力，即可提高半導(dǎo)體器件的特性。(3)而且，由于在焊盤圖形33的側(cè)面也形成有Ni的鈍化膜35 (請參照圖11)，因此能夠減少Ni膜33a的側(cè)面蝕刻。即，當未形成Ni的鈍化膜35時，焊盤圖形33的Ni膜33a的側(cè)面會曝露于硫酸過氧化氫混合物或硝酸過氧化氫混合物中，因此會從上述側(cè)面進行Ni膜的蝕刻(侵蝕)。所述侵蝕部成為基點而使焊盤圖形33變得易于剝離。特別是由于焊盤圖形33的圖形面積小，因此更易于剝離。本實施方式可減少Ni膜33a的側(cè)面被蝕亥IJ，從而可降低焊盤圖形33的剝離性。[探針測試及熔絲編程工序]隨后，根據(jù)需要利用焊盤圖形33進行半導(dǎo)體器件的動作測試。將前述的在半導(dǎo)體器件制造工序的前工序(切割前、晶片狀態(tài))中判定半導(dǎo)體器件(集成電路)等的良好性的做法稱作“晶片測試”。例如可使用設(shè)有與焊盤圖形33對應(yīng)的探針的探針卡來進行的“探針測試”。通過所述探針對焊盤圖形33施加電信號，而且通過檢測從焊盤圖形33所得的信號，可以確認半導(dǎo)體器件的電特性。根據(jù)其測試結(jié)果，能夠判斷半導(dǎo)體器件(集成電路)的良好性。接下來，根據(jù)需要進行熔絲元件的編程。例如，在布線(Ml或M2)的同層中，設(shè)有由相同的導(dǎo)電性部件形成的熔絲元件(圖中未示出)。通過蝕刻使所述熔絲元件上的層間絕緣膜(ID1、ID2)或保護絕緣膜(21、23)薄膜化。隨后，對作為切斷對象的熔絲元件，例如通過照射激光等高能量射線，從而切斷熔絲元件。如前所述，根據(jù)熔絲元件有無切斷進行編程，例如可基于上述探針測試的結(jié)果進行缺陷補救(冗余補救)或進行與半導(dǎo)體器件的規(guī)格(頻率或?qū)?yīng)電壓)對應(yīng)的電路切換等。在上述探針測試工序或熔絲編程工序中，在本實施方式中，可減少半導(dǎo)體襯底I的變形現(xiàn)象，由此可減少半導(dǎo)體襯底I固定(例如吸附固定)或搬送時的錯誤。[安裝工序]接下來，切斷(切割)半導(dǎo)體襯底(晶片)I而分割(劃片)成多個半導(dǎo)體芯片。另外，在切割之前，也可以對半導(dǎo)體襯底(晶片)I的背面進行研削而將半導(dǎo)體襯底I薄膜化。接下來，在布線基板(安裝基板)上搭載(粘接)半導(dǎo)體芯片(芯片焊接)。在所述布線基板的芯片安裝面?zhèn)刃纬赏獠窟B接端子(外部端子、端子)。接下來，通過由金線等構(gòu)成的引線(導(dǎo)線、導(dǎo)電性部件)W來連接(引線接合)半導(dǎo)體芯片上的焊盤圖形33與形成在布線基板上的外部連接端子。隨后，根據(jù)需要以覆蓋半導(dǎo)體芯片或引線的方式由密封樹脂(模壓樹脂)等密封。另外，在本實施方式中，焊盤圖形33由Ni膜33a和Au膜33b的層疊膜構(gòu)成，但也可以省略Ni膜33a。即，在光致抗蝕劑膜PR2的內(nèi)部，換言之就是，在焊盤圖形形成區(qū)域0A2的Ni膜31b上(不僅在其表面，也在其側(cè)面)，也可以直接通過電解電鍍法形成Au膜33b。其中，在Au膜33b的下層設(shè)置Ni膜33a并連續(xù)進行電解電鍍處理的做法能夠提高Au膜33b與Ni膜33a的密接性，以及降低Au膜33b的剝離性。而且，使用電解電鍍法來形成焊盤圖形33，但也可以使用無電解電鍍法形成。但是，當Au膜33b的膜厚相對較大時，宜用電解電鍍法最適宜。(實施方式2)在實施方式I中，在再布線31的端部上設(shè)有焊盤圖形33，并利用引線W來連接焊盤圖形33與布線基板等外部連接端子(請參照圖I)，但也可以在再布線31的端部上設(shè)置突起電極BP (請參照圖13),并連接所述突起電極BP與布線基板等外部連接端子。以下，參照附圖詳細說明本實施方式的半導(dǎo)體器件的結(jié)構(gòu)和制造方法。圖13所示的是本實施方式中半導(dǎo)體器件結(jié)構(gòu)的主要部分剖面圖。圖14 圖23所示的是本實施方式中半導(dǎo)體器件制造工序的主要部分剖面圖。[結(jié)構(gòu)說明]首先，參照圖13說明本實施方式的半導(dǎo)體器件的特征性結(jié)構(gòu)。如圖13所示，在本實施方式的半導(dǎo)體器件中，也與實施方式I的情況相同，例如具有P溝道型MISFETQp及n溝道型MISFETQn作為形成在半導(dǎo)體襯底(基板)I上的半導(dǎo)體元件。除了所述MISFET以外，也可以具有如電容元件、電阻元件或存儲單元等各種其他元件元件。在所述MISFET上，配置有層間絕緣膜ID1。而且，在上述MISFET的源極/漏極區(qū)域(3n、3p)上，經(jīng)由插塞P I配置有第一層布線Ml。在所述第一層布線Ml上，配置有多條布線層(第二層布線M2 第四層布線M4)。各布線層間通過插塞P2 插塞P4而被電連接，除此以外的區(qū)域通過層間絕緣膜ID2 ID4而被電絕緣。第一層布線Ml 第四層布線M4是以Cu為主成分的導(dǎo)電性膜構(gòu)成的Cu布線，為所謂的鑲嵌(damascene)布線。作為最上層布線的第五層布線M5是以Al為主成分的導(dǎo)電性膜構(gòu)成的Al布線。另外，也可以將第一層布線Ml 第四層布線M4設(shè)為Al布線。在所述第五層布線(最上層布線)M5上形成保護絕緣膜(21、23、24、絕緣膜)，并從保護絕緣膜的開口部(本實施方式中為第三保護絕緣膜24的開口部)OAl露出第五層布線(Al 膜)M5。從所述露出部(開口部0A1、第一焊盤區(qū)域)到保護絕緣膜(21、23、24)上配置有再布線31。所述再布線31具有將上述露出部(開口部0A1、第一焊盤區(qū)域)迂回布置到半導(dǎo)體襯底(半導(dǎo)體芯片)上所想設(shè)置的區(qū)域的作用。如前所述，通過將再布線31的端部設(shè)為焊盤區(qū)域(開口部0A2、第二焊盤區(qū)域)Pd，便可容易實現(xiàn)布線基板等外部連接端子與半導(dǎo)體襯底(半導(dǎo)體芯片)的電連接。所述再布線31由銅膜(以Cu為主成分的導(dǎo)電性膜)31a和鎳膜(以Ni為主成分的導(dǎo)電性膜)31b的層疊膜構(gòu)成。Cu膜31a是從下層的籽晶層即銅薄膜電鍍成長起來的膜，在Cu膜31a的下層配置有Cu籽晶層(圖13中未示出，請參照圖23)。而且，在籽晶層的下部，配置有阻擋膜(圖13中未示出，請參照圖23)。另外，Ni膜31b是在上述Cu膜31a上電鍍成長起來的膜。另外，后文中有時將籽晶層(籽晶膜)27稱作Cu籽晶層27。而且，由于所述Cu籽晶層及上述阻擋膜也具有導(dǎo)電性，因此可認為其包含在再布線31中。而且，在上述再布線31 (Ni膜31b)上配置有表面保護絕緣膜(41、絕緣膜)，從表面保護絕緣膜41的開口部0A2露出再布線31。在所述開口部0A2內(nèi)，形成有Au膜(圖13中未示出，請參照圖23)。所述開口部0A2為焊盤區(qū)域Pd。在所述焊盤區(qū)域Pd上，配置有突起電極(凸塊電極)BP，經(jīng)由所述突起電極BP實現(xiàn)后述的布線基板等外部連接端子與半導(dǎo)體器件的電連接。作為本實施方式的半導(dǎo)體器件的特征性結(jié)構(gòu)，在構(gòu)成再布線31的Ni膜31b的表面中的開口部0A2以外的區(qū)域，配置有Ni的鈍化膜35。換言之就是，在由Ni膜31b與表面保護絕緣膜(41、絕緣膜)包夾的區(qū)域，配置有Ni的鈍化膜35。如上所述，通過配置Ni的鈍化膜35，可提高Ni膜31b的耐蝕性。而且，如后述的制造工序中所詳細說明的，在對Cu籽晶層27進行蝕刻時還可減少Ni膜31b的膜損耗。因此，可使Ni膜31b預(yù)先較薄形成，從而能夠降低對下層的布線或元件(MISFET)等施加的應(yīng)力。[制造方法說明]接下來，參照圖13 圖23說明本實施方式中的半導(dǎo)體器件的制造工序，并且使所述半導(dǎo)體器件的結(jié)構(gòu)更加明確。首先，準備圖13所示的在半導(dǎo)體元件(n溝道型MISFETQn及p溝道型MISFETQp)的上方形成有多條布線(Ml M5)的半導(dǎo)體襯底I。[Qn、Qp 形成工序]半導(dǎo)體元件(n溝道型MISFETQn及p溝道型MISFETQp)的形成方法并無限制，例如可通過實施方式I中所說明的工序形成n溝道型MISFETQn及p溝道型MISFETQp (請參照圖13、圖I)。[Ml M4形成工序]多條布線(Ml M4)的形成方法并無限制，例如可以通過以下所示的工序形成所述多條布線(請參照圖13)。
首先，在上述圖13所示的n溝道型MISFETQn及p溝道型MISFETQp上，例如通過CVD法堆積氧化硅膜作為絕緣膜。隨后，根據(jù)需要通過化學機械研磨法研磨氧化硅膜的表面以使其表面平坦化，從而形成層間絕緣膜IDla。接下來，通過對層間絕緣膜IDla進行蝕刻，從而在源極/漏極區(qū)域3n、3p上分別形成接觸孔(連接孔)。接下來，在包含接觸孔內(nèi)的層間絕緣膜IDla上，例如通過CVD法堆積W膜作為導(dǎo)電性膜，并通過CMP法研磨所述W膜直至層間絕緣膜IDla露出，從而在接觸孔內(nèi)埋入導(dǎo)電性膜。通過所述工序，形成插塞(連接部、接觸塞)Pl。另外，在W膜的下層，也可以設(shè)置例如由TiN膜、Ti膜等單層膜或由所述單層膜的層疊膜構(gòu)成的阻擋膜。
接下來，在層間絕緣膜IDla及插塞Pl上，例如通過CVD法依序堆積氮化硅膜及氧化硅膜作為絕緣膜，形成由所述單層膜的層疊膜構(gòu)成的布線槽用絕緣膜IDlb。另外，氮化硅膜成為蝕刻阻擋層膜。而且，有時將上述層間絕緣膜IDla和布線槽用絕緣膜IDlb并稱為層間絕緣膜IDl (對于ID2 ID4也是同樣的)。接下來，通過對布線槽用絕緣膜IDlb進行蝕刻而形成布線槽。接下來，在包含布線槽內(nèi)的布線槽用絕緣膜IDlb上，例如通過濺鍍法堆積由氮化鈦構(gòu)成的阻擋膜(圖中未示出)，并且，在阻擋膜上，例如通過濺鍍法或CVD法形成銅的薄膜作為電解電鍍用的Cu籽晶層(圖中未示出)。接下來，在Cu籽晶層上，例如通過電解電鍍法形成銅膜作為導(dǎo)電性膜。接下來，通過CMP法除去布線槽以外的銅膜及阻擋膜，從而形成第一層布線Ml。如上所述，將在布線槽的內(nèi)部埋入導(dǎo)電性膜的方法稱作鑲嵌法，尤其是將以不同工序形成插塞與布線的方法稱作單鑲嵌法。而且，將后述的形成第二層布線M2 第四層布線M4的方法，即通過在接觸孔及布線槽內(nèi)同時埋入導(dǎo)電性膜而一次形成插塞與布線的方法稱作雙鑲嵌法。接下來，使用雙鑲嵌法形成第二層布線M2 第四層布線M4。首先，在第一層布線Ml及布線槽用絕緣膜IDlb上，例如通過CVD法依次堆積氮化硅膜、氧化硅膜、氮化硅膜及氧化硅膜作為絕緣膜，從而形成層間絕緣膜ID2。所述膜中的下層的氮化硅膜具有防止構(gòu)成第一層布線Ml的銅擴散的功能。而且，在形成后述的接觸孔時下層的氮化硅膜被用作蝕刻阻擋層，在形成后述的布線槽時上層的氮化硅膜被用作蝕刻阻擋層。接下來，通過對層間絕緣膜ID2中從上數(shù)起的兩層絕緣膜即氧化硅膜及氮化硅膜的層疊膜ID2b進行蝕刻，從而形成布線槽。接下來，在包含布線槽內(nèi)的層間絕緣膜ID2上，堆積第一光致抗蝕劑膜(圖中未示出)，并進行回蝕刻，從而以第一光致抗蝕劑膜埋入布線槽。然后，在第一光致抗蝕劑膜上形成將后述的插塞P2的形成區(qū)域開口的第二光致抗蝕劑膜(圖中未示出)，并將所述第二光致抗蝕劑膜作為掩模，對第一光致抗蝕劑膜及從下數(shù)起的兩層氧化硅膜及氮化硅膜的層疊膜ID2a進行蝕刻，從而形成接觸孔。另外，此處，在形成布線槽之后形成接觸孔，但也可以在通過對插塞P2的形成區(qū)域的層間絕緣膜ID2(四層膜、ID2a及ID2b)進行蝕刻而形成接觸孔之后，通過對從上數(shù)起的兩層絕緣膜即氧化硅膜及氮化硅膜的層疊膜ID2b進行蝕刻而形成布線槽。接下來，在包含上述接觸孔及布線槽內(nèi)的層間絕緣膜ID2上，例如通過濺鍍法堆積由氮化鈦構(gòu)成的阻擋膜(圖中未示出)，并且，在阻擋膜上，例如通過濺鍍法或CVD法形成銅的薄膜作為電解電鍍用的Cu籽晶層(圖中未示出)。接下來，在Cu籽晶層上，例如通過電解電鍍法形成銅膜作為導(dǎo)電性膜。
接下來，通過CMP法除去布線槽以外的銅膜及阻擋膜，從而形成插塞P2及第二層布線M2。
接下來，以與形成層間絕緣膜ID2(ID2a、ID2b)、插塞P2及第二層布線M2同樣的方法，形成層間絕緣膜ID3(ID3a、ID3b)，插塞P3及第三層布線M3。以與形成層間絕緣膜ID2(ID2a、ID2b)、插塞P2及第二層布線M2同樣的方法，形成層間絕緣膜ID4 (ID4a、ID4b)、插塞P4及第四層布線M4。接下來，在第四層布線M4上，例如與層間絕緣膜IDla同樣地形成層間絕緣膜ID5，在所述層間絕緣膜ID5中，與插塞Pl同樣地形成插塞P5。然后，在層間絕緣膜ID5及插塞P5上,形成第五層布線(Al布線)M5。例如，在層間絕緣膜ID5及插塞P5上，例如通過濺鍍法等形成TiN膜作為阻擋膜(圖中未示出)，接下來，在阻擋膜上，通過濺鍍法形成Al膜，然后，在Al膜上，通過濺鍍法等形成TiN膜作為抗反射膜(圖中未示出)。接下來，對阻擋膜、Al膜及抗反射膜的層疊膜進行圖案化，從而形成第五層布線M5。另外，也可以在形成上述接觸孔后，在包含接觸孔內(nèi)的層間絕緣膜ID5上形成上述層疊膜之后進行圖案化，從而同時形成插塞P5及第五層布線M5。通過上述工序，形成以Al為主成分的第五層布線M5。另外，由于TiN膜具有導(dǎo)電性，因此也可以將TiN膜/Al膜/TiN膜的層疊膜作為第五層布線M5。[保護絕緣膜、再布線及焊盤圖形形成工序等]接下來，在第五層布線M5上形成保護絕緣膜(21、23、24、絕緣膜)及再布線31等。參照圖14 圖23說明所述工序。在圖14 圖23中，詳細示出了圖I所示的半導(dǎo)體器件的最上層布線(本實施方式中為第五層布線M5)及再布線31的開口部OAl附近的區(qū)域。另夕卜，在圖14 圖23中，為使圖面簡單易懂，將第五層布線M5畫得比圖13所示的第五層布線M5短。首先，如圖14所示，在第五層布線M5及層間絕緣膜ID5上，例如形成氧化硅膜及氮化硅膜的層疊膜作為第一保護絕緣膜21。例如，通過CVD法等堆積氧化硅膜之后，在氧化硅膜的上部通過CVD法等堆積氮化硅膜，從而能夠形成上述層疊膜。接著對第一保護絕緣膜21進行圖案化，從而形成開口部OAla。另外，較為理想的是也對位于開口部OAla的抗反射膜進行蝕刻。因而，從所述開口部OAla露出構(gòu)成第五層布線M5的Al膜。接下來，在包含開口部OAla上的第一保護絕緣膜21上，例如涂敷感光性聚酰亞胺膜作為第二保護絕緣膜23。接下來，對感光性聚酰亞胺膜進行曝光及顯影，從而除去包含開口部OAla的區(qū)域的感光性聚酰亞胺膜。通過所述工序，從開口部OAla再次露出第五層布線(Al 膜)M5。接下來，如圖15所示，在包含開口部OAla上的第一及第二保護絕緣膜(21、23)上，例如涂敷感光性聚酰亞胺膜作為第三保護絕緣膜24。接下來，對感光性聚酰亞胺膜進行曝光及顯影，從而除去開口部OAla內(nèi)的感光性聚酰亞胺膜，由此形成開口部0A1。通過所述工序，從開口部OAl再次露出第五層布線(Al膜)M5。接下來，通過實施熱處理(固化處理)，使感光性聚酰亞胺膜(23、24)硬化。另外，在上述工序中，雖然開口部OAla形成得比OAl大，但也可使開口部OAla形成為與開口部OAl同等大小。即，只要是在保護絕緣膜(21、23、24)中所希望的區(qū)域上開口而使第五層布線(Al膜)M5露出的結(jié)構(gòu)即可。所述所希望的區(qū)域(在圖15中為開口部OAl)成為第五層布線(Al膜)M5與再布線31的連接部(連接區(qū)域)。接下來，如圖16所示，在包含上述開口部OAl上的第三保護絕緣膜24上，例如通過濺鍍法等堆積由Cr膜或Ti/TiN/Ti的層疊膜(Ti類的膜)構(gòu)成的阻擋膜25，然后，在阻擋膜25上，通過濺鍍法等形成銅的薄膜(銅膜)作為電解電鍍用的Cu籽晶層27。接著如圖17所示，在Cu籽晶層27上涂敷光致抗蝕劑膜PRl，并對光致抗蝕劑膜PRl進行曝光及顯影，從而除去再布線形成區(qū)域A31的光致抗蝕劑膜PR1。所述再布線形成區(qū)域A31是包含開口部OAl的區(qū)域。
接下來，如圖18所示，在殘存的光致抗蝕劑膜(掩膜)PR1的內(nèi)部，即再布線形成區(qū)域A31的Cu籽晶層27上，通過電解電鍍法形成Cu膜(銅膜)31a。接下來，在上述光致抗蝕劑膜PRl的內(nèi)部，即再布線形成區(qū)域A31的Cu膜31a上，通過電解電鍍法形成Ni膜(鎳膜)31b。Cu膜31a的膜厚例如為4 7 ii m左右，Ni膜31b的膜厚為2 4 y m左右。由于Cu為低電阻，因此宜將Cu膜31a用于再布線31。而且，通過在Cu膜31a上形成Ni膜31b,可以保護Cu膜31a,從而能夠提高Cu膜31a的耐蝕性。而且,還可減少Cu膜31a的電遷移。接下來，如圖19所示，除去光致抗蝕劑膜PRl。結(jié)果，在再布線形成區(qū)域A31上露出Ni膜31b的上表面與Cu膜31a及Ni膜31b的側(cè)面，而在再布線形成區(qū)域A31以外的區(qū)域露出Cu籽晶層27露出。接下來，如圖20所示，對構(gòu)成再布線31的Ni膜31b實施鈍化處理。例如，將半導(dǎo)體襯底I浸潰到含有氨和過氧化氫水的處理液(氨-過氧化氫混合物)中，使Ni膜31b與處理液接觸，使Ni膜31b的露出面發(fā)生鈍化反應(yīng)(氧化反應(yīng))，從而形成Ni的鈍化膜35。由此，在Ni膜31b的上表面與側(cè)面形成Ni的鈍化膜35。此時，如將處理液加熱到室溫(250C )以上，更為理想的是加熱到50°C以上，就可促進鈍化反應(yīng)。用于鈍化處理的處理液，也可以使用氨-過氧化氫混合物以外的過氧化氫混合物(含有過氧化氫水的處理液)。如可以使用硫酸過氧化氫混合物(含有硫酸和過氧化氫水的處理液)作為其他過氧化氫混合物。但是，由于硫酸過氧化氫混合物可能會蝕刻Cu膜(31a)，因此更理想的是使用氨-過氧化氫混合物。進行鈍化處理的方法，也可以使用等離子體氧化法。即，也可以使氧化性氣氛(例如，含有氧的環(huán)境)中產(chǎn)生等離子體，在其內(nèi)部配置半導(dǎo)體襯底1，使氧等離子體(氧自由基)與Ni膜31b發(fā)生反應(yīng)，從而在Ni膜31b的露出面上形成Ni的鈍化膜35。接下來，如圖21所示，通過濕式蝕刻依次除去再布線形成區(qū)域A31以外的區(qū)域的Cu籽晶層(Cu膜)27和阻擋膜(Cr膜)25。 Cu籽晶層27的蝕刻例如使用含有硫酸過氧化氫混合物(含有硫酸和過氧化氫水的溶液)或者硝酸過氧化氫混合物(含有硝酸和過氧化氫水的溶液)的蝕刻液來進行。接下來，在除去Cu籽晶層27后，例如使用含有高錳酸鉀的溶液對阻擋膜(Cr膜)25進行蝕刻。另外，當使用上述Ti類的膜(由TiN膜或Ti膜構(gòu)成的單層膜或所述單層膜的層疊膜)作為阻擋膜時，能夠通過氨-過氧化氫混合物來進行蝕刻。本實施方式中，使用硫酸過氧化氫混合物或硝酸過氧化氫混合物等作為上述Cu籽晶層27的蝕刻液，不僅可溶解Cu，也可溶解Ni。因此，Ni也常被Cu的蝕刻液溶解。但是，在本實施方式中，由于在Ni膜31b的表面形成有Ni的鈍化膜35，因此能夠防止Ni膜31b的蝕刻(膜損耗)。結(jié)果，可獲得以下效果。(I)由于可防止對Ni膜31b的蝕刻，因此能夠從一開始就將Ni膜31b較薄形成， 從而可降低成本。(2)如果考慮到Ni膜31b的膜損耗而將Ni膜31b較厚形成時，所述膜的應(yīng)力(膜應(yīng)力)將變大，從而導(dǎo)致半導(dǎo)體襯底I產(chǎn)生變形。結(jié)果，在從Ni膜31b成膜到上述Cu籽晶層27的蝕刻工序之間的、曝光工序等處理工序或處理裝置間的搬送工序等時，半導(dǎo)體襯底I的固定或搬送時會產(chǎn)生錯誤。因此將導(dǎo)致制造工序的處理率降低。而且，如果變形較大，將會造成不良，從而導(dǎo)致制造成品率降低。另外，還可能會造成下層的半導(dǎo)體元件(例如Qn、Qp等)特性的惡化或布線(例如Ml M5)斷線等。對此,在本實施方式中，如上所述，由于可使Ni膜31b預(yù)先較薄形成，因此可避免發(fā)生上述問題。而且，在考慮到蝕刻不均等而將膜損耗量設(shè)定得略多的情況下，Cu籽晶層27的蝕刻工序之后殘存的Ni膜的膜厚也會變得比所需膜厚大。結(jié)果，在之后的工序中，膜應(yīng)力較大的狀態(tài)仍將持續(xù)。因此，在以后的工序如后述的探針測試工序或激光補救工序(熔絲編程工序)中，在固定(例如吸附固定)或搬送半導(dǎo)體襯底I時可能產(chǎn)生錯誤。此時，將導(dǎo)致制造工序的處理率下降。對此，在本實施方式中，由于可使Ni膜31b的膜厚達到最佳，從而能夠提高制造工序的處理率，而且，通過降低Ni膜31b的膜應(yīng)力，從而能夠提高半導(dǎo)體器件的特性。(3)而且，由于在構(gòu)成再布線31的Ni膜31b的側(cè)面也形成有Ni的鈍化膜35，因此能夠減少Ni膜31b的側(cè)面蝕刻。即，當未形成有Ni的鈍化膜35時，再布線31的Ni膜31b的側(cè)面會曝露于硫酸過氧化氫混合物或硝酸過氧化氫混合物中，因此會從上述側(cè)面對Ni膜進行蝕刻(侵蝕)。如果所述Ni膜31b的側(cè)面蝕刻進一步深入，則下層的Cu膜31a的側(cè)面蝕刻也可能深入。與實施方式I的焊盤圖形(33)相比，由于再布線31的圖形面積較大，因此因上述Ni膜31b及Cu膜31a的側(cè)面蝕刻造成的問題雖較小，但較為理想的是上述側(cè)面蝕刻的量較少，以對應(yīng)于布線的低電阻化或布線寬度的細微化等。如上所述，在本實施方式中，可減少Ni膜31b的側(cè)面蝕刻，而且，也可減少Cu膜31a的側(cè)面蝕刻(另外，所述效果在實施方式I中也同樣)。接下來，在除去再布線形成區(qū)域A31以外的區(qū)域的Cu籽晶層(Cu膜)27與阻擋膜(Cr膜)25之后，如圖21所示，例如可在包含Ni的鈍化膜35上的第三保護絕緣膜24上涂敷感光性聚酰亞胺膜作為表面保護絕緣膜41。接下來，對感光性聚酰亞胺膜進行曝光及顯影，從而選擇性地除去感光性聚酰亞胺膜，以形成開口部0A2。所述開口部0A2位于再布線31的上部，且與焊盤區(qū)域Pd對應(yīng)。接著如圖22所示，除去從表面保護絕緣膜41的開口部0A2露出的Ni的鈍化膜35。除去Ni的鈍化膜35可通過還原性氣氛下的等離子處理來進行。例如，在含有氫(H2)的環(huán)境中產(chǎn)生等離子體，使氫等離子體(氫自由基)與Ni的鈍化膜(Ni的氧化膜)35發(fā)生反應(yīng)，從而還原Ni的鈍化膜35。由此，可除去Ni的鈍化膜35，并使Ni膜31b從表面保護絕緣膜41的開口部0A2露出。也可以以氨等離子處理來取代上述氫環(huán)境中的等離子處理(氫等離子處理)。此時，在含有氨(NH3)的環(huán)境中產(chǎn)生等離子體，并使氫自由基或氮化氫自由基與Ni的鈍化膜(Ni的氧化膜)35發(fā)生反應(yīng)。
接著如圖23所示，在表面保護絕緣膜41的開口部0A2內(nèi)部的Ni膜31b上，通過無電解電鍍法(取代電鍍法)形成Au膜33b。Au膜33b的膜厚為10 200nm左右。所述Au膜33b的表面成為焊盤區(qū)域(突起電極形成區(qū)域)Pd。隨后在焊盤區(qū)域Pd上形成突起電極BP。例如，在Au膜33b (焊盤區(qū)域Pd)上，通過助焊劑等臨時固定焊錫球，并進行焊錫回流處理(回流處理、熱處理)，以使焊錫熔融及再固化，從而在焊盤區(qū)域Pd上形成由焊錫構(gòu)成的突起電極BP。也可以通過印刷法等將焊錫膏供應(yīng)到焊盤區(qū)域Pd上并進行固化，從而形成由焊錫構(gòu)成的突起電極BP以取代焊錫球。而且，在形成由焊錫構(gòu)成的突起電極BP時，相對較薄的上述Au膜33b融入焊錫的內(nèi)部，有時在最終結(jié)構(gòu)中無法辨識出Au膜33b (請參照圖I)。[安裝工序]接下來，根據(jù)需要進行探針測試及熔絲編程工序之后，切斷(切割)半導(dǎo)體襯底(晶片)1將之分割(劃片)成多個半導(dǎo)體芯片。另外，在切割之前，也可以進行半導(dǎo)體襯底(晶片)I的背面研削而將半導(dǎo)體襯底I薄膜化。接下來，將半導(dǎo)體芯片安裝到布線基板上。在所述布線基板的芯片安裝面?zhèn)刃纬赏獠窟B接端子(外部端子、端子)。因而，在搭載時，使半導(dǎo)體芯片的突起電極BP與布線基板的外部連接端子位置對齊而進行安裝(面朝下接合)。接下來，對突起電極BP進行加熱回流之后，利用樹脂等將半導(dǎo)體芯片與布線基板之間進行固定。另外，在本實施方式中，在再布線形成區(qū)域A31內(nèi)配置開口部0A2，并在開口部0A2內(nèi)部形成Au膜33b，但也可以使開口部0A2比再布線31的端部區(qū)域大。圖24所示的是本實施方式中半導(dǎo)體器件的其他結(jié)構(gòu)的主要部分剖面圖。例如，如實施方式I的圖8所示，也可以將包含再布線31的端部區(qū)域的外圍的區(qū)域設(shè)為開口部0A2，并在其內(nèi)部形成Au膜33b。結(jié)果，如圖24所示，Au膜33b不僅覆蓋再布線31的端部區(qū)域的上表面，也覆蓋其側(cè)面，因此再布線31與Au膜33b的接觸面積變大，因而可降低Au膜33b的剝離性。(實施方式3)實施方式2中，在由Cu膜31a及Ni膜31b的層疊膜構(gòu)成的再布線31的端部上形成有突起電極BP，但也可以在作為最上層布線的第五層布線M5的開口部OAl的正上方形成突起電極BP。此時，可在突起電極BP的下層配置Cu膜30a及Ni膜30b的層疊膜作為焊盤圖形30。以下，參照附圖詳細說明本實施方式的半導(dǎo)體器件的結(jié)構(gòu)和制造方法。圖25 圖30所示的是本實施方式中半導(dǎo)體器件制造工序的主要部分剖面圖。[結(jié)構(gòu)說明]首先，參照表示本實施方式中半導(dǎo)體器件制造工序的主要部分剖面圖的最終工序圖即圖30來說明本實施方式中半導(dǎo)體器件的特征性結(jié)構(gòu)。本實施方式與實施方式2相比，不同之處在于本施方式中配置有焊盤圖形30而實施方式2中配置的是再布線31，此外的其他結(jié)構(gòu)與實施方式2 —樣，因此在此僅對焊盤圖形30的結(jié)構(gòu)進行詳細說明。本實施方式中的半導(dǎo)體器件也與實施方式2中的相同，例如，在半導(dǎo)體襯底(基板)I上形成有P溝道型MISFETQp及n溝道型MISFETQn等半導(dǎo)體元件(請參照圖13)。除所述MISFET外,也可為具有其他元件,例如電容元件、電阻元件或存儲單元等各種元件。所述MISFET上配置有層間絕緣膜ID1。而且，在上述MISFET的源極/漏極區(qū)域(3n、3p)上,經(jīng)由插塞Pl配置有第一層布線Ml。此外，在本實施方式的半導(dǎo)體器件也與實施方式2中的半導(dǎo)體器件相同，在第一層布線Ml上形成有多條布線層(第 二層布線M2 第四層布線M4)。各布線層間通過插塞P2 插塞P4而被電連接，除此以外的區(qū)域通過層間絕緣膜ID2 ID4被電絕緣。第一層布線Ml 第四層布線M4是由以Cu為主成分的導(dǎo)電性膜構(gòu)成的Cu布線，是所謂的鑲嵌布線。作為最上層布線的第五層布線M5是由以Al為主成分的導(dǎo)電性膜構(gòu)成的Al布線。另外，也可以將第一層布線Ml 第四層布線M4設(shè)為Al布線。在所述第五層布線(最上層布線)M5上形成保護絕緣膜(21、23、24、絕緣膜)，從保護絕緣膜的開口部(本實施方式中為第三保護絕緣膜24的開口部)OAl露出第五層布線(Al 膜)M5。以比所述露出部(開口部0A1、第一焊盤區(qū)域)大一圈且其外圍疊在保護絕緣膜(21、23、24)上的方式配置焊盤圖形30。焊盤圖形30由銅膜(以Cu為主成分的導(dǎo)電性膜)30a和鎳膜(以Ni為主成分的導(dǎo)電性膜)30b的層疊膜構(gòu)成。Cu膜30a是從下層的籽晶層即銅薄膜電鍍成長而成的膜，在Cu膜31a的下層配置有籽晶層27。而且，在Cu籽晶層27的下部，配置有阻擋膜25。另外，Ni膜30b是在上述Cu膜30a上電鍍成長而成的膜。而且，由于上述籽晶層27及上述阻擋膜25也具有導(dǎo)電性，因此可認為其包含在焊盤圖形30中。另外，在上述焊盤圖形30 (Ni膜30b)上形成有表面保護絕緣膜(41、絕緣膜)，并從表面保護絕緣膜41的開口部0A2露出焊盤圖形30。在所述開口部0A2內(nèi)，配置有Au膜33b。所述開口部0A2為焊盤區(qū)域Pd。在焊盤區(qū)域Pd上，配置有突起電極BP，經(jīng)由所述突起電極BP實現(xiàn)后述的布線基板等外部連接端子與半導(dǎo)體器件的電連接。本實施方式中半導(dǎo)體器件的特征性結(jié)構(gòu)為在構(gòu)成焊盤圖形30的Ni膜30b的表面中的開口部0A2以外的區(qū)域，配置有Ni的鈍化膜35。換言之就是，在由Ni膜30b與表面保護絕緣膜(41、絕緣膜)包夾的區(qū)域配置有Ni的鈍化膜35。如上所述，通過配置Ni的鈍化膜35可提高Ni膜30b的耐蝕性。而且，如在后述的制造工序中所詳細說明的，在對Cu籽晶層27進行蝕刻時可減少Ni膜30b的膜損耗。[制造方法說明]接下來，參照圖25 圖30說明本實施方式中半導(dǎo)體器件的制造工序，并且使所述半導(dǎo)體器件的結(jié)構(gòu)更加明確。首先，與實施方式2—樣，準備在半導(dǎo)體元件(n溝道型MISFETQn及p溝道型MISFETQp)的上方形成有多條布線(Ml M5)的半導(dǎo)體襯底I。半導(dǎo)體元件(n溝道型MISFETQn及p溝道型MISFETQp)的形成工序及第一層布線Ml 第五層布線M5的形成工序與實施方式2 —樣，因此省略其說明。[保護絕緣膜、再布線及焊盤圖形形成工序等]如圖25所示，在形成第五層布線M5之后，再形成第一保護絕緣膜21、第二保護絕緣膜23及第三保護絕緣膜24。所述保護絕緣膜(21、23、24)的層疊膜具有開口部0A1，從開口部OAl露出第五層布線(Al膜)M5。保護絕緣膜(21、23、24)及開口部OAl能夠以與實施方式2同樣的工序形成。接下來，在包含上述開口部OAl上的第三保護絕緣膜24上，例如通過濺鍍法等堆積由Cr膜或Ti/TiN/Ti的層疊膜(Ti類的膜)構(gòu)成的阻擋膜25，然后，在阻擋膜25上，例如通過濺鍍法等形成銅的薄膜(銅膜)作為電解電鍍用的Cu籽晶層27。接著在Cu籽晶層27上涂敷光致抗蝕劑膜PRl，并對光致抗蝕劑膜PRl進行曝光及顯影，從而除去焊盤圖形形成區(qū)域A30的光致抗蝕劑膜PRl。所述焊盤圖形形成區(qū)域A30為包含開口部OAl的區(qū)域。接下來，如圖26所示，在殘存的光致抗蝕劑膜(掩膜)PR1的內(nèi)部，即焊盤圖形形成區(qū)域A30的Cu籽晶層27上，通過電解電鍍法形成Cu膜(銅膜)30a。接下來，在上述光致抗蝕劑膜PRl的內(nèi)部，即焊盤圖形形成區(qū)域A30的Cu膜30a上，通過電解電鍍法形成Ni膜(鎳膜)30b。Cu膜30a的膜厚例如為4 7 ii m左右，Ni膜30b的膜厚為2 4 y m左右。由于Cu為低電阻，因此宜將Cu膜30a用于焊盤圖形30。而且，通過在Cu膜30a上形成Ni膜30b，從而能夠保護Cu膜30a，能夠提高Cu膜30a的耐蝕性。接下來，如圖27所示，除去光致抗蝕劑膜PRl。結(jié)果，在焊盤圖形形成區(qū)域A30中，Ni膜30b的表面與Cu膜30a及Ni膜30b的側(cè)面露出，在焊盤圖形形成區(qū)域A30以外的區(qū)域，有Cu籽晶層27露出。接下來，對構(gòu)成焊盤圖形30的Ni膜30b進行與實施方式2同樣的處理，形成Ni的鈍化膜35。接下來，如圖28所示，通過與實施方式2同樣的濕式蝕刻，依序除去焊盤圖形形成區(qū)域A30以外的區(qū)域的Cu籽晶層27與阻擋膜(Cr膜)25。由上述Cu的薄膜構(gòu)成的Cu籽晶層27的蝕刻液，如實施方式2中所詳細說明的，可使用硫酸過氧化氫混合物或硝酸過氧化氫混合物，不僅可溶解Cu，也可溶解Ni。但是，在本實施方式中，由于在Ni膜30b的表面及側(cè)面形成有Ni的鈍化膜35，因此能夠防止Ni膜30b被蝕刻(膜損耗)。結(jié)果，可獲得如下效果。(I)由于可防止Ni膜30b被蝕刻，所以可從開始就將Ni膜30b較薄形成，從而可抑制成本。(2)因考慮到Ni膜31b的膜損耗而將Ni膜31b較厚形成時，如實施方式2所述，所述膜的應(yīng)力將變大，與之相比，本實施方式可獲得降低膜應(yīng)力，減少搬送錯誤以及提高半導(dǎo)體器件的特性等效果。(3)而且，由于在焊盤圖形30的側(cè)面也形成有Ni的鈍化膜35，因此能夠減少Ni膜30b的側(cè)面蝕刻。即，當未形成有Ni的鈍化膜35時，焊盤圖形30的Ni膜30b的側(cè)面會曝露于硫酸過氧化氫混合物或硝酸過氧化氫混合物中，因此Ni膜30b的蝕刻(侵蝕)將從上述側(cè)面開始。所述侵蝕部成為基點而使焊盤圖形30變得易于剝離。尤其是由于焊盤圖形30的圖形面積小，因此更易于剝離。對此，在本實施方式可減少Ni膜30b的側(cè)面蝕刻，從而可降低焊盤圖形30的剝離性。 接下來，在除去焊盤圖形形成區(qū)域A30以外的區(qū)域的Cu籽晶層27與阻擋膜(Cr膜)25之后，如圖29所示，在包含Ni的鈍化膜35上的第三保護絕緣膜24上，例如涂敷感光性聚酰亞胺膜作為表面保護絕緣膜41。接下來，對感光性聚酰亞胺膜進行曝光及顯影，從而選擇性地除去感光性聚酰亞胺膜，由此形成開口部0A2。所述開口部0A2位于焊盤圖形30的上部，并與焊盤區(qū)域(Pd)對應(yīng)。接下來，除去從開口部0A2露出的Ni的鈍化膜35。除去鈍化膜35可通過實施方式2中所說明的在還原性氣氛下的等離子處理進行。接下來，如圖30所示，在開口部0A2的內(nèi)部的Ni膜3 Ib上，通過無電解電鍍法(取代電鍍法)形成Au膜33b。Au膜33b的膜厚為10 200nm左右。所述Au膜33b的表面成為焊盤區(qū)域(突起電極形成區(qū)域)Pd。
之后的步驟圖中雖未示出，但與實施方式2同樣，在焊盤區(qū)域Pd上形成突起電極BP0例如，在Au膜33b (焊盤區(qū)域Pd)上，利用助焊劑等臨時固定焊錫球，并進行焊錫回流處理(回流處理、熱處理)，使焊錫熔融、再固化，從而在焊盤區(qū)域Pd上形成由焊錫構(gòu)成的突起電極BP (請參照圖13)。[安裝工序]接下來，根據(jù)需要進行探針測試及熔絲編程工序之后，如實施方式2所述切斷半導(dǎo)體襯底(晶片)1，且以面朝下接合于布線基板上。以上，基于所述實施方式I 3具體說明了由本案發(fā)明人完成的發(fā)明，但本發(fā)明并不限定于上述實施方式I 3，當然能夠在不脫離其主旨的范圍內(nèi)實施種種變更。例如，在實施方式I中，形成有兩層布線層(Ml、M2)，而在實施方式2及3中，形成有五層布線層(Ml M5)，但布線層的數(shù)量并無限制，而且，構(gòu)成布線的導(dǎo)電性材料也可以適當變更。產(chǎn)業(yè)上之可利件本發(fā)明涉及半導(dǎo)體器件的制造方法及半導(dǎo)體器件，尤其適合適用于具有Cu-Ni布線的半導(dǎo)體器件的制造方法以及具有Cu-Ni布線的半導(dǎo)體器件的結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于， 包括以下工序(a)至工序⑴ 工序(a)，即在基板的上方形成由導(dǎo)電性膜構(gòu)成的第一布線的工序； 工序(b)，即在所述第一布線上形成第一絕緣膜的工序，其中，所述第一絕緣膜中露出所述第一布線的第一區(qū)域； 工序(C)，即形成從所述第一布線的所述第一區(qū)域延伸到所述第一絕緣膜上的第二布線的工序，并且該工序通過工序(Cl)至工序(c4)形成由第一銅膜、第二銅膜及鎳膜構(gòu)成的所述第二布線，其中，工序(Cl)，即在所述第一區(qū)域及所述第一絕緣膜上形成以銅為主成分的所述第一銅膜的工序；工序(c2)，即在所述第一銅膜上形成在所述第二布線的形成區(qū)域開口的第一掩膜的工序；工序(c3)，即在所述第二布線的形成區(qū)域的所述第一銅膜上通過電鍍成長形成以銅為主成分的所述第二銅膜的工序；工序(c4)，即在所述第二銅膜上形成以鎳為主成分的所述第一鎳膜的工序； 工序(d)，即在所述第二布線上的焊盤區(qū)域形成以金為主成分的金膜的工序； 工序(e)，即在所述工序(d)后除去所述第一掩膜，并對所述第一鎳膜實施鈍化處理，從而在所述第一鎳膜的表面形成鎳鈍化膜的工序，以及 工序(f)，即在所述工序(e)后對所述第一銅膜進行蝕刻的工序。
2.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述工序(C)與所述工序(d)之間執(zhí)行工序(g)，所述工序(g)包括 工序(gl)，即在所述第一鎳膜和所述第一掩膜上形成第二掩膜的工序，所述第二掩膜在位于所述第二布線上的所述焊盤區(qū)域開口 ；以及 工序(g2)，即在所述焊盤區(qū)域通過電鍍成長形成以鎳為主成分的第二鎳膜的工序， 所述工序(d)是指在所述第二鎳膜上形成所述金膜的工序， 所述工序(e)是指在所述工序(d)后除去所述第一掩膜及所述第二掩膜，并對所述第一鎳膜及所述第二鎳膜實施鈍化處理，從而在所述第一鎳膜的表面及所述第二鎳膜的側(cè)面形成鎳鈍化膜的工序。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于， 所述焊盤區(qū)域是包括所述第二布線的端部及其外圍的區(qū)域。
4.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(e)的鈍化處理是通過使所述第一鎳膜與含有過氧化氫水的處理液接觸而進行的。
5.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于， 所述處理液是含有氨和所述過氧化氫水的處理液。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述處理液加熱到25V以上使用。
7.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(e)的鈍化處理是通過在氧化性氣氛中對所述第一鎳膜進行等離子處理而進行的。
8.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(f)的蝕刻是使用含有硫酸和過氧化氫水的溶液或者含有硝酸和過氧化氫水的溶液來進行的。
9.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(Cl)是在所述第一區(qū)域及所述第一絕緣膜上形成阻擋膜之后，在所述阻擋膜上形成所述第一銅膜的工序。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于， 所述阻擋膜具有以鉻為主成分的鉻膜或者以鈦為主成分的鈦膜。
11.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 所述第一布線是具有以鋁為主成分的鋁膜的布線。
12.如權(quán)利要求I所述的半導(dǎo)體器件的制造方法，其特征在于， 包括工序(h)，該工序(h)即經(jīng)由導(dǎo)線將所述焊盤區(qū)域的金膜與安裝基板的外部端子進行連接的工序。
13.一種半導(dǎo)體器件的制造方法，其特征在于， 包括以下工序 工序(a)，即在基板的上方形成第一導(dǎo)電性膜的工序； 工序(b)，即在所述第一導(dǎo)電性膜上形成第一絕緣膜的工序，其中，所述第一絕緣膜中露出所述第一導(dǎo)電性膜的第一區(qū)域； 工序(C)，即形成位于所述第一導(dǎo)電性膜的第一區(qū)域及所述第一絕緣膜上的第二導(dǎo)電性膜的工序，并且該工序通過以下工序(Cl)至工序(c4)形成由第一銅膜、第二銅膜及鎳膜構(gòu)成的所述第二導(dǎo)電性膜，其中，工序(Cl)，即在所述第一區(qū)域及所述第一絕緣膜上形成以銅為主成分的所述第一銅膜的工序；工序(c2)，即在所述第一銅膜上形成在所述第二導(dǎo)電性膜的形成區(qū)域開口的第一掩膜的工序；工序(c3)，即在所述第二導(dǎo)電性膜的形成區(qū)域的所述第一銅膜上通過電鍍成長形成以銅為主成分的所述第二銅膜的工序；工序(c4)，即在所述第二銅膜上形成以鎳為主成分的所述鎳膜的工序； 工序(d)，即在所述工序(C)后除去所述第一掩膜，并對所述鎳膜實施鈍化處理，從而在所述鎳膜的表面形成鎳鈍化膜的工序； 工序(e)，即在所述工序(d)后對所述第一銅膜進行蝕刻的工序； 工序(f)，即除去所述第二導(dǎo)電性膜的焊盤區(qū)域上的所述鈍化膜的工序；以及 工序(g)，即在所述工序(f)后，在所述焊盤區(qū)域形成以金為主成分的金膜的工序。
14.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(f)是通過在還原性氣氛中的等離子處理來除去所述焊盤區(qū)域上的所述鈍化膜的工序。
15.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 所述還原性氣氛中的等離子處理為氫等離子處理。
16.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 所述還原性氣氛中的等離子處理為氨等離子處理。
17.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述工序(e)與所述工序(f)之間，具有工序(h)，該工序(h)是在所述第二導(dǎo)電性膜上形成在所述焊盤區(qū)域開口的第二絕緣膜的工序，所述工序(f)是將所述第二絕緣膜作為掩模，以除去所述焊盤區(qū)域上的所述鈍化膜的工序。
18.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述工序(g)之后，具有工序(i)，該工序(i)是在所述焊盤區(qū)域的所述金膜上形成突起電極的工序。
19.如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于， 所述第二導(dǎo)電性膜是將所述第一導(dǎo)電性膜的第一區(qū)域與所述突起電極進行電連接的布線。
20.如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于， 所述第二導(dǎo)電性膜為所述突起電極的基底層。
21.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于 所述工序(d)的鈍化處理是通過使所述第一鎳膜與含有過氧化氫水的處理液接觸而進行的。
22.如權(quán)利要求21所述的半導(dǎo)體器件的制造方法，其特征在于， 所述處理液為含有氨和所述過氧化氫水的處理液。
23.如權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于， 所述處理液加熱到25°C以上使用。
24.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，所述工序(d)的鈍化處理是通過在氧化性氣氛中對所述第一鎳膜進行等離子處理而進行的。
25.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(e)的蝕刻是使用含有硫酸和過氧化氫水的溶液或者含有硝酸和過氧化氫水的溶液來進行的。
26.一種半導(dǎo)體器件，其特征在于， 具有 (a)第一布線，所述第一布線由配置在基板上方的導(dǎo)電性膜構(gòu)成； (b)第一絕緣膜，所述第一絕緣膜配置在所述第一布線上，且具有將所述第一布線的第一區(qū)域露出的開口部； (C)第二布線，所述第二布線從所述導(dǎo)電性膜的第一區(qū)域延伸到所述第一絕緣膜上，且具有(Cl)以銅為主成分的銅膜及(c2)配置在所述銅膜上的以鎳為主成分的第一鎳膜； (d)以金為主成分的金膜，所述金膜位于所述第二布線的焊盤區(qū)域上且配置在所述第一鎳膜上；以及 (e)鎳鈍化膜，所述鎳鈍化膜配置在所述第二布線的所述第一鎳膜上， 其中，在所述第一鎳膜的表面形成有所述鈍化膜和所述金膜。
27.如權(quán)利要求26所述的半導(dǎo)體器件，其特征在于，具有 第二鎳膜，所述第二鎳膜位于所述第二布線的所述焊盤區(qū)域上，且配置在所述第一鎳膜與所述金膜之間， 并且，在所述第二鎳膜的側(cè)面也配置有所述鎳鈍化膜。
28.如權(quán)利要求27所述的半導(dǎo)體器件，其特征在于， 所述焊盤區(qū)域為包括所述第二布線的端部及其外圍的區(qū)域，且所述第二鎳膜覆蓋所述第二布線的側(cè)面。
29.如權(quán)利要求26所述的半導(dǎo)體器件，其特征在于，所述鎳鈍化膜是在使用含有氨和過氧化氫水的蝕刻液進行蝕刻時的蝕刻速率處于使用所述蝕刻液對鎳的自然氧化膜進行蝕刻時的蝕刻速率的百分之一以下的膜。
30.如權(quán)利要求26所述的半導(dǎo)體器件，其特征在于， 具有導(dǎo)線，所述導(dǎo)線連接所述焊盤區(qū)域的金膜與安裝基板的外部端子。
31.一種半導(dǎo)體器件，其特征在于， 具有 (a)第一導(dǎo)電性膜，所述第一導(dǎo)電性膜配置在基板的上方； (b)第一絕緣膜，所述第一絕緣膜配置在所述第一導(dǎo)電性膜上，且具有將所述第一導(dǎo)電性膜的第一區(qū)域露出的開口部； (C)第二導(dǎo)電性膜，所述第二導(dǎo)電性膜配置在所述第一導(dǎo)電性膜的第一區(qū)域及所述第一絕緣膜上，且具有(Cl)以銅為主成分的銅膜及(c2)配置在所述銅膜上的以鎳為主成分的鎳膜； (d)第二絕緣膜，所述第二絕緣膜在所述第二導(dǎo)電性膜的焊盤區(qū)域開口； (e)突起電極，所述突起電極位于所述第二導(dǎo)電性膜的焊盤區(qū)域上且配置在所述鎳膜的上方；以及 (f)鎳鈍化膜，所述鎳鈍化膜配置在由所述鎳膜與所述第二絕緣膜所包夾的區(qū)域內(nèi)。
32.如權(quán)利要求31所述的半導(dǎo)體器件，其特征在于， 所述第二導(dǎo)電性膜是將所述第一導(dǎo)電性膜的第一區(qū)域與所述突起電極進行電連接的布線。
33.如權(quán)利要求31所述的半導(dǎo)體器件，其特征在于， 所述第二導(dǎo)電性膜是所述突起電極的基底層。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法及半導(dǎo)體器件，所要解決的課題是如何制造出特性良好的半導(dǎo)體器件以及如何提高處理率及降低制造成本。通過在開口部(OA1)及絕緣膜(21、23)上形成銅的Cu籽晶層(27)的工序、在Cu籽晶層上形成光致抗蝕劑膜的工序、在Cu籽晶層上通過電鍍成長形成銅膜(31a)的工序及在銅膜上形成Ni膜(31b)的工序等形成再布線(31)后，在再布線(31)上的開口部(OA2、焊盤區(qū)域)形成Au膜(33b)，之后除去光致抗蝕劑膜并對Ni膜(31b)實施鈍化處理。隨后，對再布線(31)的形成區(qū)域以外的Cu籽晶層(27)進行蝕刻。根據(jù)所述工序，在Ni膜(31b)的表面形成有鈍化膜(35)，因此能夠減少因上述蝕刻造成的Ni膜(31b)的膜損耗。而且，還可減少因考慮到膜損耗而增加Ni膜的厚度所造成的基板變形而引起的問題。
文檔編號H01L21/768GK102623392SQ20121002282
公開日2012年8月1日 申請日期2012年1月10日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者江畑雄太郎, 米谷統(tǒng)多 申請人:瑞薩電子株式會社