專利名稱：Cmos半導(dǎo)體器件的金屬柵極結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，更具體地說是涉及金屬柵極結(jié)構(gòu)。
背景技術(shù)：
隨著技術(shù)節(jié)點的收縮，在一些集成電路(IC)設(shè)計中，已經(jīng)需要用金屬柵電極取代典型的多聚硅柵電極從而用縮小的部件尺寸改進(jìn)器件性能。將形成金屬柵極結(jié)構(gòu)的一個工藝稱為“柵極最后”工藝，其中最終的柵極結(jié)構(gòu)“最后”制造，其使得后續(xù)的工藝的數(shù)量降低了，后續(xù)的工藝包括必須在柵極的形成之后實施的高溫加工處理。然而，在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制造中實施這種部件和工藝是有挑戰(zhàn)的。 隨著器件之間的柵極長度和間隔的降低，這些問題加劇了。例如，很難對所有CMOS半導(dǎo)體器件實現(xiàn)穩(wěn)定的閾值電壓，因為相鄰柵極之間的原子擴(kuò)散導(dǎo)致CMOS半導(dǎo)體器件的閾值電壓的飄逸，從而增加器件不穩(wěn)定和/或器件失靈的可能性。因此，需要的是一種其中閾值電壓對工藝變化較不敏感的金屬柵極結(jié)構(gòu)。

發(fā)明內(nèi)容
在一個實施例中，CMOS半導(dǎo)體器件包括襯底，該襯底包括P-有源區(qū)域，N-有源區(qū)域，和插入所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域；在P-有源區(qū)域上方的P-金屬柵電極，P-金屬柵電極延伸到隔離區(qū)域的上方；和在N-有源區(qū)域上方具有第一寬度的N-金屬柵電極，N-金屬柵電極延伸到隔離區(qū)域的上方并且在隔離區(qū)域中具有與P-金屬柵電極電接觸的接觸段，其中接觸段具有比第一寬度大的第二寬度。在另一個實施例中，CMOS半導(dǎo)體器件包括襯底，該襯底包括P-有源區(qū)域，N-有源區(qū)域，和插入所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域；在P-有源區(qū)域上方的P-金屬柵電極，P-金屬柵電極延伸到隔離區(qū)域的上方；和在N-有源區(qū)域上方具有第一寬度的N-金屬柵電極，N-金屬柵電極延伸到隔離區(qū)域的上方并且在隔離區(qū)域中具有與P-金屬柵電極電接觸的接觸段，其中接觸段具有比第一寬度大的第二寬度，其中第二寬度與第一寬度的比是約I. 2到1.5。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中在所述P-有源區(qū)域上方的所述P-金屬柵電極具有與所述第一寬度相等的第三寬度。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一寬度在約IOnm到30nm的范圍內(nèi)。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中接觸所述N-金屬柵電極的所述P-金屬柵電極的接觸段具有小于所述第二寬度的第四寬度。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中接觸所述N-金屬柵電極的所述P-金屬柵電極的接觸段具有與所述第二寬度相等的第四寬度。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述N-金屬柵電極的所述接觸段與所述N-有源區(qū)域上方的所述N-金屬柵電極部分的中心線不對稱。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述N-金屬柵電極的所述接觸段的一邊與所述N-有源區(qū)域上方的所述N-金屬柵電極的一邊對齊。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述P-金屬柵電極包括P-功-函數(shù)金屬層。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述P-功-函數(shù)金屬層的厚度在約30埃到80埃的范圍內(nèi)。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述P-功-函數(shù)金屬層包括的材料選自由TiN, WN, TaNJP Ru 組成的組。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述N-金屬柵電極包括N-功-函數(shù)金屬層。
根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述N-功-函數(shù)金屬層的厚度在約30埃到80埃的范圍內(nèi)。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述N-功-函數(shù)金屬層包括的材料選自由Ti，Ag, Al, TiAl，TiAlN, TaC, TaCN, TaSiN, Mn，和 Zr 組成的組。在又一個實施例中，制造CMOS半導(dǎo)體器件的方法包括提供包括P-有源區(qū)域，N-有源區(qū)域，和插入所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域的襯底；在P-有源區(qū)域，N-有源區(qū)域，和隔離區(qū)域上方形成介電層；在介電層中形成第一開口，介電層在P-有源區(qū)域的整個長度上方延伸并且延伸到隔離區(qū)域中；用P-功-函數(shù)金屬層部分地填充第一開口 ；在介電層中在N-有源區(qū)域上方形成具有第一寬度的第二開口，第二開口在N-有源區(qū)域的整個長度上方延伸并且延伸到隔離區(qū)域中而且第二開口具有與第一開口連接的接觸段，其中接觸段具有比第一寬度大的第二寬度，用N-功-函數(shù)金屬層部分地填充第二開口 ；在第二開口中沉積信號金屬層；以及將信號金屬層平坦化。根據(jù)權(quán)利要求15所述的方法，其中形成所述第一開口的步驟在形成所述第二開口的步驟之后。根據(jù)本發(fā)明所述的方法，其中所述第二寬度與所述第一寬度的比是約I. 2到I. 5。根據(jù)本發(fā)明所述的方法，其中使用原子層沉積工藝實施部分填充所述第一開口的步驟。根據(jù)本發(fā)明所述的方法，其中使用物理汽相沉積方法實施部分填充所述第一開口的步驟。根據(jù)本發(fā)明所述的方法，其中使用物理汽相沉積方法實施在所述第一開口和所述第二開口中沉積信號金屬層的步驟。


當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖I是根據(jù)本發(fā)明的各個方面，示出制造包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的方法；圖2根據(jù)本發(fā)明的各個方面，示出包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的頂視圖。圖3A-圖3E根據(jù)本發(fā)明的各個方面，示出沿著圖2的線a_a截取的各個制造階段的橫截面視圖4根據(jù)本發(fā)明的各個方面，示出包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的頂視圖；圖5根據(jù)本發(fā)明的各個方面，示出包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的頂視圖；以及圖6根據(jù)本發(fā)明的各個方面，示出包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的頂視圖。
具體實施例方式據(jù)了解為了實施本發(fā)明的不同部件，以下公開提供了許多不同的實施例或?qū)嵗Ｒ韵旅枋鲈筒贾玫奶囟▽嵗院喕景l(fā)明。當(dāng)然這些僅僅是實例并不打算限定。例如，以下描述中第一部件形成在第二部件上方或上面可以包括其中第一部件與第二部件以直接接觸形成的實施例，并且也可包括其中額外的部件形成插入到第一部件和第二部件之 間的實施例，使得第一部件和第二部件可能不直接接觸。為了簡明和清楚，可以任意地以不同的尺寸繪制各種部件。另外，本發(fā)明可在各個實例中重復(fù)參照數(shù)字和/或字母。該重復(fù)是為了簡明和清楚，而且其本身沒有規(guī)定所述各種實施例和/或結(jié)構(gòu)之間的關(guān)系。另外，本發(fā)明提供“柵極最后”金屬柵極工藝的實例，然而，本領(lǐng)域的普通技術(shù)人員可以意識到對其他工藝的適用性和/或其他材料的用途。圖I是根據(jù)本發(fā)明的各個方面，示出用于制造包括金屬柵極結(jié)構(gòu)210(圖2中示出)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體器件200的方法的流程圖。圖2根據(jù)本發(fā)明的各個方面，示出包括金屬柵極結(jié)構(gòu)210的CMOS半導(dǎo)體器件200的頂視圖；而且圖3A-圖3E根據(jù)本發(fā)明的各個方面，示出沿著圖2的線a-a截取的各個制造階段的橫截面視圖?？梢宰⒁獾紺MOS半導(dǎo)體器件200的一部分可以用CMOS技術(shù)加工制造。因此，可以理解在圖I的方法100之前，之中，和之后可以提供附加的工藝，而且本文中可以只簡要描述一些其他工藝。同時，為了更好地理解本發(fā)明的發(fā)明構(gòu)思，簡化了圖I到圖3E。例如，盡管附圖為CMOS半導(dǎo)體器件200示出了金屬柵極結(jié)構(gòu)210，但是可以理解CMOS半導(dǎo)體器件200是集成電路(IC)的一部分，該集成電路(IC)可以包括許多其他器件，包括電阻器，電容器，電感器，保險絲等。圖2示出包括金屬柵極結(jié)構(gòu)210的CMOS半導(dǎo)體器件200的頂視圖，金屬柵極結(jié)構(gòu)210通過“柵極最后”工藝制造。提供了襯底202，襯底202包括P-有源區(qū)域204p，N-有源區(qū)域204η，和插入P-有源區(qū)域204ρ和N-有源區(qū)域204η之間的隔離區(qū)域206。CMOS半導(dǎo)體器件200包括P-型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(pMOSFET) 200p和η-型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(nM0SFET)200n。pM0SFET200p由在P-有源區(qū)域204p的溝道區(qū)域上方的P-金屬柵電極210p形成。P-金屬柵電極210p可以包括,但是不限于,P-功-函數(shù)金屬層212p和在P-功-函數(shù)金屬層上方的P-信號金屬層214p。在一個實施例中，P-金屬柵電極210p延伸到P-有源區(qū)域204p的外部和隔離區(qū)域206的上方從而與nM0SFET200n的N-金屬柵電極210η電接觸。nM0SFET200n由在N-有源區(qū)域204η的溝道區(qū)域上方的N-金屬柵電極210η形成。N-金屬柵電極210η可以包括,但是不限于,N-功-函數(shù)金屬層212η和在N-功-函數(shù)金屬層212η上方的N-信號金屬層214η。在一個實施例中,N-金屬柵電極210η延伸到N-有源區(qū)域204η的外部和隔離區(qū)域206上方并且在隔離區(qū)域206中具有接觸段216從而與P-金屬柵電極2IOp電連接。在本實施例中，在N-有源區(qū)域204η上的N-金屬柵電極210η具有第一寬度W1, W1的范圍是約10到30nm，而且接觸段216具有第二寬度W2，第二寬度W2大于第一寬度I。在一個實施例中，第二寬度W2與第一寬度W1的比是約I. 2到1.5。在另一個實施例中，在P-有源區(qū)域204p上的P-金屬柵電極210p具有第三寬度W3,第三寬度W3等于第一寬度Wp P-金屬柵電極210p與N-金屬柵電極210η接觸的接觸段216具有第四寬度W4，第四寬度W4等于第二寬度W2。P-金屬柵電極210p和N-金屬柵電極210η組合在一起并且在下文中稱為金屬柵極結(jié)構(gòu)210。

參照圖3Α，方法100開始于其中提供了襯底202的步驟102。襯底202可以包括硅襯底。襯底202可以可選地包括硅鍺，砷化鎵，或其他合適的半導(dǎo)體材料。襯底202可以還包括其他部件，例如各種摻雜區(qū)域，埋氧層，和/或外延層。另外，襯底202可以是絕緣體上半導(dǎo)體例如絕緣體上硅(SOI)。在其他實施例中，半導(dǎo)體襯底202可以包括摻雜的外延層，梯度的半導(dǎo)體層，和/或可以還包括覆蓋在另一個不同類型的半導(dǎo)體層上的半導(dǎo)體層，例如硅鍺層上的硅層。在其他實例中，化合物半導(dǎo)體襯底可以包括多層硅結(jié)構(gòu)或硅襯底可以包括多層化合物半導(dǎo)體結(jié)構(gòu)。在本實施例中，半導(dǎo)體襯底202可以包括pM0SFET200p的P-有源區(qū)域204p，nM0SFET200n的N-有源區(qū)域204η，和插入P-有源區(qū)域204ρ與N-有源區(qū)域204η之間的隔離區(qū)域206。有源區(qū)域204ρ，204η可以根據(jù)設(shè)計需求包括各種摻雜的結(jié)構(gòu)。例如，P-有源區(qū)域204ρ摻雜η-型摻雜劑，例如磷或砷；Ν-有源區(qū)域204η摻雜ρ-型摻雜劑，例如硼或BF2?？梢栽谝r底202上形成隔離區(qū)域206從而使各個有源區(qū)域204ρ，204η互相隔離。隔離區(qū)域206可以利用隔離技術(shù)，例如硅的局部氧化(LOCOS)或淺溝槽隔離(STI)，以限定和電隔離各個有源區(qū)域204ρ，204η。在本實施例中，隔離區(qū)域206包括STI。隔離區(qū)域206可以包括材料例如氧化硅，氮化硅，氮氧化硅，氟摻雜的硅酸鹽玻璃(FSG)，低-k介電材料，和/或其組合。隔離區(qū)域206 (在本實施例中是STI)可以通過任何合適的工藝形成。在一個實例中，STI的形成可以包括通過傳統(tǒng)的光刻工藝使半導(dǎo)體襯底202圖案化，在襯底202中蝕刻出溝槽(例如，通過使用干蝕刻，濕蝕刻，和/或等離子蝕刻工藝)，以及用介電材料填充溝槽(例如，通過使用化學(xué)汽相沉積工藝)。在一些實施例中，填充的溝槽可以具有多層結(jié)構(gòu)，例如填充了氮化硅或氧化硅的熱氧化襯墊層。再參照圖3A，柵極介電層208可以形成在襯底202上。在一些實施例中，柵極介電層208可以包括氧化硅，氮化硅，氮氧化硅，或高-k電介質(zhì)。高-k電介質(zhì)包括某些金屬氧化物。高_(dá)k電介質(zhì)使用的金屬氧化物的實例包括Li, Be, Mg, Ca, Sr, Sc, Y, Zr, Hf, Al,La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu的氧化物以及其混合物。在本實施例中，柵極介電層208是包括HfOx的高_(dá)k介電層，其厚度是在約10到30埃的范圍內(nèi)。柵極介電層208可以使用合適的工藝?yán)缭訉映练e(ALD)，化學(xué)汽相沉積(CVD)，物理汽相沉積(PVD)，熱氧化，UV-臭氧氧化，或其組合形成。柵極介電層208可以還包括界面層(未示出)以降低柵極介電層208和襯底202之間的損傷。界面層可以包括氧化硅。 在柵極最后工藝中，隨后虛擬柵電極層308形成在柵極介電層208上。在一些實施例中，虛擬柵電極層308可以包括單層或多層結(jié)構(gòu)。在本實施例中，虛擬柵電極層308可以包括多晶硅。另外，可以使用均勻的或梯度的摻雜方式用多晶硅摻雜虛擬柵電極層308。虛擬柵電極層308的厚度在約30nm到約60nm的范圍內(nèi)?？梢允褂玫蛪夯瘜W(xué)汽相沉積(LPCVD)工藝形成虛擬柵電極層308。在一個實施例中，在LPCVD熔爐中，在溫度為約580 V到650 V，壓力為約200mTorr到ITorr的條件下，使用硅烷(SiH4)或二氯硅烷(SiH2Cl2)作為硅源氣體實施LPCVD工藝。然后，使虛擬柵電極層308和柵極介電層208圖案化從而產(chǎn)生圖3A示出的結(jié)構(gòu)。通過合適的工藝?yán)缧繉⒐庾鑼?未示出)形成在虛擬柵電極層308上，然后通過合適的光刻圖案化方法圖案化從而在虛擬柵電極層308上形成圖案化的光阻部件。圖案化的光阻部件的寬度在約15到45nm的范圍內(nèi)。然后使用干蝕刻工藝將圖案化的光阻部件轉(zhuǎn)移到下面的層(即柵極介電層208和虛擬柵電極層308)從而形成P-虛擬柵極堆疊310p和N-虛擬柵極堆疊310n。然后剝離光阻層。在另一個實例中，硬掩模層(未示出)形成在虛擬柵電極層308上；圖案化的光阻層形成在硬掩模層上；將光阻層的圖案轉(zhuǎn)移到硬掩模層，然后轉(zhuǎn)移到虛擬柵電極層308和柵極介電層208從而形成P-虛擬柵極堆疊310p或N-虛擬柵極堆疊310n。硬掩模層包括 氧化硅?？蛇x地，硬掩模層可以可選地包括氮化硅，和/或氮氧化硅，而且可以使用方法例如CVD或PVD形成。硬掩模層的厚度在約100到800埃的范圍內(nèi)?？梢宰⒁獾紺MOS半導(dǎo)體器件200可以經(jīng)歷其他“柵極最后”工藝和其他CMOS技術(shù)加工以形成CMOS半導(dǎo)體器件200的各種部件。因此，本文中只簡要地討論各種部件。在“柵極最后”工藝中，CMOS半導(dǎo)體器件200的各種部件可以在P-金屬柵電極210p和N-金屬柵電極210n的形成之前形成。各種部件可以包括P-型和n-型輕摻雜源極/漏極(LDD)區(qū)域(未示出)以及處于有源區(qū)域204p，204n中和P-虛擬柵極堆疊310p和N-虛擬柵極堆疊310n對面的P-型和n-型源極/漏極(S/D)區(qū)域(未示出)。p-型LDD和S/D區(qū)域可以摻雜B或In，而n-型LDD和S/D區(qū)域可以摻雜P或As。圖I的方法100繼續(xù)到步驟104，其中通過在P-有源區(qū)域204p，N-有源區(qū)域204n，和隔離區(qū)域206上形成介電層而產(chǎn)生圖3A中的結(jié)構(gòu)。介電層可以包括單層或多層結(jié)構(gòu)。在一個實施例中，介電層包括柵極間隔306，柵極間隔306在P-虛擬柵極堆疊3IOp和N-虛擬柵極堆疊310n的相反側(cè)壁上。柵極間隔306可以由通過CVD工藝沉積的氧化硅，氮化硅或其他合適的材料形成。然后，可以在柵極間隔306，P-虛擬柵極堆疊310p，N-虛擬柵極堆疊310n和隔離區(qū)域206上形成層間介電(ILD)層312。ILD層312可以包括通過高縱橫比工藝(HARP)和高密度等離子(HDP)沉積工藝形成的氧化物。ILD層312沉積后，在ILD層312上實施化學(xué)機(jī)械拋光(CMP)以暴露出P-虛擬柵極堆疊310p和N-虛擬柵極堆疊310n。圖I中的方法100繼續(xù)到步驟106，其中通過在介電層中形成第一開口 320p(即在柵極間隔306之間)產(chǎn)生圖3B的結(jié)構(gòu)，第一開口 320p在P-有源區(qū)域204p的整個長度上方延伸并且延伸到隔離區(qū)域206中。在本實施例中，將柵極間隔306用作硬掩模，移除P-虛擬柵極堆疊310p的虛擬柵電極層308從而在柵極間隔306中形成第一開口 320p，而圖案化的光阻層(未示出)覆蓋N-虛擬柵極堆疊310n的虛擬柵電極層308。在一個實施例中，可以使用干蝕刻工藝移除P-虛擬柵極堆疊310p的虛擬柵電極層308。在一個實施例中，在約650到800W的源功率，約100到120W的偏置功率，和約60到200mTorr的壓力下，使用Cl2，HBr和He作為蝕刻氣體實施干蝕刻工藝。
圖I的方法100繼續(xù)到步驟108，其中通過用P-功-函數(shù)金屬層212p部分地填充第一開口 320p產(chǎn)生圖3C的結(jié)構(gòu)。P-功-函數(shù)金屬層212p的材料選自由TiN，WN，TaN和Ru組成的組?？梢酝ㄟ^ALD，CVD或其他合適的技術(shù)形成P-功-函數(shù)金屬層212p。P-功-函數(shù)金屬層212p的厚度在約30到80埃的范圍內(nèi)。在本實施例中，P-功-函數(shù)金屬層212p首先沉積在柵極介電層208，柵極間隔306，和ILD層312上以部分地覆蓋第一開口 320p。接下來的步驟是在P-功-函數(shù)金屬層212p的上方沉積P-信號金屬層214p以基本上填充第一開口 320p。P-信號金屬層214p的材料選自由Al，Cu和W組成的組。P-信號金屬層214可以通過CVD，PVD或其他合適的技術(shù)形成。然后，實施CMP工藝以移除P-信號金屬層214p的一部分和在第一開口 320p外部的P-功-函數(shù)金屬層212p。因此，當(dāng)?shù)竭_(dá)ILD層312時可以停止CMP工藝，從而提供基本 上平坦的表面。因此，P-金屬柵電極210p可以包括但是不限于P-功-函數(shù)金屬層212p和P-信號金屬層214p。圖I的方法100繼續(xù)到步驟110，其中通過在介電層中的N-有源區(qū)域204n上形成具有第一寬度W1的第二開口 320n(即柵極間隔306之間)而產(chǎn)生圖3D中的結(jié)構(gòu)，第二開口 320n在N-有源區(qū)域204n的整個長度上方延伸并且延伸到隔離區(qū)域206中而且具有與第一開口 320p連接的接觸段216，其中接觸段216具有比第一寬度W1大的第二寬度W2。在本實施例中，將柵極間隔306和P-金屬柵電極210p用作硬掩模，移除N-虛擬柵極堆疊310n的虛擬柵電極層308以形成柵極間隔306中的第二開口 320n。在一個實施例中，可以使用濕蝕刻和/或干蝕刻工藝移除N-虛擬柵極堆疊310n的虛擬柵電極層308。在一個實施例中，濕蝕刻工藝包括暴露在含有氫氧化銨，稀釋的HF，去離子水的氫氧化溶液，和/或其他合適的蝕刻劑溶液中。在另一個實施例中，可以在約650到800W的源功率，約100到120W的偏置功率，和約60到200mTorr的壓力條件下，使用Cl2，HBr和He作為蝕刻氣體實施干蝕刻工藝。圖I的方法100繼續(xù)到步驟112，其中通過使用N-功-函數(shù)金屬層212n部分地填充第二開口 320n產(chǎn)生圖3E中的結(jié)構(gòu)。N-功-函數(shù)金屬層212n的材料選自由Ti，Ag，Al，TiAl，TiAlN, TaC, TaCN, TaSiN, Mn,和Zr組成的組。N-功-函數(shù)金屬層212n的厚度在約30到80埃的范圍內(nèi)?？梢酝ㄟ^PVD或其他合適的技術(shù)形成N-功-函數(shù)金屬層212n。N-功-函數(shù)金屬層212n和P-功-函數(shù)金屬層212p在隔離區(qū)域206上互相電接觸。應(yīng)該注意到PVD工藝的陰影效應(yīng)尤其傾向于在第二開口 320n的入口處形成N-功-函數(shù)金屬層212n的金屬突出端，使得金屬突出端傾向于阻擋高縱橫比開口的入口，例如，第二開口 320n的入口。即使該金屬突出端實際上不會夾斷和關(guān)閉第二開口 320n，其也至少會降低第二開口 320n的入口處的直徑并且最終阻礙進(jìn)一步的金屬材料進(jìn)入到第二開口 320n中。因此，金屬突出端將在第二開口 320n的底部角落處產(chǎn)生較薄的N-功-函數(shù)金屬層212n部分。因此,N-信號金屬層214n和P-功-函數(shù)金屬層212p之間的濃度梯度可以驅(qū)動N-信號金屬層穿過N-功-函數(shù)金屬層212n的較薄部分流向P-功-函數(shù)金屬層212p，從而改變P-功-函數(shù)金屬層212p的功函數(shù)，導(dǎo)致pM0SFET200p的不穩(wěn)定閾值電壓。在本實施例中，N-金屬柵電極2IOn延伸到N-有源區(qū)域204n的外部，隔離區(qū)域206的上方，而且N-金屬柵電極210n在隔離區(qū)域206中具有接觸段216，接觸段216與P-金屬柵電極210p電接觸。由于接觸段216具有第二寬度W2,第二寬度W2大于N-有源區(qū)域204n上的N-金屬柵電極210n的第一寬度W1,因此由于低縱橫比，與在第二開口 320n的底部角落212b中的鄰近N-有源區(qū)域204n的N-功-函數(shù)金屬層212n相比，在第二開口 320n的底部角落212c中的鄰近接觸部分216的N-功-函數(shù)金屬層212n可以產(chǎn)生更厚的厚度。第二開口 320n的底部角落212c中的N-功-函數(shù)金屬層212n的較厚的厚度可以更有效地避免N-信號金屬層214n向P-功-函數(shù)金屬層212p的原子擴(kuò)散。因此，申請人制造CMOS半導(dǎo)體器件200的方法可以制造保持其功函數(shù)的P-金屬柵電極210p，從而不改變pM0SFET200p的閾值電壓，因此提高了器件性能。圖I中的方法100繼續(xù)到步驟114，其中通過在第二開口 320n中的N-功-函數(shù)金屬層212n上沉積N-信號金屬層214n以基本上填充第二開口 320n而產(chǎn)生圖3E中的結(jié)構(gòu)。N-信號金屬層214n的材料選自由Al, Cu和W組成的組。N-信號金屬層214n可以通過CVD，PVD或其他合適的技術(shù)形成。
圖I中的方法100繼續(xù)到步驟116，其中通過將N-信號金屬層214n平坦化而產(chǎn)生圖3E中的結(jié)構(gòu)。實施CMP以移除第二開口 320n外的N-信號金屬層214n和N-功-函數(shù)金屬層212n。因此，當(dāng)達(dá)到ILD層312時，CMP工藝可以停止，從而提供基本上平坦的表 面。因此，N-金屬柵電極210n可以包括但是不限于N-功-函數(shù)金屬層212n和N-信號金屬層214n。P-金屬柵電極210p和N-金屬柵電極210n結(jié)合在一起并且稱為金屬柵極結(jié)構(gòu)210。在另一個實施例中，形成第一開口 320p的步驟在形成第二開口 320n的步驟之后。參照圖4，圖4根據(jù)本發(fā)明的各個方面示出了包括金屬柵極結(jié)構(gòu)210的可替換的CMOS半導(dǎo)體器件400的頂視圖，金屬柵極結(jié)構(gòu)210是使用包括圖3A-圖3E中示出的步驟的方法制造的。為了簡明和清楚，圖2和圖4中的相同部件使用相同的標(biāo)號。在本實施例中，N-金屬柵電極2IOn的接觸段216與在N-有源區(qū)域204n上方的N-金屬柵電極2IOn的一部分的中心線b-b是不對稱的。在一個實施例中，N-金屬柵電極210n的接觸段216的一個邊210c與在N-有源區(qū)域204n上方的N-金屬柵電極210n的一個邊210d是對齊的。參照圖5，圖5根據(jù)本發(fā)明的各個方面示出了包括金屬柵極結(jié)構(gòu)210的可替換的CMOS半導(dǎo)體器件500的頂視圖，金屬柵極結(jié)構(gòu)210是使用包括圖3A-圖3E中示出的步驟的方法制造的。為了簡明和清楚，圖2和圖5中的相同部件使用相同的標(biāo)號。在本實施例中，P-金屬柵電極210p與N-金屬柵電極210n的接觸段216具有比第二寬度W2低的第五寬度W5。參照圖6，圖6根據(jù)本發(fā)明的各個方面示出了包括金屬柵極結(jié)構(gòu)210的可替換的CMOS半導(dǎo)體器件600的頂視圖，金屬柵極結(jié)構(gòu)210是使用包括圖3A-圖3E中示出的步驟的方法制造的。為了簡明和清楚，圖2和圖6中的相同部件使用相同的標(biāo)號。在本實施例中，N-金屬柵電極2IOn的接觸段216與在N-有源區(qū)域204n上方的N-金屬柵電極2IOn的一部分的中心線c-c是不對稱的。在一個實施例中，N-金屬柵電極210n的接觸段216的一個邊210c與在N-有源區(qū)域204n上方的N-金屬柵電極210n的一個邊210d是對齊的。第二開口 320n的底部角落212c中的N-功-函數(shù)金屬層212n的更厚的厚度可以更有效地防止N-信號金屬層214n向著P-功-函數(shù)金屬層212p的原子擴(kuò)散。因此，申請人的制造CMOS半導(dǎo)體器件200，400，500，600的方法可以制造P-金屬柵電極210p而同時保持其功函數(shù)，從而不改變pM0SFET200p的閾值電壓，因此提高了器件性能。
可以理解，CMOS半導(dǎo)體器件200，400，500，600可以經(jīng)歷進(jìn)一步的CMOS工藝以形成各種部件，例如觸點/通孔，互連金屬層，介電層，鈍化層等?？梢杂^察到改進(jìn)過的金屬柵極結(jié)構(gòu)210提供穩(wěn)定的功函數(shù)以保持pM0SFET200p的穩(wěn)定的閾值電壓，從而提高器件性能。雖然通過實例和根據(jù)優(yōu)選的實施例描述了本發(fā)明，但是應(yīng)理解本發(fā)明不限于公開的實施例。相反地，本發(fā)明意圖涵蓋各種改進(jìn)和相似的布置(對本領(lǐng)域的技術(shù)人員來說顯 而易見的)。因此，所附權(quán)利要求的范圍應(yīng)與最廣泛的解釋一致以涵蓋所有這些改進(jìn)和相似的布置。
權(quán)利要求
1.一種CMOS半導(dǎo)體器件，包括 襯底，所述襯底包括P-有源區(qū)域，N-有源區(qū)域，和介于所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域； 在所述P-有源區(qū)域上方的P-金屬柵電極，所述P-金屬柵電極延伸到所述隔離區(qū)域的上方；以及 在所述N-有源區(qū)域上方具有第一寬度的N-金屬柵電極，所述N-金屬柵電極延伸到所述隔離區(qū)域的上方并且具有在所述隔離區(qū)域中的接觸段，所述接觸段電接觸所述P-金屬柵電極，其中所述接觸段具有大于所述第一寬度的第二寬度。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述第二寬度與所述第一寬度的比是約I.2 到 I. 5。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中在所述P-有源區(qū)域上方的所述P-金屬柵電極具有與所述第一寬度相等的第三寬度。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述第一寬度在約IOnm到30nm的范圍內(nèi)。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中接觸所述N-金屬柵電極的所述P-金屬柵電極的接觸段具有小于所述第二寬度的第四寬度。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中接觸所述N-金屬柵電極的所述P-金屬柵電極的接觸段具有與所述第二寬度相等的第四寬度。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述N-金屬柵電極的所述接觸段相對于所述N-有源區(qū)域上方的所述N-金屬柵電極部分的中心線不對稱。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述N-金屬柵電極的所述接觸段的一邊與所述N-有源區(qū)域上方的所述N-金屬柵電極的一邊對齊。
9.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述P-金屬柵電極包括P-功-函數(shù)金屬層。
10.一種制造CMOS半導(dǎo)體器件的方法，包括 提供襯底，所述襯底包括P-有源區(qū)域，N-有源區(qū)域，和介于所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域； 在所述P-有源區(qū)域，N-有源區(qū)域，和隔離區(qū)域上方形成介電層； 在所述介電層中形成第一開口，所述第一開口在P-有源區(qū)域的整個長度上方延伸并且延伸到所述隔離區(qū)域中； 用P-功-函數(shù)金屬層部分地填充所述第一開口 ； 在所述介電層中的所述N-有源區(qū)域的上方形成具有第一寬度的第二開口，所述第二開口在所述N-有源區(qū)域的整個長度上方延伸并且延伸到所述隔離區(qū)域中，而且所述第二開口具有與所述第一開口連接的接觸段，其中所述接觸段具有大于所述第一寬度的第二寬度， 用N-功-函數(shù)金屬層部分地填充所述第二開口 ； 在所述第二開口中沉積信號金屬層；以及 將所述信號金屬層平坦化。
全文摘要
本發(fā)明關(guān)于集成電路制造，更具體地說是關(guān)于金屬柵極結(jié)構(gòu)。CMOS半導(dǎo)體器件的示例性結(jié)構(gòu)包括襯底，該襯底包括P-有源區(qū)域，N-有源區(qū)域，和插入所述P-有源區(qū)域和所述N-有源區(qū)域之間的隔離區(qū)域；在P-有源區(qū)域上方的P-金屬柵電極，P-金屬柵電極延伸到隔離區(qū)域的上方；和在N-有源區(qū)域上方具有第一寬度的N-金屬柵電極，N-金屬柵電極延伸到隔離區(qū)域的上方并且在隔離區(qū)域中具有與P-金屬柵電極電接觸的接觸段，其中接觸段具有比第一寬度大的第二寬度。
文檔編號H01L27/092GK102637685SQ201210020308
公開日2012年8月15日 申請日期2012年1月19日 優(yōu)先權(quán)日2011年2月11日
發(fā)明者莊學(xué)理, 張立偉, 朱鳴, 楊寶如, 林慧雯 申請人:臺灣積體電路制造股份有限公司