專利名稱：半導(dǎo)體器件和用于形成該半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及用于形成半導(dǎo)體器件的方法，更具體地說，本發(fā)明的實(shí)施例涉及用于在豎直柵極中所包括的半導(dǎo)體器件的反熔絲(ant1-fuse)以及用于形成該反熔絲的方法。
背景技術(shù)：
在制造過程中，當(dāng)在至少一個單位單元(cell，又稱為晶胞)中出現(xiàn)缺陷或故障時，半導(dǎo)體器件就不能用作存儲器件。具有至少一個故障單位單元的存儲器件被歸類為缺陷產(chǎn)品，并且導(dǎo)致生產(chǎn)效率降低。因此，引入了以存儲器件中所包括的冗余單元來取代缺陷單元的技術(shù)，以便修復(fù)存儲器件，從而提高產(chǎn)品產(chǎn)出率并降低產(chǎn)品成本。以冗余單元來取代缺陷單元的修復(fù)作業(yè)被設(shè)計成使用形成于各個單元陣列中的冗余行和/或冗余列，從而以冗余行或冗余列來取代包括了缺陷存儲單元的行或列。例如，如果在制造過程完成之后的檢測過程中檢測到缺陷單元，則在存儲器件的內(nèi)部電路中執(zhí)行下述程序操作以所輸入的用來訪問缺陷單元的地址來訪問冗余單元。因此，如果將與用于選擇缺陷單元的缺陷線路相 對應(yīng)的地址信號輸入到存儲器件中，則對用于選擇冗余單元的冗余線路進(jìn)行訪問，而不是訪問缺陷線路。典型的修復(fù)過程被設(shè)計成使用熔絲(fuse)。然而，因為用于對使用熔絲的半導(dǎo)體器件進(jìn)行修復(fù)的方法是在晶片級上執(zhí)行修復(fù)過程，所以該方法不適用于已封裝的半導(dǎo)體器件。因此，引入了使用反熔絲的新方法，以便克服上述修復(fù)方法的局限性。即使在已封裝的存儲器件之內(nèi)包括缺陷單元，使用反熔絲的方法仍然可以執(zhí)行能夠容易地修復(fù)缺陷單元的程序。反熔絲具有與熔絲相反的功能。也就是說，反熔絲開始具有較高的電阻，并且被設(shè)計為生成導(dǎo)電路徑；然而，熔絲開始具有較低的電阻，并且被設(shè)計為斷開導(dǎo)電路徑。通常，在兩個電導(dǎo)體之間用非常薄的介電材料形成反熔絲，該介電材料為非導(dǎo)電無定形材料例如二氧化硅、氮化硅、氧化鉭或ONO (二氧化硅-氮化硅-二氧化硅)。根據(jù)反熔絲的程序操作，在足夠的時間段中向反熔絲施加預(yù)定電壓，從而將位于兩個導(dǎo)體之間的介電材料擊穿。因此，反熔絲的兩個電導(dǎo)體發(fā)生短路，從而反熔絲具有非常低的電阻。因此,反熔絲在基本狀態(tài)為電閉合(electrically closed)。例如，反熔絲包括柵極，其形成在柵極絕緣膜上；接觸插塞，由介電薄膜將接觸插塞與柵極隔開預(yù)定距離；以及導(dǎo)電線路，其與接觸插塞相連。通常，將反熔絲設(shè)計為通過向接觸插塞施加較高的電壓來將介電薄膜擊穿以進(jìn)行操作。然而，當(dāng)位于有源區(qū)的邊緣的介電薄膜被擊穿時，半導(dǎo)體基板與柵極之間的柵極絕緣膜也被擊穿。結(jié)果，臨界電壓改變，從而器件可靠性劣化。另外，當(dāng)增大柵極的尺寸(例如，柵極寬度或長度)以便增強(qiáng)反熔絲的可靠性和穩(wěn)定性時，反熔絲所占據(jù)的面積與柵極尺寸成比例地增大。結(jié)果，在整個芯片區(qū)域中由反熔絲所占據(jù)的面積增大，導(dǎo)致生產(chǎn)率降低。此外，柵極絕緣膜能夠在柵極與半導(dǎo)體基板之間被擊穿，柵極和半導(dǎo)體基板由于柵極絕緣膜的擊穿而短路，因而器件的可靠性和穩(wěn)定性劣化。

發(fā)明內(nèi)容
本發(fā)明的各個實(shí)施例旨在提供一種用于形成半導(dǎo)體器件的方法，以便充分地解決由于背景技術(shù)的局限性和缺點(diǎn)而引起的一個或更多的問題。本發(fā)明的實(shí)施例涉及一種用于形成半導(dǎo)體器件的方法，該方法避免了純晶粒(netdie)的生產(chǎn)率降低，盡管增大了反熔絲所占據(jù)的面積來提高反熔絲的可靠性和穩(wěn)定性。此夕卜，因為防止了位于柵極和半導(dǎo)體基板的重疊區(qū)域處的柵極絕緣膜被擊穿，所以柵極和半導(dǎo)體基板不會短路。根據(jù)本發(fā)明的一個實(shí)施例，一種半導(dǎo)體器件包括線圖案，其形成在半導(dǎo)體基板上；器件隔離膜，其形成在所述線圖案的中心部分處；接觸部分，其形成在所述線圖案的兩偵牝并且被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。所述器件隔離膜可以是由器件隔離膜和覆蓋膜形成的層狀結(jié)構(gòu)(疊層結(jié)構(gòu))。所述器件隔離膜可以包括氧化物膜，并且所述覆蓋膜包括氮化物膜。所述半導(dǎo)體器件還可以包括接面區(qū)域，所述接面區(qū)域形成在所述線圖案的兩側(cè)處并且與側(cè)壁觸點(diǎn)相連。所述接面區(qū)域可以包括η型雜質(zhì)離子。所述位線可以包括摻雜的多晶硅。所述氧化物膜可以形成為具有在大約20Α至25 A之間的厚度。所述氧化物膜可以被施加到所述位線上的偏壓擊穿。所述氧化物膜在所述位線與所述接面區(qū)域之間的重疊區(qū)域中被擊穿。

根據(jù)本發(fā)明的另一個實(shí)施例，一種用于形成半導(dǎo)體器件的方法包括在半導(dǎo)體基板上形成線圖案；通過蝕刻所述線圖案的中心部分來形成溝槽；通過在所述溝槽中填充絕緣膜來形成器件隔離膜；在所述線圖案的兩側(cè)處形成側(cè)壁觸點(diǎn)；在所述側(cè)壁觸點(diǎn)處的所述線圖案上形成氧化物膜；以及在所述線圖案之間的部分形成與所述側(cè)壁觸點(diǎn)相連的位線。形成所述器件隔離膜的步驟可以包括在包括所述溝槽的所述線圖案上形成器件隔離絕緣膜；蝕刻所述器件隔離絕緣膜，直到所述線圖案的頂部為止；以及在所述器件隔離絕緣膜上形成覆蓋膜。形成所述側(cè)壁觸點(diǎn)的步驟可以包括在所述線圖案之間的底部形成埋入式多晶硅層；在從所述埋入式多晶硅層露出的所述線圖案上形成襯墊氮化物膜；通過進(jìn)一步蝕刻所述埋入式多晶硅層而露出所述襯墊氮化物膜的下部的線圖案；以及將所述埋入式多晶硅層移除。所述方法還可以包括在形成所述側(cè)壁觸點(diǎn)之后，經(jīng)由所述側(cè)壁觸點(diǎn)在所述線圖案的兩側(cè)處形成接面區(qū)域。形成所述接面區(qū)域的步驟可以包括經(jīng)由所述側(cè)壁觸點(diǎn)植入η型雜質(zhì)離子，從而形成所述接面區(qū)域。在所述氧化物膜的形成中，所述氧化物膜可以形成為具有在大約20Α至25Α之間的厚度。形成所述位線的步驟還可以包括在包括所述線圖案的整個所述半導(dǎo)體基板上形成摻雜的多晶硅層；以及以如下方式蝕刻所述摻雜的多晶硅層僅在所述線圖案之間的底部保留所述摻雜的多晶硅層。所述氧化物膜可以被施加到所述位線和所述接面區(qū)域上的偏壓擊穿。所述氧化物在所述位線與所述接面區(qū)域之間的重疊區(qū)域中可以被擊穿。根據(jù)本發(fā)明的另一個實(shí)施例，一種存儲單元包括晶體管，其包括柵極和柵極接面區(qū)域；儲存單元，其與所述柵極接面區(qū)域相連；接觸部分，其形成在所述線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。所述氧化物膜可以被施加到所述位線上的偏壓擊穿。所述儲存單元可以是電容器。所述柵極可以是豎直柵極。根據(jù)本發(fā)明的另一個實(shí)施例，一種存儲單元陣列包括一個或更多的存儲單元。各個存儲單元包括晶體管，其包括柵極和柵極接面區(qū)域；儲存單元，其與所述柵極接面區(qū)域相連；接觸部分，其形成在所述線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。所述氧化物膜可以被施加到所述位線上的偏壓擊穿。根據(jù)本發(fā)明的另一個實(shí)施例，一種存儲器件包括核心電路區(qū)域；以及存儲單元陣列。所述存儲單元陣列包括晶體管，其包括柵極和柵極接面區(qū)域；儲存單元，其與所述柵極接面區(qū)域相連；接觸部分，其形成在所述線圖案的兩側(cè)上，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處，并且與所述接觸部分相連。所述核心電路區(qū)域可以包括行譯碼器，其用于從所述存儲單元陣列的字線中選擇一條字線；列譯碼器，其用于從所述存儲單元陣列的位線中選擇一條位線；以及讀出放大器，其用于讀出存儲在所述 行譯碼器和所述列譯碼器所選擇的存儲單元中的數(shù)據(jù)。根據(jù)本發(fā)明的另一個實(shí)施例，一種存儲組件包括晶體管，其包括柵極和柵極接面區(qū)域；儲存單元，其與所述柵極接面區(qū)域相連；存儲器件，其包括半導(dǎo)體單元陣列、行譯碼器、列譯碼器和讀出放大器；以及外部輸入輸出(I/o)線路。所述半導(dǎo)體單元陣列包括接觸部分，其形成在線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。所述存儲器件還可以包括數(shù)據(jù)輸入緩沖器、指令/地址輸入緩沖器和電阻器。所述外部輸入輸出(I/O)線路與所述存儲器件電連接。根據(jù)本發(fā)明的另一個實(shí)施例，一種存儲系統(tǒng)包括晶體管，其包括柵極和柵極接面區(qū)域；儲存單元，其與所述接面區(qū)域相連；多個存儲組件，各個存儲組件包括存儲器件，其包括存儲單元陣列、行譯碼器、列譯碼器和讀出放大器；和指令鏈路和數(shù)據(jù)鏈路；以及存儲控制器，其用于向所述存儲組件發(fā)送數(shù)據(jù)和指令/地址信號或從所述存儲組件接收數(shù)據(jù)和指令/地址信號。所述存儲單元陣列包括接觸部分，其形成在線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。


圖1是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的剖視圖。圖2A至圖21是示出根據(jù)本發(fā)明實(shí)施例的用于制造半導(dǎo)體器件的方法的剖視圖。圖3是示出根據(jù)本發(fā)明實(shí)施例的單元陣列的框圖。圖4是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的框圖。圖5是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體組件的框圖。圖6是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。
具體實(shí)施例方式現(xiàn)在，將參考附圖所示的實(shí)例來詳細(xì)描述本發(fā)明的實(shí)施例。有可能在附圖中始終以相同的附圖標(biāo)記來表示相同或相似的部件。圖1是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的剖視圖。參考圖1和圖2，根據(jù)本發(fā)明的半導(dǎo)體器件包括線圖案110，其形成在半導(dǎo)體基板100上；以及器件隔離絕緣膜135，其形成在線圖案110的中心部分處。通過蝕刻半導(dǎo)體基板100來形成線圖案110。器件隔離絕緣膜135被形成為將一個線圖案110劃分為兩部分。另外，在線圖案110的兩側(cè)形成側(cè)壁觸點(diǎn)145。由于線圖案110被劃分為兩部分，因此在線圖案110的兩側(cè)中的每一側(cè)均形成一個側(cè)壁觸點(diǎn)145。側(cè)壁觸點(diǎn)145用作反熔絲的擊穿部分(rupture part)。在設(shè)置在線圖案110之間的底部處形成與側(cè)壁觸點(diǎn)145相連的埋入式位線160。埋入式位 線160可以包括摻雜的多晶硅層。另外，在從側(cè)壁觸點(diǎn)145露出的線圖案110與位線160之間形成非導(dǎo)電阻擋膜155。優(yōu)選地，非導(dǎo)電阻擋膜155可以形成為具有20A至25A的厚度。在這種情況下，非導(dǎo)電阻擋膜155用作被從反熔絲接收的電壓擊穿的絕緣膜。本發(fā)明的實(shí)施例提供反熔絲，其中，位于位線160與線圖案110之間的接觸部分的非導(dǎo)電阻擋膜155被施加到位線160和接面(junction，又稱為結(jié))區(qū)域150上的偏壓擊穿。結(jié)果，僅在位線160和接面區(qū)域150的重疊區(qū)域中的非導(dǎo)電阻擋膜155容易被擊穿，從而可以提高半導(dǎo)體器件的可靠性和穩(wěn)定性。在下文中，將參考圖2A至圖21描述根據(jù)本發(fā)明的一個實(shí)施例的用于制造半導(dǎo)體器件的方法。圖2A至圖21是示出根據(jù)本發(fā)明實(shí)施例的用于制造半導(dǎo)體器件的方法的剖視圖。如圖1和圖21所示，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件包括用作冗余單元的豎直的反熔絲。豎直的反熔絲包括第一柱狀件110-1，其從基板延伸；接面150，其形成在第一柱狀件110-1中；非導(dǎo)電阻擋膜155(155-1和155-2)，其在第一柱狀件110-1的第一側(cè)壁上形成為與接面150相連；以及位線160，其與非導(dǎo)電阻擋膜155相連。豎直的反熔絲還可以用作默認(rèn)的正常單元，而不是冗余單元。非導(dǎo)電阻擋膜155被構(gòu)造為當(dāng)在非導(dǎo)電阻擋膜155上施加預(yù)定電偏壓(electrical bias)時,非導(dǎo)電阻擋膜155被擊穿。經(jīng)由位線160在非導(dǎo)電阻擋膜155上施加預(yù)定電偏壓。豎直的反熔絲還包括器件隔離圖案135，器件隔離圖案135形成在第一柱狀件110-1的第二側(cè)壁上并且具有以下厚度該厚度能夠防止預(yù)定電偏壓將相鄰的豎直反熔絲的第二非導(dǎo)電阻擋膜155-2擊穿。豎直的反熔絲和相鄰的豎直反熔絲被構(gòu)造為相對于器件隔離圖案135彼此對稱。可以如下地形成根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件。參見圖2A，形成從基板100延伸的線圖案110。參見圖2B至圖2E，在線圖案110的中間形成器件隔離圖案135，以便形成被器件隔離圖案135隔開的第一柱狀件110-1和第二柱狀件110-2。參見圖2H，在線圖案110中形成接面150。然后，參見圖2H，在第一柱狀件110-1的第一側(cè)壁上形成與接面150相連的非導(dǎo)電阻擋膜155。參見圖21，形成與非導(dǎo)電阻擋膜155相連的位線160。非導(dǎo)電阻擋膜155被構(gòu)造為當(dāng)經(jīng)由位線160在非導(dǎo)電阻擋膜155上施加給定電偏壓時，非導(dǎo)電阻擋膜155被擊穿。當(dāng)線圖案110具有第一寬度并且第一柱狀件110-1具有第二寬度時，第二寬度可以大約是第一寬度的1/3?？梢酝ㄟ^在圖21所示的半導(dǎo)體器件的非導(dǎo)電阻擋膜155上施加給定電偏壓來將非導(dǎo)電阻擋膜155擊穿，從而執(zhí)行用于對根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件進(jìn)行修復(fù)的方法。在下文中，將參考圖2 A至圖21來更詳細(xì)地描述本發(fā)明。參考圖2A，在半導(dǎo)體基板100上形成硬掩模圖案105，并且使用硬掩模圖案105作為蝕刻掩模來蝕刻半導(dǎo)體基板100，從而形成線圖案110。在線圖案110上形成第一襯墊氧化物膜115a。在包括線圖案110的半導(dǎo)體基板100的整個表面上形成埋入式多晶硅層120。在埋入式多晶硅層120上形成硬掩模層125和防反射膜127。硬掩模層125可以由無定形碳形成。防反射膜127可以由氮氧化硅(SiON)膜形成。參考圖2B，在防反射膜127上形成光阻圖案(未示出)，光阻圖案被構(gòu)造為使線圖案110的中心部分敞開。然后，使用光阻圖案(未示出)作為蝕刻掩模來蝕刻防反射膜127和硬掩模層125。在將光阻圖案(未示出)移除之后，使用已蝕刻的防反射膜127和已蝕刻的硬掩模層125作為蝕刻掩模，對埋入式多晶硅層120、硬掩模圖案105和線圖案110進(jìn)行蝕刻，從而形成器件隔離溝槽117。線圖案110被劃分為第一線圖案110-1和第二線圖案110-2。然后，將防反射膜127和硬掩模層125移除。執(zhí)行氧化工序，以便在從器件隔離溝槽117露出的第一線圖案110-1和第二線圖案110-2上形成第二襯墊氧化物膜115b。然后執(zhí)行清潔工序。參考圖2C，在包括器件隔離溝槽117在內(nèi)的半導(dǎo)體基板100的表面上形成第一襯墊氮化物膜130。在包括第一襯墊氮化物膜130在內(nèi)的半導(dǎo)體基板100上形成器件隔離絕緣膜135。器件隔離絕緣膜135可以由氧化物膜形成，優(yōu)選地由旋涂介電(SOD)氧化物膜形成。局部地蝕刻器件隔離絕緣膜135，以使其保留在器件隔離溝槽117中。在這種情況下，可以基于第一線圖案110-1和第二線圖案110-2的頂部來確定已蝕刻的器件隔離絕緣膜135的高度。也就是說，器件隔離絕緣膜135和線圖案110 —樣高。參考圖2D，在器件隔離絕緣膜135和第一襯墊氮化物膜130上形成覆蓋膜(capping film) 135。覆蓋膜135形成于器件隔離溝槽117的頂部中。覆蓋膜135可以包括具有氮化物膜的材料。參考圖2E，通過平坦化工序來蝕刻覆蓋膜135、第一襯墊氮化物膜130和埋入式多晶硅層120，從而使硬掩模圖案105露出。參考圖2F，通過回蝕工序來對線圖案110之間的埋入式多晶硅層120進(jìn)行蝕刻。僅在線圖案Iio之間的底部中保留有已蝕刻的埋入式多晶硅層120。然后，執(zhí)行清潔工序。參考圖2G，不但在從埋入式多晶硅層120露出的線圖案110上而且在硬掩模105上形成第二襯墊氮化物膜140。然后，進(jìn)一步對埋入式多晶硅層120和第一襯墊氧化物膜115a進(jìn)行局部地蝕刻，以便形成使線圖案110露出的側(cè)壁觸點(diǎn)145。側(cè)壁觸點(diǎn)145用作反熔絲的擊穿部分。由于一個線圖案110被劃分為兩部分，所以在一個線圖案Iio上形成兩個側(cè)壁觸點(diǎn)145。參考圖2H，經(jīng)由側(cè)壁觸點(diǎn)145將η型雜質(zhì)離子植入線圖案110中，從而形成接面區(qū)域150?？梢酝ㄟ^等離子摻雜(PLAD)工序來執(zhí)行用于形成接面區(qū)域150的雜質(zhì)離子植入。然后，在從側(cè)壁觸點(diǎn)145露出的線圖案110上形成非導(dǎo)電阻擋膜155。非導(dǎo)電阻擋膜155可以由氧化物膜形成。優(yōu)選地，氧化物膜可以形成為具有大約在20Α至25Α之間的厚度。在這種情況下，非導(dǎo)電阻擋膜155可以用作反熔絲阻擋膜，反熔絲阻擋膜應(yīng)當(dāng)被施加在反熔絲上的電壓或電流偏壓擊穿。然后，將埋入式多晶硅層120移除。參考圖21，在包括線圖案110的半導(dǎo)體基板100的整個表面上形成摻雜的多晶硅層。通過回蝕工序來蝕刻摻雜多晶硅層，從而只保留線圖案110之間的底部中的摻雜多晶硅層，從而形成埋入式位線160。在這種情況下，埋入式位線160可以優(yōu)選地形成為達(dá)到側(cè)壁觸點(diǎn)145頂部的高度。在埋入式位線160和第一襯墊氮化物膜140上形成第二襯墊氮化物膜165。然后，在包括第二襯墊氮化物膜165的半導(dǎo)體基板100的表面上形成絕緣膜170。對絕緣膜170進(jìn)行蝕刻，直到形成在硬掩模圖案105上的第二襯墊氮化物膜165露出為止。盡管在附圖中沒有示出，但還可以在后續(xù)工序中另外形成豎直柵極。在本方法的實(shí)施例中設(shè)置下述反熔絲其中，由于接面區(qū)域150(或第一半導(dǎo)體柱狀件110-1)與位線160之間的偏壓差,施加在非導(dǎo)電阻擋膜155上的偏壓將位于摻雜多晶硅層160與線圖案110之間的非導(dǎo)電阻擋膜155擊穿。器件隔離圖案135防止所施加的偏壓影響相鄰的柱狀反熔絲的另一個接面區(qū)域150(或半導(dǎo)體柱狀件110-2)。結(jié)果，在保持第二氧化物膜155-2完好的同時，僅有在位線160與接面區(qū)域150之間的界面處的非導(dǎo)電阻擋膜155被容易地?fù)舸?。這樣，提高了半導(dǎo)體器件的可靠性和穩(wěn)定性。盡管形成于第一線圖案110-1上的非導(dǎo)電阻擋膜155被擊穿并形成閉路，但能保留第二線圖案110-2的第二氧化物膜155-2的完整性并形成開路。圖3是示出根據(jù)本發(fā)明實(shí)施例的單元陣列的框圖。參考圖3，單元陣列包括多 個存儲單元，并且各個存儲單元均包括一個晶體管和一個電容器。這種存儲單元位于位線BLl、……、BLn與字線WL1、……、WLm的交叉處。存儲單元可以響應(yīng)于施加在由列譯碼器和行譯碼器所選擇的任意位線(BL1、……、BLn)和任意字線(WLl、……、WLm)上的電壓來存儲或輸出數(shù)據(jù)。
在圖3所示的半導(dǎo)體單元陣列中，單元陣列的位線(BL1、......、BLn)的第一方向
(即，位線方向)是縱向方向，而字線(WL1、……、WLm)的第二方向(即，字線方向)是橫向方向，從而位線(BLl、……、BLn)和字線(WLl、……、WLm)交叉。晶體管的第一端子(例如，漏極端子)與位線(BL1、……、BLn)相連，晶體管的第二端子(例如，源極端子)與電容器相連，并且晶體管的第三端子(例如，柵極端子)可以與字線(WL1、……、WLm)相連。在存儲單元陣列中可以設(shè)置包括有位線(BLl、……、BLn)和字線(WLl、……、WLm)的多個存儲單兀。在這種情況下，位線形成為如圖1所示，并且設(shè)有下述反熔絲其中，形成在位線160與線圖案110之間的接觸部分處的非導(dǎo)電阻擋膜155被施加到位線160和接面區(qū)域150上的偏壓擊穿。如上所述，根據(jù)本發(fā)明的半導(dǎo)體單元陣列能夠容易地?fù)舸┪挥谖痪€160和接面區(qū)域150的重疊區(qū)域處的非導(dǎo)電阻擋膜155，從而可以提高半導(dǎo)體器件的可靠性和穩(wěn)定性。圖4是示出根據(jù)本發(fā)明的半導(dǎo)體器件的框圖。參考圖4，半導(dǎo)體器件可以包括單元陣列、行譯碼器、列譯碼器和讀出放大器(SA)。行譯碼器從半導(dǎo)體單元陣列的多條字線中選擇與要執(zhí)行讀出或?qū)懭氩僮鞯拇鎯卧鄬?yīng)的字線，并且將字線選擇信號(RS)輸出至半導(dǎo)體單元陣列。另外，列譯碼器從半導(dǎo)體單元陣列的多條位線中選擇與要執(zhí)行讀出或?qū)懭氩僮鞯拇鎯卧鄬?yīng)的位線，并且將位線選擇信號(CS)輸出至半導(dǎo)體單元陣列。另外，讀出放大器(SA)可以對存儲在由行譯碼器和列譯碼器所選擇的存儲單元中的數(shù)據(jù)(BDS)進(jìn)行讀取。在這種情況下，位線形成為如圖1所示，并且設(shè)置這樣的反熔絲其中，形成于位線160與線圖案110之間的接觸部分處的非導(dǎo)電阻擋膜155被施加到位線160和接面區(qū)域150上的偏壓擊穿。如上所述，根據(jù)本 發(fā)明的半導(dǎo)體單元陣列能夠容易地?fù)舸┪挥谖痪€160和接面區(qū)域150的重疊區(qū)域處的非導(dǎo)電阻擋膜155，從而可以提高半導(dǎo)體器件的可靠性和穩(wěn)定性。圖5是示出根據(jù)本發(fā)明的半導(dǎo)體組件的框圖。參考圖5，半導(dǎo)體組件包括多個半導(dǎo)體器件(芯片)，其安裝在組件基板上；指令鏈路，其允許各個半導(dǎo)體器件從外部控制器(未示出)接收控制信號(地址信號(ADDR)J^令信號(CMD)和時鐘信號(CLK));以及數(shù)據(jù)鏈路，其與半導(dǎo)體器件相聯(lián)接以便發(fā)送數(shù)據(jù)。另外，指令鏈路及數(shù)據(jù)鏈路可以形成為與常規(guī)半導(dǎo)體組件的指令鏈路和數(shù)據(jù)鏈路相同或相似。盡管圖5示出了安裝在組件基板的正面上的八個半導(dǎo)體芯片，但應(yīng)該注意到，也可以將半導(dǎo)體芯片安裝在組件基板的背面上。也就是說，可以將半導(dǎo)體芯片安裝在組件基板的一側(cè)或兩側(cè)，并且所安裝的半導(dǎo)體芯片的數(shù)量不限于圖5的實(shí)例的情況。另外，組件基板的材料和構(gòu)造不限于圖5的情況，組件基板也可以由其它的材料或構(gòu)造形成。在這種情況下，位線形成為如圖1所示，并且設(shè)置這樣的反熔絲其中，形成于位線160與線圖案110之間的接觸部分處的非導(dǎo)電阻擋膜155被施加到位線160和接面區(qū)域150上的偏壓擊穿。如上所述，根據(jù)本發(fā)明的半導(dǎo)體組件能夠容易地?fù)舸┪挥谖痪€160和接面區(qū)域150的重疊區(qū)域處的非導(dǎo)電阻擋膜155，從而可以提高半導(dǎo)體器件的可靠性和穩(wěn)定性。
圖6是示出根據(jù)本發(fā)明的半導(dǎo)體系統(tǒng)的框圖。參考圖6，半導(dǎo)體系統(tǒng)包括半導(dǎo)體組件，半導(dǎo)體組件包括一個或多個半導(dǎo)體器件(芯片)；以及控制器，其用于經(jīng)由半導(dǎo)體組件和系統(tǒng)總線對數(shù)據(jù)和指令/地址信號進(jìn)行發(fā)送或接收。在這種情況下，半導(dǎo)體系統(tǒng)的半導(dǎo)體器件中的位線形成為如圖1所示，并且設(shè)置這樣的反熔絲其中，形成于位線160與線圖案110之間的接觸部分處的非導(dǎo)電阻擋膜155被施加到位線160和接面區(qū)域150上的偏壓擊穿。如上所述，根據(jù)本發(fā)明的半導(dǎo)體系統(tǒng)能夠容易地?fù)舸┪挥谖痪€160和接面區(qū)域150的重疊區(qū)域處的非導(dǎo)電阻擋膜155，從而可以提高半導(dǎo)體器件的可靠性和穩(wěn)定性。盡管根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件可以應(yīng)用于動態(tài)隨機(jī)存取存儲器(DRAM)、閃存、鐵電隨機(jī)存取存儲器(FeRAM)、磁性隨機(jī)存取存儲器(MRAM)、相變隨機(jī)存取存儲器(PCRAM)等，但不限制于此。上述半導(dǎo)體器件的主要產(chǎn)品群組可以應(yīng)用于臺式計算機(jī)、便攜式計算機(jī)、服務(wù)器中所使用的各種計算存儲器以及各種規(guī)格的圖形存儲器，并且還可以應(yīng)用于近年來隨著移動通信的發(fā)展而吸引了大量注意力的移動存儲器。上述半導(dǎo)體器件不僅適用于各種便攜式存儲介質(zhì)(例如，存儲棒、多媒體卡(MMC)、安全數(shù)碼卡(SD)、小型 閃存(CF)卡、極速(XD)卡、通用串行總線(USB)閃存驅(qū)動器等)，而且適用于各種數(shù)碼應(yīng)用(例如，MP3播放器、便攜式多媒體播放器(PMP)、數(shù)碼相機(jī)、便攜式攝像機(jī)、存儲卡、USB、游戲機(jī)、導(dǎo)航儀、便攜式計算機(jī)、臺式計算機(jī)、移動電話等)。另外，上述半導(dǎo)體器件還可以應(yīng)用于多芯片封裝(MCP)、芯片上的磁盤(DOC)、嵌入式器件等。同時，上述半導(dǎo)體器件還可以應(yīng)用于CMOS圖像傳感器(CIS)，從而可以將上述半導(dǎo)體器件應(yīng)用于各種技術(shù)領(lǐng)域，例如，攝相機(jī)電話、網(wǎng)絡(luò)攝相機(jī)、小型醫(yī)用成像裝置等。從以上的描述中可以看出，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件和用于制造該半導(dǎo)體器件的方法可以呈現(xiàn)出一個或更多的所希望的特性。第一，根據(jù)本發(fā)明實(shí)施例的反熔絲可以形成于包括豎直柵極結(jié)構(gòu)的埋入式位線中，從而反熔絲所占據(jù)的面積小于平面柵極型反熔絲所占據(jù)的面積。第二，可以使用埋入式位線的側(cè)壁觸點(diǎn)來實(shí)現(xiàn)根據(jù)本發(fā)明實(shí)施例的反熔絲，從而使絕緣膜的斷開(或擊穿)效率提高，使半導(dǎo)體器件的可靠性和穩(wěn)定性的得到提高。第三，可以在線圖案的中心部分形成器件隔離區(qū)域，從而將接面區(qū)域隔開。這樣允許將包括器件隔離膜的半導(dǎo)體器件用作獨(dú)立的器件。本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等同方案都是可行的。本發(fā)明并不限于本文所描述的沉積、蝕刻拋光以及圖案化步驟的類型。也不限于任何特定類型的半導(dǎo)體器件。例如，本發(fā)明可以應(yīng)用于動態(tài)隨機(jī)存取存儲器(DRAM)或非易失性存儲器。另外，對本發(fā)明的內(nèi)容所作的其它增加、刪減或修改是顯而易見的并且落入所附權(quán)利要求書的范圍內(nèi)。本申請要求2011年10月24日提交的韓國專利申請No. 10-2011-0108821的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容以引用的方式并入本文。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 線圖案，其形成在半導(dǎo)體基板上； 器件隔離膜，其形成在所述線圖案的中心部分處； 接觸部分，其形成在所述線圖案的兩側(cè)，并且被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及 位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述器件隔離膜是由器件隔離膜和覆蓋膜形成的層狀結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中， 所述器件隔離膜包括氧化物膜，所述覆蓋膜包括氮化物膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括 接面區(qū)域，其形成在所述線圖案的兩側(cè)處并且與側(cè)壁觸點(diǎn)相連。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中， 所述接面區(qū)域包括η型雜質(zhì)離子。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述位線包括摻雜的多晶硅。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述氧化物膜形成為具有在大約20Α至25Α之間的厚度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述氧化物膜被構(gòu)造為被經(jīng)由所述位線施加的偏壓擊穿。
9.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中， 所述氧化物膜被構(gòu)造為在所述位線與所述接面區(qū)域之間的重疊區(qū)域中被擊穿。
10.一種用于形成半導(dǎo)體器件的方法，包括 在半導(dǎo)體基板上形成線圖案； 通過蝕刻所述線圖案的中心部分來形成溝槽； 通過在所述溝槽中填充絕緣膜來形成器件隔離膜； 在所述線圖案的兩側(cè)處形成側(cè)壁觸點(diǎn)； 在所述側(cè)壁觸點(diǎn)處的所述線圖案上形成氧化物膜；以及 在所述線圖案之間的部分形成與所述側(cè)壁觸點(diǎn)相連的位線。
11.根據(jù)權(quán)利要求10所述的方法，其中， 形成所述器件隔離膜的步驟包括 在包括所述溝槽的所述線圖案上形成器件隔離絕緣膜； 蝕刻所述器件隔離絕緣膜直到所述線圖案的頂部為止；以及 在所述器件隔離絕緣膜上形成覆蓋膜。
12.根據(jù)權(quán)利要求10所述的方法，其中， 形成所述側(cè)壁觸點(diǎn)的步驟包括 在所述線圖案之間的底部形成埋入式多晶硅層； 在從所述埋入式多晶硅層露出的所述線圖案上形成襯墊氮化物膜； 通過進(jìn)一步蝕刻所述埋入式多晶硅層而露出所述襯墊氮化物膜的下部的線圖案；以及將所述埋入式多晶硅層移除。
13.根據(jù)權(quán)利要求10所述的方法，還包括 在形成所述側(cè)壁觸點(diǎn)之后，經(jīng)由所述側(cè)壁觸點(diǎn)在所述線圖案的兩側(cè)處形成接面區(qū)域。
14.根據(jù)權(quán)利要求13所述的方法，其中， 形成所述接面區(qū)域的步驟包括經(jīng)由所述側(cè)壁觸點(diǎn)植入η型雜質(zhì)離子，從而形成所述接面區(qū)域。
15.根據(jù)權(quán)利要求10所述的方法，其中， 在所述氧化物膜的形成中，所述氧化物膜形成為具有在大約20Α至25Α之間的厚度。
16.根據(jù)權(quán)利要求10所述的方法，其中， 形成所述位線的步驟還包括 在包括所述線圖案的所述半導(dǎo)體基板上形成摻雜的多晶硅層；以及 以如下方式蝕刻所述摻雜的多晶硅層僅在所述線圖案之間的底部保留所述摻雜的多晶娃層。
17.根據(jù)權(quán)利要求13所述的方法，其中， 所述氧化物膜被構(gòu)造為被施加到所述線圖案和/或所述接面區(qū)域上的偏壓擊穿。
18.根據(jù)權(quán)利要求13所述的方法，其中， 所述氧化物膜被構(gòu)造為在所述位線與所述接面區(qū)域之間的重疊區(qū)域中被擊穿。
19.一種存儲單元,包括 晶體管，其包括柵極和接面區(qū)域； 儲存單元，其與所述接面區(qū)域相連； 接觸部分，其形成在所述線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
20.根據(jù)權(quán)利要求19所述的存儲單元，其中， 所述氧化物膜被構(gòu)造為被施加到所述位線上的偏壓擊穿。
21.根據(jù)權(quán)利要求19所述的存儲單元，其中， 所述儲存單元是電容器。
22.根據(jù)權(quán)利要求19所述的存儲單元，其中， 所述柵極是豎直柵極。
23.一種存儲單元陣列，其包括一個或更多存儲單元，各個存儲單元包括 晶體管，其包括柵極和接面區(qū)域； 儲存單元，其與所述接面區(qū)域相連； 接觸部分，其形成在所述線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
24.根據(jù)權(quán)利要求23所述的存儲單元陣列，其中， 所述氧化物膜被構(gòu)造為被施加到所述位線上的偏壓擊穿。
25.一種存儲器件，包括 核心電路區(qū)域；以及存儲單元陣列,其包括 晶體管，其包括柵極和接面區(qū)域； 儲存單元，其與所述接面區(qū)域相連； 接觸部分，其形成在所述線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
26.根據(jù)權(quán)利要求25所述的存儲器件，其中， 所述核心電路區(qū)域包括 行譯碼器，其用于從所述存儲單元陣列的字線中選擇一條字線； 列譯碼器，其用于從所述存儲單元陣列的位線中選擇一條位線；以及讀出放大器，其用于讀出存儲在由所述行譯碼器和所述列譯碼器所選擇的存儲單元中的數(shù)據(jù)。
27.一種存儲組件，包括 晶體管，其包括柵極和接面區(qū)域； 儲存單元，其與所述接面區(qū)域相連； 存儲器件，其包括半導(dǎo)體單元陣列、行譯碼器、列譯碼器和讀出放大器；以及 外部輸入輸出(I/O)線路， 其中，所述半導(dǎo)體單元陣列包括 接觸部分，其形成在線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及 位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
28.根據(jù)權(quán)利要求27所述的存儲組件，其中， 所述存儲器件還包括數(shù)據(jù)輸入緩沖器、指令/地址輸入緩沖器和電阻器。
29.根據(jù)權(quán)利要求27所述的存儲組件，其中， 所述外部輸入輸出(I/O)線路與所述存儲器件電連接。
30.一種存儲系統(tǒng)，包括 晶體管，其包括柵極和接面區(qū)域； 儲存單元，其與所述接面區(qū)域相連； 多個存儲組件，各個存儲組件包括存儲器件、指令鏈路和數(shù)據(jù)鏈路，所述存儲器件包括存儲單元陣列、行譯碼器、列譯碼器和讀出放大器；以及 存儲控制器，其用于向所述存儲組件發(fā)送數(shù)據(jù)和指令/地址信號或從所述存儲組件接收數(shù)據(jù)和指令/地址信號， 其中，所述存儲單元陣列包括 接觸部分，其形成在線圖案的兩側(cè)處，所述線圖案的中心部分包括器件隔離膜，所述器件隔離膜被構(gòu)造為包括形成在所述線圖案上的氧化物膜；以及 位線，其形成在所述線圖案之間的底部處并且與所述接觸部分相連。
31.一種半導(dǎo)體器件，其包括豎直反熔絲，所述豎直反熔絲包括 第一柱狀件，其從基板延伸； 接面，其形成在所述第一柱狀件中；非導(dǎo)電阻擋膜，其形成在所述第一柱狀件的第一側(cè)壁上，以便與所述接面相連；以及 位線，其與所述非導(dǎo)電阻擋膜相連， 其中，所述非導(dǎo)電阻擋膜被構(gòu)造為當(dāng)在所述非導(dǎo)電阻擋膜上施加給定電偏壓時，所述非導(dǎo)電阻擋膜被擊穿。
32.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中， 經(jīng)由所述位線在所述非導(dǎo)電阻擋膜上施加所述給定電偏壓。
33.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中， 所述豎直反熔絲構(gòu)成冗余單元。
34.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中， 所述豎直反熔絲還包括形成在所述第一柱狀件的第二側(cè)壁上的器件隔離圖案，所述器件隔離圖案具有以下厚度該厚度能夠防止所述給定電偏壓將相鄰的豎直反熔絲的第二非導(dǎo)電阻擋膜擊穿。
35.根據(jù)權(quán)利要求34所述的半導(dǎo)體器件，其中， 所述豎直反熔絲和所述相鄰的豎直反熔絲被構(gòu)造為相對于所述器件隔離圖案彼此對稱。
36.一種用于制造包括豎直反熔絲的半導(dǎo)體器件的方法，所述方法包括 形成從基板延伸的半導(dǎo)體柱狀件； 在所述半導(dǎo)體柱狀件的中間形成器件隔離圖案，以便形成被所述器件隔離圖案隔開的第一柱狀件和第二柱狀件； 在所述第一柱狀件中形成接面； 在所述第一柱狀件的第一側(cè)壁上形成非導(dǎo)電阻擋膜，以使所述非導(dǎo)電阻擋膜與所述接面相連；以及 形成與所述非導(dǎo)電阻擋膜相連的位線。
37.根據(jù)權(quán)利要求36所述的方法，其中， 所述非導(dǎo)電阻擋膜被構(gòu)造為當(dāng)經(jīng)由所述位線在所述非導(dǎo)電阻擋膜上施加給定電偏壓時，所述非導(dǎo)電阻擋膜被擊穿。
38.根據(jù)權(quán)利要求36所述的方法，其中， 所述半導(dǎo)體柱狀件具有第一寬度； 所述第一柱狀件具有第二寬度；并且 所述第二寬度大約是所述第一寬度的1/3。
39.一種制備半導(dǎo)體器件的方法,包括 提供如權(quán)利要求31所述的半導(dǎo)體器件；以及 在所述非導(dǎo)電阻擋膜上施加給定電偏壓，以將所述非導(dǎo)電阻擋膜擊穿。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件和用于形成該半導(dǎo)體器件的方法。在埋入式位線處形成反熔絲，以使反熔絲所占據(jù)的面積小于常規(guī)的平面柵極型反熔絲所占據(jù)的面積，并且使絕緣膜的斷開效率提高。這樣提高了半導(dǎo)體器件的可靠性和穩(wěn)定性。半導(dǎo)體器件包括線圖案，其形成在半導(dǎo)體基板上；器件隔離膜，其形成在線圖案的中心部分處；接觸部分，其形成在線圖案的兩側(cè)處，并且被構(gòu)造為包括形成在線圖案上的氧化物膜；以及位線，其形成在線圖案之間的底部處并且與接觸部分相連。
文檔編號H01L21/768GK103066055SQ201210020290
公開日2013年4月24日 申請日期2012年1月29日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者金正三 申請人:海力士半導(dǎo)體有限公司