專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及具有能夠?qū)懭?、讀取和擦除的非易失性半導體存儲元件的半導體裝置。
請注意，在本說明書中“半導體裝置”指的是能夠使用半導體特性工作的一般裝置，并且電光裝置、半導體電路和電子裝置都可以被認為是半導體裝置。
背景技術：
非易失性半導體存儲元件是能夠電重寫并且即使當關閉電源時也能存儲數(shù)據(jù)的半導體元件。作為非易失性半導體存儲元件，具有與金屬氧化物半導體場效應晶體管 (MOSFET)的結(jié)構(gòu)類似的結(jié)構(gòu)的非易失性存儲晶體管按照電荷存儲裝置被劃分為兩個主要的組。一組是其中電荷存儲單元由溝道形成區(qū)和柵電極之間的導電層形成的浮柵(re)型； 另一組是金屬-氧化物-氮化物-氧化物-硅(M0N0Q型和金屬-氮化物-氧化物-硅 (MNOS)型，每一種類型都使用電荷俘獲層作為電荷存儲裝置。
在許多MONOS存儲晶體管和MNOS存儲晶體管中，包含許多電荷陷阱的硅氮化物膜被用作電荷存儲裝置。為了改進MONOS存儲晶體管和MNOS存儲晶體管的電荷保持特性，已經(jīng)對硅氮化物膜進行了研究。
例如，在參考文獻1-4中，描述了通過提供具有兩層結(jié)構(gòu)的硅氮化物膜來改進存儲晶體管的保持特性，所述兩層結(jié)構(gòu)包括不同的成分或成分比。在參考文獻5中，描述了通過提供所形成的具有包含不同成分比的三層結(jié)構(gòu)的硅氮化物膜來改進保持特性。
在參考文獻1(日本已審查專利申請公開NO.H2-59632)中，形成含Si-H鍵的硅氮化物膜作為下層，并形成幾乎不含Si-H鍵的硅氮化物膜作為上層。具有上述兩層結(jié)構(gòu)的硅氮化物膜通過CVD方法形成，其中SiH4和NH3用作源材料，假設在形成作為下層的硅氮化物膜時的形成溫度被設定為700°C -900°C，且在形成作為上層的硅氮化物膜時的形成溫度被設定為900°C或更高。
在參考文獻2 (日本已審查專利申請公開No. S56-24547)中，形成含大量Si的硅氮化物膜作為下層，并形成含大量N的硅氮化物膜作為上層。為了形成具有上述兩層結(jié)構(gòu)的硅氮化物膜，使用CVD方法，其中SiH4和NH3用作源材料，在形成下層時將NH3/SiH4的流量比設定為50-150，且在形成上層時將NH3/SiH4的流量比設定為300以上。
在參考文獻3(日本已公開專利申請No. S63_20596O中，通過CVD方法形成具有相對較高電導率的硅氮化物膜作為下層，并形成具有相對較低電導率的硅氮化物膜作為上層。以下描述了作為形成具有上述兩層結(jié)構(gòu)的硅氮化物膜的條件加熱溫度為 7000C -800°C, SiH2Cl2和NH3用作源材料，在形成下層時將NH3/SiH2Cl2的流量比設定為 0. 1-150，且在形成上層時將NH3/SiH2Cl2的流量比設定為10-1000。
在參考文獻4(日本已公開專利申請No. 2002-203917)中，通過CVD方法形成具有兩層結(jié)構(gòu)的硅氮化物膜，其中將上層的電荷陷阱密度設定為高于下層的電荷陷阱密度。為了形成具有上述兩層結(jié)構(gòu)的硅氮化物膜，描述如下SiH4、SiH2Cl2等用作形成上層時所用的硅源氣體，其中氯的成分比低于形成下層時所用的硅源氣體的氯的成分比。在參考文獻4 中，通過改變硅源氣體的氯的成分比，形成含數(shù)目大于Si-H鍵的Si-Cl鍵的硅氮化物膜作為下層，并形成含大量Si-H鍵的硅氮化物膜作為上層。
在參考文獻5(日本已公開專利申請NO.H3-9571)中，描述了具有三層結(jié)構(gòu)的硅氮化物膜，其中第二層硅氮化物膜的電荷陷阱能級密度(level density)比其它層的更高，且第二層硅氮化物膜的Si濃度增加。為了形成具有上述三層結(jié)構(gòu)的硅氮化物膜，在形成第二層時增加SiH2Cl2的流量。發(fā)明內(nèi)容
本發(fā)明的一個目的是改進非易失性半導體存儲元件的電荷保持特性。
本發(fā)明的一個方面是具有非易失性半導體存儲元件的半導體裝置。非易失性半導體存儲元件由半導體形成，并包括含源區(qū)、漏區(qū)和溝道形成區(qū)的半導體區(qū)；以及與溝道形成區(qū)重疊的導電膜。為了形成電荷陷阱，至少在半導體區(qū)和導電膜之間夾入與溝道形成區(qū)重疊的第一絕緣膜、形成于第一絕緣膜之上的第一硅氮化物膜以及形成于第一硅氮化物膜之上的第二硅氮化物。此外，非易失性半導體存儲元件可以包括形成于第二硅氮化物膜之上的第二絕緣膜，其被夾在半導體區(qū)和導電膜之間。
通過把注意力集中于硅氮化物中的H的成鍵狀態(tài)(bonding state)而得到本發(fā)明。本發(fā)明的一個方面在于通過使得第一硅氮化物膜的N-H鍵濃度高于第二硅氮化物膜的 N-H鍵濃度來改進非易失性半導體存儲元件的保持特性。
在本發(fā)明中，優(yōu)選地，第二硅氮化物膜是含比第一硅氮化物膜中的數(shù)目更大的 Si-H鍵和/或Si-X鍵(X是鹵族元素)的膜。
優(yōu)選地，第二硅氮化物膜的Si-H鍵濃度與N-H鍵濃度的比((Si-H)/(N-H))大于第一硅氮化物膜的Si-H鍵濃度與N-H鍵濃度的比?；蛘?，優(yōu)選地，第二硅氮化物膜的Si-X 鍵濃度(X是鹵族元素)與N-H鍵濃度的比((Si-X)/(N-H))大于第一硅氮化物膜的Si-X 鍵濃度與N-H鍵濃度的比?；蛘?，優(yōu)選地，第二硅氮化物膜的Si-H鍵濃度及Si-X鍵濃度(X 是鹵族元素)的總和與N-H鍵濃度的比((Si-H+Si-X)/(N-H))大于第一硅氮化物膜的Si-H 鍵濃度及Si-X鍵濃度(X是鹵族元素)的總和與N-H鍵濃度的比。
優(yōu)選地，第二硅氮化物膜是在化學計量上比第一硅氮化物膜更接近Si3H4的膜。
在本發(fā)明中，第一硅氮化物膜和第二硅氮化物膜由化學氣相沉積(CVD)方法形成。作為這種CVD方法，可以使用低壓CVD方法、等離子體CVD方法、熱CVD方法、催化化學氣相沉積(Cat-CVD)方法等等。
為了形成具有不同N-H鍵濃度的第一硅氮化物膜和第二硅氮化物膜，使用含N-H 鍵的氮氫化合物氣體作為氮源氣體，該氮源氣體用作第一硅氮化物膜的源材料。同時，對于第二硅氮化物膜的氮源氣體，使用基本上不含N-H鍵的氣體，S卩，其成分基本上不含氫的氣體。
優(yōu)選地，使用氨(NH3)作為第一硅氮化物膜的氮源氣體。也可以使用聯(lián)氨(NH2H2N)來代替氨(NH3)。優(yōu)選地，使用氮氣(N2)作為第二硅氮化物膜的氮源氣體。
對于用來形成第一硅氮化物膜和第二硅氮化物膜的硅源氣體，可以使用在成分中包含氫或鹵素的氣體。作為硅源氣體，存在SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4 等。第一硅氮化物膜和第二硅氮化物膜可以使用相同硅源氣體或者不同硅源氣體來形成。
在本發(fā)明的非易失性半導體存儲元件中，作為數(shù)據(jù)的寫入方法和擦除方法，可以使用如下方法中的任一個使用Rwler-Nordheim(F-N)隧穿電流的方法，使用直接隧穿電流的方法，或使用熱載流子的方法。
根據(jù)本發(fā)明，可以改進非易失性半導體存儲元件的電荷保持特性，并且可以提供具有高可靠性的數(shù)據(jù)存儲能力的半導體裝置。


圖1是非易失性存儲晶體管的截面圖。
圖2是非易失性存儲晶體管的截面圖。
圖3是被形成用以評估本發(fā)明的非易失性半導體存儲元件的保持特性的電容器 (元件1)的截面圖。
圖4A-4C中的每一個都是示出被形成用以評估比較實例的非易失性半導體存儲元件的保持特性的電容器的截面圖。
圖5是示出元件1的保持特性的曲線圖。
圖6是示出比較元件A的保持特性的曲線圖。
圖7是示出比較元件B的保持特性的曲線圖。
圖8是示出比較元件C的保持特性的曲線圖。
圖9是硅氮化物膜的FIlR的吸收譜。
圖10是非易失性存儲晶體管的截面圖。
圖11是非易失性存儲晶體管的截面圖。
圖12是非易失性存儲晶體管的截面圖。
圖13是非易失性存儲晶體管的截面圖。
圖14是非易失性存儲晶體管的截面圖。
圖15是非易失性存儲晶體管的截面圖。
圖16是非易失性存儲晶體管的截面圖。
圖17是非易失性存儲晶體管的截面圖。
圖18是示出半導體裝置的結(jié)構(gòu)實例的框圖。
圖19是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。
圖20是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。
圖21是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。
圖22A和圖22B中的每一個都是描述存儲單元陣列的寫入操作的電路圖。
圖23是描述存儲單元陣列的擦除操作的電路圖。
圖M是描述存儲單元陣列的讀取操作的電路圖。
圖25A-25C是示出半導體裝置的制造方法的截面圖。
圖^A_26C是示出半導體裝置的制造方法的截面圖。
圖27A-27C是示出半導體裝置的制造方法的截面圖。
圖28A和圖28B是示出半導體裝置的制造方法的截面圖。
圖四是示出半導體裝置的制造方法的頂視圖。
圖30是示出半導體裝置的制造方法的頂視圖。
圖31是示出半導體裝置的制造方法的頂視圖。
圖32A-32C是示出半導體裝置的制造方法的截面圖。
圖33A-33C是示出半導體裝置的制造方法的截面圖。
圖34A-34C是示出半導體裝置的制造方法的截面圖。
圖35A-35C是示出半導體裝置的制造方法的截面圖。
圖36A-36C是示出半導體裝置的制造方法的截面圖。
圖37A-37C是示出半導體裝置的制造方法的截面圖。
圖38A-38C是示出半導體裝置的制造方法的截面圖。
圖39A-39C是示出半導體裝置的制造方法的截面圖。
圖40A-40C是示出半導體裝置的制造方法的截面圖。
圖41A-41C是示出半導體裝置的制造方法的截面圖。
圖42A-42C是示出半導體裝置的制造方法的截面圖。
圖43A-43C是示出半導體裝置的制造方法的截面圖。
圖44A和圖44B是示出半導體裝置的制造方法的頂視圖。
圖45A和圖45B是示出半導體裝置的制造方法的頂視圖。
圖46A和圖46B是示出半導體裝置的制造方法的頂視圖。
圖47是示出半導體裝置的制造方法的截面圖。
圖48A-48C是示出半導體裝置的制造方法的截面圖。
圖49A-49C是示出半導體裝置的制造方法的截面圖。
圖50是示出可以非接觸地傳輸數(shù)據(jù)的半導體裝置的結(jié)構(gòu)實例的框圖。
圖51A和圖51B中的每一個都是示出可以非接觸地傳輸數(shù)據(jù)的半導體裝置的使用模式的示意圖。
圖52A-52E是具有非易失性半導體存儲器件的電子裝置的外部視圖。
圖53是示出實施例的非易失性存儲晶體管的結(jié)構(gòu)的截面圖。
圖54A-54C是示出非易失性存儲晶體管的制造方法的截面圖。
圖55A-55C是示出非易失性存儲晶體管的制造方法的截面圖。
圖56A-56C是示出非易失性存儲晶體管的制造方法的截面圖。
圖57A-57D是示出實施例和比較實例的存儲晶體管的保持特性的曲線圖。
附圖標記說明
BL 位線；SL 源極線；SGl 選擇柵極線；SG2 選擇柵極線JL 字線；MC 存儲單元；Tm 非易失性存儲晶體管；Ts 開關晶體管；Sl 選擇晶體管；S2 選擇晶體管；10 半導體區(qū)；11 第一絕緣膜；12 第一硅氮化物膜；13 第二硅氮化物膜；14 第二絕緣膜；15 導電膜；16 溝道形成區(qū)；17 高濃度雜質(zhì)區(qū)；18 高濃度雜質(zhì)區(qū)；17a 低濃度雜質(zhì)區(qū)；18a 低濃度雜質(zhì)區(qū)；21 半導體襯底；22 阱；31 襯底；32 底部絕緣膜；33 半導體膜；35 間隔物；41 硅襯底；42 第一絕緣膜；43 硅氮化物層；44 第二絕緣膜；45 電極；52 存儲單元陣列；54 邏輯部分；56 地址緩沖器；58 控制電路；60 增壓電路；62 行解碼器；64 列解碼器；66 讀出放大器；68 數(shù)據(jù)緩沖器；70 數(shù)據(jù)輸入/輸出緩沖器；100 襯底；102 底部絕緣膜；103 半導體膜；104 半導體膜；106 半導體膜；108 半導體膜；110 半導體膜； 112 絕緣膜；114 抗蝕劑；115 絕緣膜；116 絕緣膜；118 絕緣膜；120 絕緣膜；122 第一硅氮化物膜；123 第二硅氮化物膜；1 抗蝕劑；125 抗蝕劑；1 抗蝕劑；1 絕緣膜； 130 導電膜；132 導電膜；134 導電膜；136 導電膜；138 導電膜；140 導電膜；142 抗蝕劑；144 溝道形成區(qū)；146 高濃度雜質(zhì)區(qū)；148 溝道形成區(qū)；150 高濃度雜質(zhì)區(qū)；152 溝道形成區(qū)；1 高濃度雜質(zhì)區(qū)；156 抗蝕劑；158 溝道形成區(qū)；160 高濃度雜質(zhì)區(qū)；162 絕緣膜；164 導電膜；165 導電膜；166 導電膜；167 導電膜；168 導電膜；169 導電膜； 170 導電膜；501 玻璃襯底；502 底部絕緣膜；503 硅膜；504 溝道形成區(qū)；505 源區(qū)； 506 漏區(qū)；507 低濃度雜質(zhì)區(qū)；508 低濃度雜質(zhì)區(qū)；511 第一絕緣膜；512 第一硅氮化物膜；513 第二硅氮化物膜；514 第二絕緣膜；515 柵電極；516 電荷存儲層；517 氮化鉭膜；518 鎢膜；520 間隔物；521 :絕緣膜；522 :絕緣膜；523 :源電極；5 漏電極530 結(jié)晶硅膜；800 半導體裝置；810 高頻電路；820 :電源電路；830 重置電路；840 時鐘發(fā)生電路；850 數(shù)據(jù)解調(diào)電路；860 數(shù)據(jù)調(diào)制電路；870 控制電路；880 存儲器件；890 天線； 910 代碼提取電路；920 代碼判斷電路；930 =CRC判斷電路；940 輸出單元電路；1012 第一硅氮化物膜；1013 第二硅氮化物膜；1200 半導體襯底；1201 絕緣膜；1202 硅氮化物膜；1203 抗蝕劑；1204 凹部；1205 絕緣膜；1207 半導體區(qū)；1208 半導體區(qū)；1209 半導體區(qū)；1210 φ阱；1211 絕緣膜；1212 抗蝕劑；1214 絕緣膜；1215 絕緣膜；1216 絕緣膜；1218 抗蝕劑；1221 絕緣膜；1222 導電膜；1223 導電膜；1224 導電膜；1225 導電膜；1226 導電膜；1227 導電膜；1228 導電膜；1229 低濃度雜質(zhì)區(qū)；1230 低濃度雜質(zhì)區(qū)；1231 低濃度雜質(zhì)區(qū)；1233 間隔物；1234 間隔物；1235 間隔物；1236 間隔物；1237 間隔物；1238 高濃度雜質(zhì)區(qū)；1239 高濃度雜質(zhì)區(qū)；IMO 高濃度雜質(zhì)區(qū)；IMl 低濃度雜質(zhì)區(qū)；1M2 低濃度雜質(zhì)區(qū)；1243 低濃度雜質(zhì)區(qū)；1244 低濃度雜質(zhì)區(qū)；1245 溝道形成區(qū)；1M6 溝道形成區(qū)；1M7 溝道形成區(qū)；1M8 溝道形成區(qū)；1249 絕緣膜；1250 開口 ； 1251 開口 ；1252 開口 ；1253 開口 ；1254 開口 ；1255 導電膜；1256 導電膜；1257 導電膜；1258 導電膜；1259 導電膜；1沈0 導電膜；1沈1 導電膜；1沈2 導電膜；1沈3 導電膜；1271 絕緣膜；1273 絕緣膜；1274 絕緣膜；1275 絕緣膜；1四0 絕緣膜；2111 機殼； 2112 顯示部分；2113 鏡頭；2114 操作鍵；2115 快門按鈕；2116 存儲介質(zhì)；2121 機殼； 2122 顯示部分；2123 操作鍵；2125 存儲介質(zhì)；2130 主體；2131 顯示部分；2132 存儲介質(zhì)；2133 操作部分；2134 耳機；2141 主體；2142 顯示部分；2143 操作鍵；2144 存儲介質(zhì)；3200 讀寫器；3210 顯示部分；3220 產(chǎn)品；3240 讀寫器；3260 產(chǎn)品。
具體實施方式
在下文中將描述本發(fā)明。但是，本發(fā)明可以以各種模式實施。如本領域技術人員可以容易理解的，在不脫離本發(fā)明的精神和范圍的情況下，本發(fā)明的模式和細節(jié)可以以各種方式改變。因此，本發(fā)明不應該被認為局限于隨后的實施方式和實施例的描述。
(實施方式1)
在本實施方式中，將描述非易失性存儲晶體管被應用于本發(fā)明作為非易失性存儲元件的實例。首先，將參照圖1描述本發(fā)明的非易失性存儲晶體管的結(jié)構(gòu)及其制造方法。
圖1是用以描述MONOS型非易失性存儲晶體管的主要結(jié)構(gòu)的截面圖。圖1的非易失性存儲晶體管包括半導體襯底21，其具有半導體區(qū)10和阱22。通過在半導體襯底21中形成阱22，限定用于形成存儲晶體管的半導體區(qū)10。在半導體區(qū)10中，形成溝道形成區(qū)16 以及將溝道形成區(qū)16夾在中間的高濃度雜質(zhì)區(qū)17和高濃度雜質(zhì)區(qū)18。高濃度雜質(zhì)區(qū)17 和18分別是用作存儲晶體管的源區(qū)或漏區(qū)的區(qū)域。
當半導體襯底21是ρ型襯底時，通過離子注入工藝等對半導體襯底21摻雜有諸如磷(P)或砷(As)的賦予η型導電性的雜質(zhì)，從而形成阱22。當半導體襯底21是η型襯底時，對半導體襯底21摻雜有諸如硼(B)的賦予ρ型導電性的雜質(zhì)，從而形成阱22。阱22 的賦予η型或ρ型導電性的雜質(zhì)的濃度約為5 X IO15CnT3至IX 1016cm_3。如有必要，適當?shù)匦纬哨?2。
在半導體區(qū)10之上，以下列描述的順序堆疊第一絕緣膜11、第一硅氮化物膜12、 第二硅氮化物膜13、第二絕緣膜14和導電膜15。這些膜11-15與半導體區(qū)10中的溝道形成區(qū)16重疊。
導電膜15用作存儲晶體管的柵電極。第一硅氮化物膜12和第二硅氮化物膜13 用作電荷存儲層。作為將電荷放入和取出電荷存儲層的方法(非易失性存儲晶體管的寫入方法和擦除方法)，存在使用F-N隧穿電流的方法、使用直接隧穿電流的方法和使用熱載流子的方法。本實施方式的非易失性存儲晶體管可以使用選自這些方法中的適當?shù)姆椒ㄗ鳛閷懭敕椒ê筒脸椒ā?br> 形成薄的第一絕緣膜11以使電荷通過第一絕緣膜11，其厚度優(yōu)選為大于或等于 Inm且小于或等于lOnm，更優(yōu)選為大于或等于Inm且小于或等于5nm。第一絕緣膜11可以由單層膜形成，該單層膜由從硅氧化物、硅氧氮化物(SiOxNy)、氧化鋁、氧化鉭、氧化鋯和氧化鉿中選擇的絕緣材料構(gòu)成。此外，第一絕緣膜11也可以由兩層結(jié)構(gòu)形成，在該兩層結(jié)構(gòu)中，在硅氧化物膜上堆疊絕緣膜，該絕緣膜由從硅氧氮化物(SiOxNy)、氧化鋁、氧化鉭、氧化鋯和氧化鉿中選擇的絕緣材料構(gòu)成。
例如，作為形成硅氧化物膜的方法，存在半導體襯底21的熱氧化、通過利用等離子體處理生成氧基進行半導體襯底21的氧化、諸如等離子體CVD方法的CVD方法等。作為形成硅氧氮化物膜的方法，存在通過熱氧化處理或等離子體處理氧化半導體襯底21并通過熱氮化處理或等離子體處理氮化前面獲得的硅氧化物膜的方法、通過諸如等離子體CVD 方法的CVD方法形成硅氧氮化物膜的方法等。由諸如氧化鋁的金屬氧化物構(gòu)成的膜可以通過濺射方法、金屬有機化學氣相沉積(MOCVD)方法等來形成。
通過諸如低壓CVD方法、等離子體CVD方法、熱CVD方法或Cat-CVD方法的CVD 方法形成第一硅氮化物膜12。利用等離子體CVD方法，可以將加熱溫度設定為小于或等于 600°C。作為用作第一硅氮化物膜12的源材料的氮源氣體，使用含N-H鍵的氮氫化合物氣體。具體地，優(yōu)選使用氨(NH3)作為該氮源氣體，也可以使用聯(lián)氨(NH2H2N)替代氨(NH3)。
作為用作第一硅氮化物膜12的源材料的硅源氣體，使用在成分中包含氫或鹵素的氣體。作為這種氣體，存在 SiH4、Si2H6, SiCl4, SiHCl3、SiH2Cl2, SiH3Cl3、SiF4 等。
氮源氣體與硅源氣體的流量比(N源氣體/Si源氣體)可以設定為大于或等于0. 1 且小于或等于1000，并且該流量比優(yōu)選地大于或等于1且小于或等于400。
在形成第一硅氮化物膜時，可以將除了均用作源材料的氮源氣體和硅源氣體之外的氣體添加到CVD的工藝氣體。作為這種氣體，存在諸如He、Ar和Xe的惰性氣體；氫氣 (H2)；等等。
通過諸如低壓CVD方法、等離子體CVD方法、熱CVD方法或Cat-CVD方法的CVD 方法形成第二硅氮化物膜13。利用等離子體CVD方法，可以將加熱溫度設定為小于或等于 600°C。作為用作第二硅氮化物膜的源材料的氮源氣體，使用基本上不含N-H鍵的氣體。具體地，優(yōu)選使用氮氣(N2)作為該氮源氣體。
與第一硅氮化物膜12的情況相類似，作為用作第二硅氮化物膜13的源材料的硅源氣體，可以使用選自 SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3 禾口 SiF4 的氣體。
在形成第二硅氮化物膜13時，可以將除了均用作源材料的氮源氣體和硅源氣體之外的氣體添加到CVD的工藝氣體。作為這種氣體，存在諸如He、Ar和Xe的惰性氣體；氫氣(H2)；等等。為了促進N2氣體的電離，優(yōu)選將諸如He、Ar和Xe的惰性氣體添加到源材料氣體。
氮源氣體與硅源氣體的流量比(N源氣體/Si源氣體)可以設定為大于或等于0. 1 且小于或等于1000，并且該流量比優(yōu)選地大于或等于1且小于或等于400。
通過調(diào)整工藝氣體的流量和種類，可以在CVD設備的同一反應室中連續(xù)形成第一硅氮化物膜12和第二硅氮化物膜13。以這種方式，可以在不將第一硅氮化物膜12和第二硅氮化物膜13之間的界面暴露于空氣的情況下形成第一硅氮化物膜12和第二硅氮化物膜 13 ；因此，可以防止在界面處形成不穩(wěn)定的電荷陷阱能級。此外，即使當使用具有多個反應室的CVD設備且在不從CVD設備中取出襯底的情況下在不同的反應室中形成第一硅氮化物膜12和第二硅氮化物膜13時，也可以類似地防止界面處的污染。
第一硅氮化物膜12和第二硅氮化物膜13用作電荷存儲層。由于氮源氣體不同， 第一硅氮化物膜所包含的N-H鍵的數(shù)目大于第二硅氮化物膜的N-H鍵的數(shù)目。第一硅氮化物膜12的來自硅源氣體的Si-H鍵濃度或Si-X鍵濃度(X是鹵族元素)比第二硅氮化物膜 13的相應濃度低。
第一硅氮化物膜12和第二硅氮化物膜13中的每一個都可以具有大于或等于Inm 且小于或等于20nm、優(yōu)選地大于或等于5nm且小于或等于15nm的厚度。優(yōu)選地，第一硅氮化物膜12和第二硅氮化物膜13的總厚度小于或等于15nm。
可以將第二絕緣膜14形成為厚度大于或等于Inm且小于或等于20nm。優(yōu)選地，第二絕緣膜14具有大于或等于5nm且小于或等于IOnm的厚度。第二絕緣膜14可以由單層膜或具有兩層或更多層的多層膜形成，其由從硅氧化物、硅氧氮化物(SiOxNy)、硅氮化物、氧化鋁、氧化鉭、氧化鋯和氧化鉿中選擇的絕緣材料構(gòu)成。構(gòu)成第二絕緣膜14的絕緣膜可以通過熱氧化方法、CVD方法或濺射方法形成。例如，當?shù)诙^緣膜14具有多層結(jié)構(gòu)時，可以使用如下方法對第二硅氮化物膜13進行熱氧化，然后通過CVD方法或濺射方法沉積由上述絕緣材料構(gòu)成的膜。
導電膜15形成非易失性存儲晶體管的柵電極，并可以由單層膜或具有兩層或更多層的多層膜構(gòu)成。作為形成導電膜15的導電材料，可以使用選自鉭(Ta)、鎢(W)、鈦 (Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等的金屬；包含這些金屬中任一種作為其主要成分的合金或化合物(例如金屬氮化物或硅化物)；或者摻雜有諸如磷的雜質(zhì)元素的多晶硅。例如，導電10膜15可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括單層或多層的金屬氮化物以及其上方的由單質(zhì)金屬構(gòu)成的層。對于這種金屬氮化物，可以使用氮化鎢、氮化鉬或氮化鈦。通過將金屬氮化物層形成為與第二絕緣膜14接觸，可以防止其上方的金屬層的分離。由于諸如氮化鉭的金屬氮化物具有高功函數(shù)，因此歸因于與第二絕緣膜14的協(xié)同效應(synergy effect)，第一絕緣膜11可以是厚的。
形成于半導體區(qū)10中的高濃度雜質(zhì)區(qū)17和18以如下方法按自對準方式形成當將由膜11-15構(gòu)成的疊層膜用作掩模時，通過離子注入工藝用雜質(zhì)對半導體襯底21進行摻雜。當阱22是ρ型時，高濃度雜質(zhì)區(qū)17和18摻雜有賦予η型導電性的雜質(zhì)。當阱22是 η型時，高濃度雜質(zhì)區(qū)17和18摻雜有賦予ρ型導電性的雜質(zhì)。
圖1的非易失性存儲晶體管是其中半導體區(qū)形成于半導體襯底中的存儲元件。形成于絕緣膜之上的半導體膜也可以用作半導體區(qū)。在圖2中，示出了具有這種半導體區(qū)的非易失性存儲晶體管的截面圖。
作為襯底31，可以使用玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、不銹鋼襯底、 金屬襯底等等。襯底31可以是不同于在制作非易失性存儲晶體管時使用的襯底的襯底。在這種情況下，作為襯底31，也可以使用塑料膜。
底部(base)絕緣膜32形成于襯底31之上，用作半導體區(qū)10的半導體膜33形成于底部絕緣膜32之上。形成底部絕緣膜32以便可以使襯底31側(cè)上的半導體膜33的界面能級良好，并且可以防止來自襯底31的諸如堿金屬的污染物進入半導體膜33。不一定形成底部絕緣膜32。底部絕緣膜32可以由諸如硅氧化物、硅氮化物或硅氧氮化物的絕緣材料的單層膜或疊層膜構(gòu)成。
半導體膜33由結(jié)晶半導體膜構(gòu)成，并且在使用非單晶半導體膜的情況下，優(yōu)選使用多晶半導體。對于半導體材料，優(yōu)選使用硅，也可以使用硅鍺或鍺。作為半導體膜的結(jié)晶方法，可以采用激光結(jié)晶方法、通過使用快速熱退火(RTA)或退火爐的熱處理的結(jié)晶方法、 使用促進結(jié)晶的金屬元素的結(jié)晶方法或結(jié)合這些方法的方法。描述用于形成半導體膜33 的方法的實例。在底部絕緣膜32之上，通過等離子體CVD方法形成厚度為IOnm至IOOnm的非晶硅膜。接著，用激光束照射要結(jié)晶的非晶硅膜，從而形成多晶硅膜?？涛g該多晶硅膜以形成具有期望形狀的半導體膜33。在圖2的情況中，出于元件隔離的目的，將半導體區(qū)10 形成為島狀半導體膜33。
請注意，在圖2的非易失性存儲晶體管中，可以將第一絕緣膜11形成為以與圖13 的非易失性存儲晶體管類似的方式覆蓋半導體膜33，而不是被處理成與第一硅氮化物膜 12和第二硅氮化物膜13相同的形狀。
以半導體區(qū)10被分隔成島狀的方式形成圖2的非易失性存儲晶體管。以這種方式，即使在存儲單元陣列和邏輯電路形成于同一襯底之上的情況下也比使用體(bulk)半導體襯底時能夠更有效地分隔元件。換言之，即使在同一襯底之上形成存儲單元陣列和邏輯電路，其中存儲單元陣列需要約IOV至20V的電壓來寫入或擦除數(shù)據(jù)，邏輯電路在約3V 至7V的電壓下工作且主要用于輸入或輸出數(shù)據(jù)或者控制指令，也可以防止由于施加于各個元件的電壓的差別而造成的相互干擾。
為了增加非易失性存儲晶體管的重寫次數(shù)，第一絕緣膜11需要高耐壓特性。然而，在諸如玻璃襯底的襯底31具有約630°C至750°C的變形溫度(其低于半導體襯底21的變形溫度)的情況下，加熱溫度受限于襯底的變形溫度。因此，即使在通過熱氧化或熱氮化形成第一絕緣膜11時，也很難形成耐壓特性優(yōu)異的膜。此外，第一絕緣膜11可以在小于或等于襯底的變形點的加熱溫度下通過CVD方法或濺射方法沉積。由于在膜內(nèi)存在缺陷，以這種方式形成的絕緣膜的耐壓特性不夠。此外，通過CVD方法或濺射方法形成的厚度約為 Inm至IOnm的薄的絕緣膜容易產(chǎn)生諸如針孔的缺陷。另外，通過CVD方法或濺射方法的成膜方法在臺階覆蓋上劣于通過熱氧化等的成膜方法。
因而，在使用具有小于或等于750°C的變形溫度的襯底的情況下，非常優(yōu)選地利用等離子體通過固相氧化或固相氮化來形成具有高耐壓的第一絕緣膜11。這是因為即使在形成時的加熱溫度小于或等于500°C時，使用通過等離子體處理對其進行氧化或氮化的半導體(典型地，硅)形成的絕緣膜也是致密的，且具有高耐壓和優(yōu)秀的可靠性。
此外，可以通過CVD方法或濺射方法沉積絕緣膜，并可以利用等離子體對該絕緣膜進行固相氧化處理或固相氮化處理以形成第一絕緣膜11，從而可以增強耐壓特性。
優(yōu)選地，利用等離子體處理的固相氧化處理或固相氮化處理使用高密度等離子體，該高密度等離子體具有大于或等于IX IO11CnT3且小于或等于lX1013cm_3的電子密度和大于或等于0. 5eV且小于或等于1. 5eV的電子溫度，并且該高密度等離子體已經(jīng)由微波 (典型地，具有2. 45GHz的頻率的微波)激發(fā)。這是為了利用高密度等離子體在小于或等于 500°C的加熱溫度下以可行的反應速率形成致密絕緣膜。換言之，在有效地利用由等離子體激發(fā)的活性基(active radical)的使用微波的等離子體處理中，可以在小于或等于500°C 的低襯底加熱溫度下通過固相反應進行氧化或氮化。
在通過該高密度等離子體處理進行氧化處理的情況下，通過引入在成分中含氧的氣體(例如，氧氣(O2)或一氧化二氮(N2O))以及惰性氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)來產(chǎn)生氧基。利用惰性氣體的激發(fā)態(tài)物質(zhì)(excited species)可以有效地產(chǎn)生氧基。通過將在成分中含氧的氣體、氫氣(H2)和惰性氣體引入反應室內(nèi)，產(chǎn)生氧基(在某些情況下包括OH基)。
在通過高密度等離子體處理進行氮化處理的情況下，通過將氮氣( )以及惰性氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)引入反應室中來產(chǎn)生氮基。利用惰性氣體的激發(fā)態(tài)物質(zhì)可以有效地產(chǎn)生氮基。此外，氫氣和氮氣可以被引入反應室內(nèi)。另外，可以將氨 (NH3)引入反應室內(nèi)，以便可以產(chǎn)生氮基(包括NH基)。在這種情況下，可以將惰性氣體引入反應室內(nèi)。例如，在使用氮氣和氬氣的情況下，優(yōu)選地，將氮氣以20sCCm至2000sCCm的流量引入反應室內(nèi)，將氬氣以lOOsccm至lOOOOsccm的流量引入反應室內(nèi)。例如，將氮氣的流量設定為200sccm，將氬氣的流量設定為lOOOsccm。
描述通過高密度等離子體處理形成第一絕緣膜11的方法的實例。首先，通過產(chǎn)生氧基的高密度等離子體處理使半導體膜33氧化以形成厚度為3nm至6nm的硅氧化物膜。接著，通過產(chǎn)生氮基的高密度等離子體處理使該硅氧化物膜氮化。即使在襯底加熱溫度小于或等于500°C時，利用高密度等離子體處理也可以形成具有高可靠性的第一絕緣膜11。這是因為，在高密度等離子體處理中，要形成的表面不直接暴露于等離子體且電子溫度低，從而對要利用等離子體形成的膜的損害小。特別地，進行氧化處理，然后進行氮化處理，從而可以形成適用于非易失性存儲晶體管的第一絕緣膜11。
在圖2的非易失性晶體管中，當采用CVD方法形成膜12-14時，優(yōu)選地采用等離子體CVD方法，因為沉積速率可行且襯底加熱溫度可以設定為小于或等于600°C。此外，當使用等離子體CVD方法時，襯底加熱溫度可以設定為小于或等于500°C。
在下文中，將參照實驗數(shù)據(jù)描述利用第一硅氮化物膜12和第二硅氮化物膜13的疊層結(jié)構(gòu)的非易失性存儲晶體管的電荷保持特性的改進。此外，將描述利用在加熱溫度小于或等于500°C的條件下通過等離子體CVD方法形成的第一硅氮化物膜12和第二硅氮化物膜13的電荷保持特性的改進。
為了評估本發(fā)明的第一硅氮化物膜12和第二硅氮化物膜13，使用硅襯底形成MOS 型電容器。圖3是所形成的電容器的截面圖。該電容器被稱為“元件1”。在元件1中，第一絕緣膜42、硅氮化物層43、第二絕緣膜44和電極45以該描述的順序堆疊在硅襯底41之上。硅襯底41是ρ型單晶硅襯底。硅氮化物層43具有第一硅氮化物膜12和第二硅氮化物膜13的兩層結(jié)構(gòu)。如下所述地形成元件1。
為了形成第一絕緣膜42，首先，通過利用微波產(chǎn)生等離子體的等離子體處理使硅襯底41的表面氧化來形成硅氧化物膜。該氧化等離子體處理按以下方式進行襯底溫度設定為400°C，壓強設定為106Pa，在將Ar氣以900sCCm的流量和O2氣以kccm的流量供應到反應室的同時將頻率為2. 45GHz的微波引入反應室內(nèi)以激發(fā)等離子體。調(diào)整等離子體處理的時間以形成厚度為3nm的硅氧化物膜。
接著，通過利用微波產(chǎn)生等離子體的等離子體處理使該硅氧化物膜氮化。該等離子體氮化處理如下進行。襯底溫度設定為400°C，反應壓強設定為12Pa，在將Ar氣以 IOOOsccm的流量和O2氣以200SCCm的流量供應到反應室的同時將頻率為2. 45GHz的微波引入反應室內(nèi)以激發(fā)等離子體。將等離子體處理的時間設定為90秒。通過上述方法形成第一絕緣膜42。
接著，在第一絕緣膜42之上形成硅氮化物層43。首先，在第一絕緣膜42之上通過等離子體CVD方法形成第一硅氮化物膜12。使用NH3作為氮源氣體，使用SiH4作為硅源氣體。襯底溫度設定為400°C，反應壓強設定為40Pa，將SiH4以kccm的流量和NH3以400sccm 的流量供應到反應室。電極之間的距離設定為30mm，并將RF功率設定為100W。
接著，在第一硅氮化物膜12之上通過等離子體CVD方法形成第二硅氮化物膜13。 使用N2作為氮源氣體。使用SiHJt為硅源氣體。作為工藝氣體，使用Ar來促進N2的電離。 將SiH4以kccm的流量、N2以400sccm的流量和Ar以50sccm的流量供應到反應室。以與第一硅氮化物膜12的形成類似的方式，將襯底溫度設定為400°C，將反應壓強設定為40 ， 將電極之間的距離設定為30mm，并將RF功率設定為100W。
這里，在等離子體CVD設備的同一反應室中連續(xù)形成第一硅氮化物膜12和第二硅氮化物膜13。第一硅氮化物膜12和第二硅氮化物膜13都具有5nm的厚度。
接著，在第二硅氮化物膜13之上形成第二絕緣膜44。這里，使用作為等離子體CVD方法的源氣體，并形成厚度為IOnm的硅氧氮化物膜。接著，利用濺射設備在第二絕緣膜44之上形成厚度為400nm的Al-Ti合金膜，并通過刻蝕將該Al-Ti合金膜加工成預定形狀，從而形成電極45。如上所述，完成元件1。
為了與元件1進行比較，形成了三種MOS型電容器。圖4A至圖4C是這些元件的截面圖。圖4A、圖4B和圖4C中所示的電容器分別被稱為比較元件A、比較元件B和比較元件C。
比較元件A至C與元件1的不同點僅在于硅氮化物層43的結(jié)構(gòu)，而硅氮化物層43 的厚度為lOnm，與元件1的硅氮化物層43厚度相同。在比較元件A中，硅氮化物層43由厚度為IOnm的第一硅氮化物膜12的單層膜構(gòu)成。在比較元件B中，硅氮化物層43由厚度為 IOnm的第二硅氮化物膜13的單層膜構(gòu)成。比較元件C具有堆疊順序與元件1相反的硅氮化物層43，其中厚度為5nm的第二硅氮化物膜13形成為下層，而厚度為5nm的第一硅氮化物膜12形成為上層。
比較元件A-C通過與元件1相同的方法形成。換言之，元件1的第一硅氮化物膜 12與比較元件A和比較元件C各自的第一硅氮化物膜12通過相同條件形成。元件1的第二硅氮化物膜13與比較元件B和比較元件C各自的第二硅氮化物膜13通過相同條件形成。
為了評估每個元件的硅氮化物層43的電荷保持特性，測量每個元件的電容-電壓特性。如下所述進行該測量。為了評估寫入數(shù)據(jù)之后的電荷保持特性，在金屬鹵化物燈發(fā)光時向電極45施加17V的電壓10毫秒，并將電子注入到硅氮化物層43中。請注意，由于硅襯底41是ρ型的，因此電子是少數(shù)載流子。因此，金屬鹵化物燈向硅襯底41發(fā)射光以激發(fā)電子。然后，保持用熱板在150°C下加熱硅襯底41的狀態(tài)。在寫入操作之前、緊隨寫入操作之后和寫入操作后經(jīng)過預定時間之后測量電容-電壓特性。
為了評估在擦除所寫入的數(shù)據(jù)之后的電荷保持特性，首先，進行如上所述的相同寫入操作。接著，為了進行擦除操作，將-15V的電壓施加到電極45持續(xù)10毫秒以將空穴注入硅氮化物層43中。然后，保持用熱板在150°C下加熱硅襯底41的狀態(tài)。在寫入操作之前、緊隨寫入操作之后、緊隨擦除操作之后和擦除操作后經(jīng)過預定時間之后測量電容-電壓特性。
根據(jù)寫入操作之后的電容-電壓特性以及寫入操作和擦除操作之后的電容-電壓特性，計算元件1以及比較元件A-C的保持特性。測量結(jié)果在圖5-8的曲線圖中示出。圖5 示出元件1的保持特性。圖6、圖7和圖8分別示出比較元件A、B和C的保持特性。圖5-8 中的每個的水平軸示出從寫入操作和擦除操作開始所經(jīng)過的時間。請注意，由于水平軸為對數(shù)刻度(log scale)，因此進行寫入操作時的點和進行擦除操作時的點由0. 1小時表示。 垂直軸的電壓Vm是根據(jù)電容-電壓特性的測量結(jié)果計算的電壓值。垂直軸的電壓Vm是當電容值為最大值的一半時的電壓值，該最大值為在電容-電壓特性曲線圖的切線中切線梯度最大時的值。
根據(jù)圖5-8的保持特性的曲線圖，通過從每個元件處于寫入狀態(tài)時的閾值電壓中減去每個元件處于擦除狀態(tài)時的閾值電壓，得到閾值電壓窗口。表1示出其中每個元件的維持時間(holding time)為1000小時的閾值電壓窗口 (在下文中稱為“Vth窗口”)。這里， 寫入狀態(tài)下的閾值電壓和擦除狀態(tài)下的閾值電壓分別被設定為寫入特性電壓Vm和擦除特性電壓Vm。根據(jù)在經(jīng)過時間為1000小時的情況下的寫入特性電壓Vm和經(jīng)過時間為1000 小時的情況下的擦除特性電壓Vm之間的差，計算維持時間為1000小時的情況下的Vth窗口。請注意，1000小時之后的寫入特性的電壓Vm通過外推寫入特性的曲線圖來計算。另一方面，假定在擦除操作后的1000小時之后元件返回初始狀態(tài)(寫入操作之前的狀態(tài))， 將1000小時之后擦除特性的電壓Vm設定為初始狀態(tài)(經(jīng)過時間為0小時)的電壓Vm的值。請注意，對于初始狀態(tài)的寫入特性的電壓Vm，元件1和比較元件A約為-0. 8V,比較元件B和C約為-0. 9V。
表1示出元件1的Vth窗口是最寬的。此外，表1示出在形成硅氮化物層43時通過使用像元件1 一樣的疊層結(jié)構(gòu)(而不是使用第一硅氮化物膜12或第二硅氮化物膜13的單層)改進了電荷保持特性。另一方面，發(fā)現(xiàn)在第一硅氮化物膜12和第二硅氮化物膜13 按與元件1相反的順序堆疊時，電荷保持特性變得比具有疊層結(jié)構(gòu)的硅氮化物層43差。
[表1]
權利要求
1.一種半導體裝置，包括非易失性半導體存儲元件，所述非易失性半導體存儲元件包括包含半導體材料的半導體區(qū)，所述半導體區(qū)包括源區(qū)、漏區(qū)和溝道形成區(qū)； 形成于所述半導體區(qū)之上的第一絕緣膜； 形成于所述第一絕緣膜之上的第一硅氮化物膜； 形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的導電膜，其中所述第一硅氮化物膜所含的N-H鍵的數(shù)目大于所述第二硅氮化物膜所含的N-H鍵的數(shù)目，其中所述第二硅氮化物膜所含的Si-H鍵和Si-X鍵的數(shù)目大于所述第一硅氮化物膜所含的Si-H鍵和Si-X鍵的數(shù)目，其中X是鹵族元素。
2.一種半導體裝置，包括非易失性半導體存儲元件，所述非易失性半導體存儲元件包括包含半導體材料的半導體區(qū)，所述半導體區(qū)包括源區(qū)、漏區(qū)和溝道形成區(qū)； 形成于所述半導體區(qū)之上的第一絕緣膜； 形成于所述第一絕緣膜之上的第一硅氮化物膜； 形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的導電膜，其中所述第二硅氮化物膜中的硅與氫和鹵族元素中至少一種之間的鍵的濃度與氮-氫(N-H)鍵的濃度的比值高于所述第一硅氮化物膜中的此種比值。
3.根據(jù)權利要求2所述的半導體裝置，其中所述第二硅氮化物膜中的硅-氫(Si-H)鍵的濃度與氮-氫(N-H)鍵的濃度的比值((Si-H)/(N-H))高于所述第一硅氮化物膜中的此種比值((Si-H)/(N-H))。
4.根據(jù)權利要求2所述的半導體裝置，其中所述第二硅氮化物膜中的硅-鹵族元素 (Si-X)鍵的濃度與氮-氫(N-H)鍵的濃度的比值((Si-X)/(N-H))高于所述第一硅氮化物膜中的此種比值((Si-X) / (N-H))，其中X是鹵族元素。
5.根據(jù)權利要求2所述的半導體裝置，其中所述第二硅氮化物膜中的硅-氫 (Si-H)鍵的濃度和硅-鹵族元素(Si-X)鍵的濃度之和與氮-氫(N-H)鍵的濃度的比值 ((Si-H+Si-X) / (N-H))高于所述第一硅氮化物膜中的此種比值((Si-H+Si-X) / (N-H))，其中X是鹵族元素。
6.根據(jù)權利要求1或2所述的半導體裝置，其中所述第二硅氮化物膜由在化學計量上比所述第一硅氮化物膜更接近Si3N4的硅氮化物構(gòu)成。
7.根據(jù)權利要求1或2所述的半導體裝置，其中所述非易失性半導體存儲元件包括夾在所述半導體區(qū)與所述導電膜之間且形成于所述第二硅氮化物膜之上的第二絕緣膜。
8.根據(jù)權利要求1或2所述的半導體裝置，其中所述半導體區(qū)形成于半導體襯底中。
9.根據(jù)權利要求8所述的半導體裝置，其中所述半導體襯底是單晶硅襯底、多晶硅襯底、單晶硅鍺襯底、多晶硅鍺襯底、單晶鍺襯底和多晶鍺襯底中的任一種。
10.根據(jù)權利要求8所述的半導體裝置，其中所述半導體襯底是絕緣體上硅(SOI)襯底、絕緣體上硅鍺(SGOI)襯底和絕緣體上鍺(GOI)襯底中的任一種。
11.根據(jù)權利要求1或2所述的半導體裝置，其中所述半導體區(qū)是形成于襯底之上的半導體膜，在所述半導體膜與所述襯底之間插入有絕緣膜。
12.根據(jù)權利要求11所述的半導體裝置，其中所述襯底是玻璃襯底、石英襯底和塑料膜中的任一種。
全文摘要
本公開涉及半導體裝置及其制造方法。本發(fā)明改進了非易失性存儲晶體管的電荷保持特性。用作隧穿絕緣膜的第一絕緣膜、電荷存儲層和第二絕緣膜夾在半導體襯底與導電膜之間。電荷存儲層由兩個硅氮化物膜構(gòu)成。作為下層的硅氮化物膜通過CVD方法使用NH3作為氮源氣體來形成，并且所包含的N-H鍵的數(shù)目大于上層的N-H鍵的數(shù)目。作為上層的第二硅氮化物膜通過CVD方法使用N2作為氮源氣體來形成，并且所包含的Si-H鍵的數(shù)目大于下層的Si-H鍵的數(shù)目。
文檔編號H01L27/12GK102522430SQ20121000480
公開日2012年6月27日 申請日期2008年3月18日 優(yōu)先權日2007年3月23日
發(fā)明者佐藤奈奈繪, 野田耕生 申請人:株式會社半導體能源研究所