用于電且機(jī)械連接的單片集成晶體管和MEMS/NEMS器件的結(jié)構(gòu)和方法相關(guān)申請數(shù)據(jù)本申請主張2010年12月1日提交、申請?zhí)枮?1/418467的美國臨時專利申請的優(yōu)先權(quán)；所有與上述專利有關(guān)的文檔都整體地在此引用以供參考。聯(lián)邦資助的研究或開發(fā)根據(jù)由NSF授予的基金No.DMR0520404，美國政府在本發(fā)明中具有一定的權(quán)利。技術(shù)領(lǐng)域本發(fā)明涉及JFET，具體地，涉及被設(shè)計成適用于有助于控制NEMS/MEMS級機(jī)械(這里被稱為“NEMS/MEMS機(jī)械”，還參見定義部分中的“NEMS/MEMS級”)的JFET。本發(fā)明還涉及到包括NEMS/MEMS機(jī)械和至少某些用于控制NEMS/MEMS機(jī)械運(yùn)行的電路的器件(參見定義一節(jié))。NEMS/MEMS機(jī)械硬件組和至少一部分它的控制電路(例如，JFET)的這些組合有時在此被稱為“NEMS/MEMS器件”。

背景技術(shù)：
如圖1所示，傳統(tǒng)的SOI-NEMS/MEMS器件(參見定義節(jié)中的SOI的定義)100包括：電子芯片102，其主要包含互補(bǔ)金屬氧化物(“CMOS”)半導(dǎo)體晶體管，但通常還包括有源電子晶體管；鍵合的傳導(dǎo)路徑112；和NEMS/MEMS芯片113。電子芯片102包括：接觸焊盤104、110；解調(diào)器/濾波器/預(yù)放大器/基準(zhǔn)模塊106；和放大器108。NEMS/MEMS芯片113包括；機(jī)械彈簧和質(zhì)量塊114；通常被使用于靜電驅(qū)動的梳指116；固定錨118；檢測質(zhì)量塊119；和接觸焊盤120。子組件114(包括檢測質(zhì)量塊119)沿箭頭D1和D2指示的方向移動：以便(i)生成電信號；和/或(ii)響應(yīng)電信號。這類傳統(tǒng)的NEMS/MEMS器件是許多商業(yè)化產(chǎn)品和/或所提出的產(chǎn)品的一部分，諸如加速度計、陀螺儀、電子開關(guān)、諧振器、定時器裝置、光學(xué)開關(guān)、光柵和微流體裝置。許多商業(yè)化的NEMS/MEMS器件使用較厚的懸空部件制成，以便得到較大的質(zhì)量和較大的傳感電容值。這已經(jīng)通過使用SOI晶片并且然后使用DRIE處理技術(shù)來蝕刻它們來得到。即使不用SOI基片，而是通過使用諸如SCREAM那樣的處理，高深寬比的NEMS/MEMS也是商業(yè)上可行的。有兩種主要結(jié)構(gòu)體系用于電連接NEMS/MEMS機(jī)械與與它相關(guān)的晶體管(例如，場效應(yīng)晶體管或“FET”，其用于感測運(yùn)動特性(參見定義一節(jié)))。這兩種用于電連接晶體管與NEMS/MEMS機(jī)械的主要結(jié)構(gòu)體系如下：(i)將NEMS/MEMS機(jī)械和晶體管分別放置在兩個不同的芯片襯底上，并且通過具有“導(dǎo)體鍵合”(參見定義一節(jié))的導(dǎo)電路徑來電連接它們；和(ii)將NEMS/MEMS機(jī)械和晶體管放置在同一芯片上，這樣，NEMS/MEMS機(jī)械和晶體管僅通過使用非鍵合的導(dǎo)電路徑而互相電連接。結(jié)構(gòu)體系(i)有時在這里被稱為“混合技術(shù)”(或“混合結(jié)構(gòu)”)。結(jié)構(gòu)體系(ii)有時在這里被稱為“單片集成”?；旌霞夹g(shù)被顯示于圖1，其中集成電路和NEMS和/或MEMS機(jī)械部件被獨(dú)立地制作，并且通常地被引線鍵合或被倒裝芯片鍵合在一起。大多數(shù)商業(yè)化的MEMS傳感器解決方案使用混合集成處理，以用于電連接和信號調(diào)節(jié)?；旌霞夹g(shù)常常被證明為一種減少CMOS與NEMS/MEMS集成復(fù)雜度的有效方法。利用高度復(fù)雜的電子技術(shù)，諸如多級互連的現(xiàn)有水平的CMOS技術(shù)，進(jìn)行的單片集成可能是昂貴的。這是因?yàn)椋啾扔趯τ趥鞲衅餍盘栒{(diào)節(jié)所需要的晶體管來說，NEMS/MEMS部件常常占用大得多的芯片面積。因此，購買單獨(dú)的晶體管信號調(diào)節(jié)芯片，并把它連接到單獨(dú)的低復(fù)雜性NEMS/MEMS芯片上常常是低成本的。雖然混合技術(shù)提供了集成電路和NEMS制作處理流程的獨(dú)立地最優(yōu)化的優(yōu)點(diǎn)，但是傳統(tǒng)上認(rèn)為用于組裝和封裝的成本可能會大于單片集成的成本。以前，各種不同的研究小組將MOSFET集成到NEMS/MEMS器件中以用于信號轉(zhuǎn)換。焦點(diǎn)通常是在與CMOS晶體管的單片集成，假設(shè)人們可以將傳統(tǒng)的現(xiàn)有水平超微CMOS技術(shù)與NEMS/MEMS處理集成在一起。由于為得到有效的信號調(diào)節(jié)所需要的晶體管的數(shù)目，在NEMS/MEMS制作流程內(nèi)共同集成晶體管可以使得NEMS/MEMS的成本/性能比最優(yōu)化。最近的工作集中在將MOS結(jié)構(gòu)集成在NEMS/MEMS內(nèi)，部分歸因于MOS晶體管中的直流功耗可以很低的事實(shí)，這是由于MOS晶體管具有高Ion/Ioff比值和非常低的柵極泄漏電流。然而，由于沿氧化層-硅界面的載流子含有噪聲的導(dǎo)通，MOS器件受困于較高的輸入?yún)⒖荚肼暋V泛認(rèn)為，對于MOS晶體管，其閃爍噪聲不如JFET或結(jié)型場效應(yīng)晶體管，其也稱為結(jié)型柵極場效應(yīng)晶體管。包括NEMS/MEMS機(jī)械和相關(guān)聯(lián)的JFET形式的晶體管的NEMS/MEMS器件，在美國專利7,205,173(“Brunson”)中被公開。在“Brunson”中，NEMS/MEMS器件的JFET部分采用了“阱”的形式，也就是說，創(chuàng)建“Brunson”JFET的組成區(qū)域的摻雜是通過將摻雜劑擴(kuò)散到晶片厚度(也就是，沿基本上垂直于通過其發(fā)生擴(kuò)散的半導(dǎo)體層主表面的方向)來實(shí)現(xiàn)的。在173“Brunson”中，形成“Brunson”JFET的摻雜阱始終并不延伸穿過它們的半導(dǎo)體層的厚度(也就是，該阱始終沒有從半導(dǎo)體的一個主表面延伸到相反的主表面)?？紤]到“Brunson”中阱結(jié)構(gòu)的幾何形狀，溝道導(dǎo)電性被耗盡區(qū)域擠壓(有時被夾斷)，該耗盡區(qū)域沿半導(dǎo)體層的厚度方向擴(kuò)展以控制導(dǎo)通。在“Brunson”中，NEMS/MEMS被與JFET晶體管單片地集成，但在晶體管與NEMS/MEMS之間的連接純粹是電性的。NEMS/MEMS的輸出，其是容性輸出，被連接到晶體管的柵極。下面公布的文檔也可能包含有有幫助的背景信息：(i)Oilier，E.，Duraffourg，L.，Colinet，E.，Durand，C.Durand，C.Renaud，D.，Royet，A.，Renaux，P.Casset，F(xiàn).，Robert，P.，“LateralMOSFETTransistorWithMovableGateforNEMSDevicesCompatibleWith“In-IC”Integration，”Nano/MicroEngineeredandMolecularSystems，2008，NEMS2008，3rdIEEEinternationalConference第764-769頁，2008年1月6日至9日，http：//ieeexplore.ieee.org/stamp/stamp.jsp？tp＝arnumber＝4484439&isnumber＝4484266；(ii)美國專利第6,531,331號(“Bennett”)；(iii)美國專利第7,615,788號(“Komegay”)；(iv)美國專利第8,012,785號(“Liang”)；(v)美國專利第7,989,889號(“Kerr”)；(vi)美國專利公開第2011/0101475號(“Parpia”)；(vii)美國專利公開第2010/0263997號(“Hilgers”)；(viii)美國專利公開第2011/0068374號(“Tan”)；(ix)美國專利第7,759,924號(“Shekhawat”)；(x)美國專利第7,868,403號(“Ivanov”)；(xi)美國專利第6,797,534號(“Tu”)；(xii)美國專利公開第2010/0171569號(“Ionescu”)；(xiii)美國專利公開第2010/0314668號(“Ollier”)；(xiv)美國專利公開第2011/0026742號(“Huang”)；(xv)美國專利公開第2011/0057288號(“Tan”)；(xvi)美國專利第5,880,921號(“Tham”)；(xvii)Grogg，D.，Tsamados，D.，Badila，N.D.，Ionescu，A.M.，“IntegrationofMOSFETTransistorsinMEMSResonatorsforImprovedOutputDetection，”Solid-StateSensors，ActuatorsandMicrosystemsConference，2007，TRANSDUCERS2007，International.vol.，no.，第1709-1712頁，2007年6月10-14日，http：//ieeexplore.ieee.org/stamp/stamp.jsp？tp＝&arnumber＝4300481&isnumber＝430005；(xviii)美國專利公開第2011/0024812A1號(“Weinstein等”)；(xix)美國專利公開第2008/0001658A1號(“Mojarradi等”)；(xx)美國專利公開第2007/0008013A1號(“Fijany”)；(xxi)美國專利公開第2007/0008013A1號(“Akarvardar等”)。相關(guān)技術(shù)章節(jié)免責(zé)聲明的描述：就以上在相關(guān)技術(shù)章節(jié)的描述中討論特定的出版物來說，這些討論不應(yīng)當(dāng)被看作為承認(rèn)所討論的出版物(例如，公布的專利)是專利法所稱的現(xiàn)有技術(shù)。例如，某些或所有的所討論的出版物在時間上可能還不夠早，可能還不能反映在時間上足夠早的所開發(fā)的主題，和/或可能還不能充分地可實(shí)施以達(dá)到專利法所稱的現(xiàn)有技術(shù)的程度。就以上在相關(guān)技術(shù)章節(jié)的描述中討論特定的出版物來說，它們整體地在本文檔中引用以供參考。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明認(rèn)識到，在混合結(jié)構(gòu)器件100中，引線鍵合引起寄生現(xiàn)象以及失配現(xiàn)象。本發(fā)明還認(rèn)識到，NEMS/MEMS機(jī)械與FET的單片集成使得引線鍵合寄生現(xiàn)象最小化，并且寄生效應(yīng)的這種最小化是非常有利的。更具體地，在FET與NEMS的組裝和封裝期間，混合解決方案引起寄生和失配，這是由于連接兩個小裸片的引線鍵合，這阻止了SOI-NEMS/MEMS完全地實(shí)現(xiàn)最佳的性能。本發(fā)明的一方面涉及一種JFET結(jié)構(gòu)(和相關(guān)的制作和/或使用的方法)，其被包含并且被隔離在單片集成芯片堆疊中的單個半導(dǎo)體層內(nèi)。本發(fā)明的另一方面是一種NEMS/MEMS器件(和相關(guān)的制作和/或使用的方法)，其包括NEMS/MEMS機(jī)械和在單片集成芯片堆疊中的單個半導(dǎo)體層內(nèi)所包含和隔離的JFET結(jié)構(gòu)。在根據(jù)本發(fā)明的至少某些JFET中。根據(jù)本發(fā)明的另一方面，NEMS/MEMS器件由高深寬比DRIE蝕刻的硅制成，并且橫梁厚度可以很小，JFET晶體管可被集成在NEMS/MEMS中所使用的橫梁結(jié)構(gòu)內(nèi)。在所使用的彈簧和質(zhì)量塊內(nèi)的直接集成將導(dǎo)致芯片面積的最佳使用，并使得與傳感單元的互連最小化。通過使用薄的橫向尺寸，可以把摻雜劑橫向地擴(kuò)散到高深寬比的橫梁中；并且確實(shí)限定溝道導(dǎo)電性以延伸到硅層的整個厚度(由絕緣層(例如，二氧化硅層)至少限制到它的較下側(cè))。這是與“Brunson”明顯區(qū)別的，在“Brunson”中，限定溝道的阱結(jié)構(gòu)僅僅部分延伸穿過它們的半導(dǎo)體層介質(zhì)的厚度。通過使用不帶有阱的JFET，并代之以用延伸半導(dǎo)體層整個厚度的摻雜區(qū)域，JFET變得更容易制作和/或并且具有提高的性能，特別是當(dāng)它與NEMS/MEMS緊湊地電集成在單個芯片的情況下。在JFET通過摻雜而被形成后，作為NEMS/MEMS一部分的橫梁，在本發(fā)明的一些實(shí)施例中，可以被釋放以用于緊湊集成的晶體管和NEMS/MEMS，從而使得晶體管直接成為NEMS/MEMS的一部分。考慮到許多NEMS/MEMS器件由高深寬比DRIE蝕刻的硅構(gòu)建并且橫梁厚度可以很小，根據(jù)本發(fā)明的另一方面，JFET晶體管可以被集成在NEMS/MEMS中所使用的懸臂梁結(jié)構(gòu)(和/或其它移動部件)的材料中。在所使用的彈簧和質(zhì)量塊內(nèi)的直接集成將導(dǎo)致芯片面積的最佳利用，并使得與傳感單元的互連最小化。通過使用薄的橫向尺寸，可以把摻雜劑橫向地擴(kuò)散到高深寬比的橫梁中；以及確實(shí)限定沿晶片的溝道導(dǎo)電性，而不是像傳統(tǒng)的JFET那樣垂直地擴(kuò)散到晶片。在晶體管被集成后，作為NEMS/MEMS一部分的梁可被釋放以用于緊湊集成的晶體管和NEMS/MEMS，從而使得晶體管直接成為NEMS/MEMS的一部份。根據(jù)本發(fā)明的一方面，器件包括：(a)第一絕緣層，其限定：(i)器件的主平面；和(ii)在主平面上的任何給定的點(diǎn)處垂直于主平面的橫向方向；以及(b)第一半導(dǎo)體層。第一半導(dǎo)體層和第一絕緣層被單片集成為堆疊結(jié)構(gòu)。堆疊結(jié)構(gòu)包括第一NEMS/MEMS區(qū)域。堆疊結(jié)構(gòu)的第一NEMS/MEMS區(qū)域被構(gòu)建、連接、定尺寸、成形、和/或放置成包括第一移動部件的第一NEMS/MEMS機(jī)械運(yùn)行。半導(dǎo)體層包括第一主表面和第二主表面，其在橫向方向上間隔開。第一半導(dǎo)體層包括第一JFET結(jié)構(gòu)。第一JFET結(jié)構(gòu)包括以下的JFET區(qū)域：源極區(qū)域、漏極區(qū)域、第一柵極區(qū)域和導(dǎo)電溝道區(qū)域。第一JFET的這些JFET區(qū)域整體延伸穿過第一半導(dǎo)體層的橫向尺度。x型是第一摻雜類型(p或n型)。y型是第二摻雜類型(p或n型)。第一JFET結(jié)構(gòu)的導(dǎo)電溝道區(qū)域被x型摻雜以及第一柵極被y型摻雜到一定程度，以使得在器件運(yùn)行期間：(i)第一JFET結(jié)構(gòu)的導(dǎo)電溝道將形成耗盡部分和未耗盡部分，以及(ii)耗盡部分--間或地并且如由運(yùn)行條件所確定地--夾斷第一JFET結(jié)構(gòu)的導(dǎo)電溝道。第一JFET被電連接到第一NEMS/MEMS機(jī)械。絕緣層是電絕緣的，以使得在器件運(yùn)行期間在絕緣層中沒有電流流動。根據(jù)本發(fā)明的另一方面，給出一種制作JFET結(jié)構(gòu)的方法。JFET結(jié)構(gòu)包括第一絕緣層和第一半導(dǎo)體層。該方法包括以下步驟：將第一半導(dǎo)體層和第一絕緣層單片地形成在堆疊結(jié)構(gòu)中，以使得第一半導(dǎo)體層包括JFET結(jié)構(gòu)，從而使得JFET結(jié)構(gòu)與堆疊結(jié)構(gòu)的其它層電隔離；x型摻雜第一半導(dǎo)體層，穿過它的整個橫向方向，以在第一半導(dǎo)體層中形成源極區(qū)域；x型摻雜第一半導(dǎo)體層，穿過它的整個橫向方向，以在第一半導(dǎo)體層中形成漏極區(qū)域；x型輕摻雜第一半導(dǎo)體層，穿過它的整個橫向方向，以在第一半導(dǎo)體層中形成導(dǎo)電溝道；以及y型摻雜第一半導(dǎo)體層，穿過它的整個橫向方向，在第一半導(dǎo)體層中形成第一柵極區(qū)域。x型是第一摻雜類型(p或n型)。y型是第二摻雜類型(p或n型)。摻雜步驟創(chuàng)建位于第一半導(dǎo)體層內(nèi)的JFET結(jié)構(gòu)。JFET結(jié)構(gòu)被構(gòu)建、定位和/或連接，以使得在器件運(yùn)行期間：(i)第一JFET結(jié)構(gòu)的導(dǎo)電溝道將形成耗盡部分和未耗盡部分，以及(ii)耗盡部分--間或地并且如由運(yùn)行條件所確定地-將延伸以夾斷導(dǎo)電溝道。附圖說明通過結(jié)合附圖閱讀以下的詳細(xì)說明，將更全面理解和認(rèn)識本發(fā)明，其中：圖1是現(xiàn)有技術(shù)NEMS/MEMS器件的示意圖；圖2是根據(jù)本發(fā)明的NEMS/MEMS器件的第一實(shí)施例的示意圖；圖3A是根據(jù)本發(fā)明的JFET的第一實(shí)施例的平面圖；圖3B是運(yùn)行在其“拐點(diǎn)電壓(kneevoltage)”的第一實(shí)施例JFET的平面和截面圖；圖3C是運(yùn)行在其“拐點(diǎn)電壓”上方的第一實(shí)施例JFET的平面和截面圖；圖3D是顯示第一實(shí)施例JFET的性能的某些特征的圖；圖4是根據(jù)本發(fā)明的NEMS/MEMS器件的第二實(shí)施例的示意圖；圖5是第二實(shí)施例NEMS/MEMS器件的另一個示意圖；圖6A是第二實(shí)施例NEMS/MEMS器件的另一個示意圖；圖6B是第二實(shí)施例NEMS/MEMS器件的正交平面圖；圖7A到7O是顯示根據(jù)本發(fā)明的NEMS/MEMS器件的第三實(shí)施例在它被單片集成和制造時的分層結(jié)構(gòu)的截面圖；圖8是根據(jù)本發(fā)明的NEMS/MEMS器件的第四實(shí)施例的示意圖；圖9是顯示第四實(shí)施例NEMS/MEMS器件的性能的某些特征的圖；圖10是根據(jù)本發(fā)明的NEMS/MEMS器件的第五實(shí)施例的示意圖；圖11是顯示第五實(shí)施例NEMS/MEMS器件的性能的某些特征的圖；圖12是根據(jù)本發(fā)明的NEMS/MEMS器件的第六實(shí)施例的示意圖；圖13是顯示第六實(shí)施例NEMS/MEMS器件的性能的某些特征的圖；圖14是根據(jù)本發(fā)明的NEMS/MEMS器件的第七實(shí)施例的示意圖；圖15是顯示第七實(shí)施例NEMS/MEMS器件的性能的某些特征的圖；圖16是顯示根據(jù)本發(fā)明的NEMS/MEMS器件的各種實(shí)施例的性能的某些特征的圖；圖17A是根據(jù)本發(fā)明的電路的透視圖；圖17B是圖17A電路的另一個透視圖；圖18是根據(jù)本發(fā)明的另一個電路的透視圖；圖19是根據(jù)本發(fā)明的NEMS/MEMS器件的第八實(shí)施例的平面圖；圖20是第八實(shí)施例器件的透視圖；圖21是顯示根據(jù)本發(fā)明的NEMS/MEMS器件的性能的某些特征的圖；圖22是顯示根據(jù)本發(fā)明的NEMS/MEMS器件的性能的某些特征的圖；圖23顯示在本發(fā)明的各種實(shí)施例中適用的三層SOI堆疊的橫截面圖；圖24顯示NEMS/MEMS系統(tǒng)級結(jié)構(gòu)的第一替換例(除了JFET傳感器/放大器以外，包括某些控制電子裝置，在這里有時稱為CMOS控制電子裝置)；圖25顯示CMOS和NEMS/MEMS系統(tǒng)級結(jié)構(gòu)的第二替換例(除了JFET傳感器/放大器以外，包括某些控制電子裝置，在這里有時稱為CMOS控制電子裝置)；圖26顯示CMOS和NEMS/MEMS系統(tǒng)級別結(jié)構(gòu)的第三替換例(除了JFET傳感器/放大器以外，包括某些控制電子裝置，在這里有時稱為CMOS控制電子裝置)；圖27是根據(jù)本發(fā)明的器件825的透視圖，該器件825包括源極826、柵極827和漏極828；圖28是用在制造過程期間存在的九個中間堆疊結(jié)構(gòu)來進(jìn)行制作的方法；圖29是顯示在制造過程期間存在的十一個中間堆疊結(jié)構(gòu)的制作的方法。具體實(shí)施方式圖2顯示NEMS/MEMS器件200，它基本上由單個單片集成芯片202構(gòu)成。在一些實(shí)施例中，NEMS/MEMS器件可包括位于第二芯片襯底上的附加控制電子裝置，例如處理網(wǎng)絡(luò)。然而，在器件200中，NEMS/MEMS機(jī)械和至少一個與其相關(guān)的晶體管位于單個芯片202上。如圖2所示，芯片202包括：第一端子T1；解調(diào)器/濾波器/預(yù)放大器/基準(zhǔn)模塊206；放大器208；非鍵合路徑212；固定錨結(jié)構(gòu)218；彈簧/質(zhì)量塊子組件214；檢測質(zhì)量塊219；和梳指結(jié)構(gòu)216?，F(xiàn)在參照圖3A到3D討論根據(jù)本發(fā)明的NEMS/MEMS器件的運(yùn)行模式。如圖3A所示，JFET250包括漏極區(qū)域252；第一柵極區(qū)域254；源極區(qū)域256；第二柵極區(qū)域258和溝道區(qū)域251。如圖3B和3C所示，溝道區(qū)域251將源極256連接到漏極252。還如圖3B和3C所示，溝道區(qū)域251包括：第一半導(dǎo)體層261；絕緣層280(例如，由二氧化硅制成)和第二半導(dǎo)體層282(例如，由硅制成)。進(jìn)一步如圖3B和3C所示，第一半導(dǎo)體層261包括：第一p型摻雜的子區(qū)域260；第二p型摻雜的子區(qū)域270；n型輕摻雜的子區(qū)域262，264，266的第一載流子耗盡溝道部分262；n型輕摻雜的子區(qū)域262，264，266的第二載流子耗盡溝道部分266；和n型輕摻雜的子區(qū)域262，264，266的載流子未耗盡溝道部分264。在層261中的溝道子區(qū)域因此包括耗盡部分262和266以及未耗盡部分264。這個溝道子區(qū)域262，264，266被n型輕摻雜。正如通過比較圖3B和圖3C可以看到的，當(dāng)漏極與源極之間的電位增加時，虛線的(infootprint)載流子耗盡區(qū)域的寬度增加。如圖3C所示，在某些點(diǎn)，載流子耗盡部分262，266將膨脹到使得它們“夾斷”未耗盡部分的程度，從而使得未耗盡部分不再連續(xù)地從漏極擴(kuò)展到源極。如圖3D上的曲線圖299所示，一旦這種夾斷的現(xiàn)象發(fā)生，那么在源極與漏極之間的電位幅度的進(jìn)一步增加將不會導(dǎo)致流過溝道子區(qū)域262，264，266的電流增加。N型溝道JFET是多數(shù)載流子晶體管，其中：(i)電子從源極流向漏極；以及(ii)空穴從漏極流向源極。圖3B和3C分別顯示在4端n型溝道JFET250中的溝道區(qū)域的頂視圖和橫截面，圖3B和3C分別顯示在(i)未飽和狀態(tài)(雖然達(dá)到接近飽和)和(ii)飽和狀態(tài)下的JFET。圖3B和3C的比較顯示了隨著VDC增加耗盡部分262和266的寬度逐步增加。源極、柵極-1和柵極-2被綁定到地。當(dāng)施加小的VDS時，溝道表現(xiàn)得像歐姆電阻(見圖3D的區(qū)域1)，電流從漏極流到源極。當(dāng)VDS增加時，在漏極與源極之間的pn結(jié)上的反向偏壓被進(jìn)一步反向偏置。因?yàn)檫@個反向偏置，當(dāng)VDC存在時，耗盡部分262，266形成在柵極(更精確地，溝道區(qū)域中的p摻雜的子區(qū)域)與n型輕摻雜的子區(qū)域262，264，266的未耗盡部分之間。柵極到溝道耗盡區(qū)域加寬到溝道區(qū)域使得溝道的電阻增加，如圖3B和曲線圖299的區(qū)域II表示的。當(dāng)VDS進(jìn)一步增加時，耗盡區(qū)域形成在兩個柵極周圍，相遇在漏極，而溝道被“夾斷”。漏極電流飽，并且漏極電壓的任何進(jìn)一步增加不會引起漏極電流相當(dāng)大的變化?？偨Y(jié)上述內(nèi)容，當(dāng)施加更大的VDS時，柵極-溝道耗盡區(qū)域變得更寬，并推進(jìn)到溝道，結(jié)果增加了溝道電阻。當(dāng)圍繞漏極的區(qū)域全部耗盡時，達(dá)到夾斷，VDS的進(jìn)一步增加不會引起漏極電流顯著改變，而漏極電流飽和。曲線圖299顯示對于零柵極電壓的電流-電壓特性。在夾斷時，在源極與漏極之間存在的電場使得電子從源極漂移到漏極。圖3C和曲線圖299上的區(qū)域III顯示飽和現(xiàn)象?，F(xiàn)在將闡述十個公式，接著討論這些公式。其中ε0是真空介電常數(shù)，A＝8e-8cm2是驅(qū)動器面積，d＝450nm是初始間隙，以及x是梁位移。使用Taylor(臺勞)級數(shù)近似，F(xiàn)3＝F1+F2F+F3＝kxF＝m.g(5)其中Cnems1是在柵極-3與懸臂梁之間的電容，Cnems2是在懸臂梁與柵極-4之間的電容，以及Cdep是在懸臂梁-JFET結(jié)處的耗盡電容。Cnems1和Cnems2被推導(dǎo)為其中C0是標(biāo)稱電容，q是電子電荷，εsi是硅的介電常數(shù)，Nd＝4.16e14ions/cm3是在溝道中的摻雜濃度，假設(shè)是單邊結(jié)，并且Vbi＝0.81V是內(nèi)建電位。VG2可以通過將公式8，9和10代入公式7而被數(shù)值地確定。對于公式的討論從公式(1)開始，其中顯示對于如JFET250那樣的JFET的飽和電流的有用近似。在公式(1)中，IDss是當(dāng)VGs＝0V且VP是夾斷電壓時的最大電流。根據(jù)n溝道JFET的工作原理，NEMS/MEMS懸臂梁的運(yùn)動通過使用集成的JFET而被感測。JFET-NEMS器件的示意圖顯示于圖4，它的等效小信號模型顯示于圖5。更具體地，圖4顯示NEMS/MEMS器件300，包括：JFET250；和NEMS/MEMS機(jī)械312(包括可移動的懸臂梁構(gòu)件312a、第一靜止部件312b和第二靜止部件312c)。JFET250包括溝道區(qū)域，該溝道區(qū)域包括以下子區(qū)域：漏極界面子區(qū)域302；第一和第二p型摻雜子區(qū)域306，308；源極界面子區(qū)域304；和n型輕摻雜子區(qū)域303，305，310(包括未耗盡部分310，以及當(dāng)可應(yīng)用時，耗盡區(qū)域303，305，根據(jù)工作條件它們的尺寸和形狀可改變)。如圖4所示，施加電壓VG3到第二靜止部件將使得柵極2(也就是，懸臂梁構(gòu)件)的浮動電位調(diào)節(jié)和取數(shù)值VG2。柵極2的浮動電位被持續(xù)地用來調(diào)制JFET的溝道電導(dǎo)。這樣，NEMS/MEMS機(jī)械的可移動部件(也就是，懸臂梁構(gòu)件)的運(yùn)動特性(具體地，位置)被使用來通過它的浮動電位的起伏而有效地檢測懸臂梁的位置。在器件300中，懸臂梁位置的這個檢測值以極其直接的方式被提供給JFET250的溝道區(qū)域的第二p型摻雜子區(qū)域308，這是因?yàn)閼冶哿簶?gòu)件直接從第二p型摻雜子區(qū)域延伸，并與第二p型摻雜子區(qū)域單片集成。這樣，在空間中懸臂梁構(gòu)件位置的改變將導(dǎo)致JFET250的溝道電導(dǎo)的對應(yīng)變化，并且通過溝道傳導(dǎo)的這種控制，懸臂梁位置幫助控制JFET250的運(yùn)行。正如圖4進(jìn)一步顯示的，導(dǎo)電溝道(包括它的耗盡的和未耗盡的部分)被n-型輕摻雜。柵極界面子區(qū)域306和308被p+型摻雜，以及源極和漏極界面子區(qū)域302和304被n+型摻雜。在本實(shí)施例中，懸臂梁構(gòu)件312a是250nm寬，它被靜止部件312b和312c包圍(有時在這里被分別稱為柵極3和柵極4)。如圖5所示，大塊是SOI晶片的基片。諸如梁止動器那樣的另外的機(jī)械部件可被用來限制運(yùn)動。這些止動器使得NEMS/MEMS機(jī)械能夠被配置成電開關(guān)。當(dāng)柵極1-到-溝道的結(jié)被反向偏置時，它的結(jié)耗盡寬度(也就是，耗盡部分303的尺寸)增加。隨著這個反向偏壓進(jìn)一步增加，當(dāng)耗盡區(qū)域延伸穿過導(dǎo)電溝道的至少一個橫截面時(也就是，n型輕摻雜的子區(qū)域)，溝道會被“夾斷”。柵極3和4被用來驅(qū)動懸臂梁，它又使得柵極2(也就是，懸臂梁的浮動電位)幫助調(diào)制溝道導(dǎo)電性。圖6A和6B分別是：(i)等效的電容性模型；和JFET-NEMS器件的平面圖。當(dāng)電壓被施加到柵極3時，由于靜電吸引力，懸臂梁移動到更接近柵極3。在柵極3與懸臂梁之間的靜電力由以上的公式(2)給出。在懸臂梁與柵極4之間的力由以上的公式(3)給出。在公式(3)中，ε0是真空介電常數(shù)，A＝8e-8cm2是驅(qū)動器面積，d＝350nm是初始間隙，以及x是梁位移。使用Taylor(臺勞)級數(shù)近似，如以上顯示的，得到公式(4)。在公式(4)中，F(xiàn)3是寄生力，它是負(fù)彈力(negativespring)，并被稱為彈簧軟化(springsoften)。在平衡時，靜電力等于彈簧力，如以上的公式(5)。在公式(5)，m是質(zhì)量，g是加速度，k(＝0.22N/m)是懸臂梁的彈簧常數(shù)。從公式(5)，懸臂梁的位移可以如以上的公式(6)那樣得出。對于JFET-NEMS器件的等效電容模型是如圖6所示的簡單的容性分壓器。根據(jù)電容性模型，懸臂梁的浮動電位VG2由以上的公式(7)給出。在公式(7)，Cnemst1和Cnemst2根據(jù)上述公式(8)和(9)得出。公式(6)可被代入到公式(8)和(9)。在懸臂梁-JFET結(jié)處，耗盡電容由公式(10)給出，其中C0是標(biāo)稱電容，q是電子電荷，εsi是硅的介電常數(shù)，Nd＝4.16e14ions/cm3是在溝道中的摻雜濃度，假設(shè)是單邊結(jié)，并且Vbi＝0.81V是內(nèi)建電位。VG2可以通過將公式(8)，(9)和(10)代入公式(7)而被數(shù)值地確定?，F(xiàn)在參照圖7A到7O討論器件制作。如圖7A到7O所示，該過程產(chǎn)生一系列期間處于堆疊狀態(tài)(stack-in-progress)的結(jié)構(gòu)，分別給予500a(即，起始堆疊)到500o(最終堆疊)的標(biāo)號。器件實(shí)現(xiàn)在2μm厚器件層的n型SOI晶片中。制作過程的至少某些“實(shí)施例”的一個關(guān)鍵特性在于，JFET和NEMS部件出現(xiàn)在相同掩膜上，因此，器件被同時處理，這消除了NEMS部件的傳統(tǒng)后處理，該后處理通常在使用CMOS芯片制成的NEMS/MEMS器件的環(huán)境中所需。期間的堆疊500a到500o均包括以下層：第一硅層502；第一二氧化硅(或絕緣)層504；第二硅層506；第二二氧化硅(或絕緣)層508；第一鉻層510；第一電阻層512；n型摻雜部分514；p型摻雜部分518；金屬線層520；第三二氧化硅層522；第二電阻層524。圖形地表示在圖7A到7O上的制作步驟如下：(7A)提供SOI襯底；(7B)沉積SiO2和Cr；(7C)旋涂聚甲基丙烯酸甲酯阻擋層(“PMMA”)；(D)對n+區(qū)域進(jìn)行電子束曝光；(E)Cr和SiO2蝕刻的反應(yīng)離子蝕刻(RIE)；(F)濕法蝕刻阻擋層和Cr；(G)磷摻雜劑的固態(tài)源擴(kuò)散和退火；(H)濕法蝕刻SiO2擴(kuò)散掩膜；(I)重復(fù)在圖7B到7F上顯示的步驟；(J)硼的固態(tài)源擴(kuò)散和退火；(L)在金屬層上濺射(優(yōu)選為MoSi2或包含MoSi2)，沉積SiO2和旋涂阻擋層；(M)負(fù)性阻擋層曝光和對SiO2與MoSi2進(jìn)行RIE；(N)對硅器件層進(jìn)行深RIE(“DRIE”)，以及(O)對器件進(jìn)行BOE釋放，并進(jìn)行臨界點(diǎn)干燥以避免粘滯。接觸電極用金屬進(jìn)行硅化，優(yōu)選地采用MoSi2。MoSi2，通過它的固有材料特性，具有低電阻值并表現(xiàn)出低應(yīng)力，即使當(dāng)它作為NEMS/MEMS機(jī)械的移動部件進(jìn)行移動時。這樣做以保證在Si與探測焊盤之間具有歐姆接觸。在圖7的實(shí)施例中，MoSi2(或其它適當(dāng)?shù)慕饘?被濺射，并在Ar氣氛中在750℃下快速熱退火3分鐘，以在每個NEMS/MEMS機(jī)械和與它相關(guān)的JFET之間(包括未鍵合的導(dǎo)電路徑)形成歐姆接觸。制作過程牽涉到4級電子束蝕刻和5級的光刻。如果深紫外線(DUV)光刻被用于NEMS部件和探測焊盤的曝光，掩膜數(shù)可以大大地減小到4。我們當(dāng)前使用ASMLDUV工具來制作這些器件。現(xiàn)在討論根據(jù)本發(fā)明的某些JFET的電流-電壓(“IV”)特性。所有的IV測量均在真空中(壓強(qiáng)約為4mbar)進(jìn)行。這里描述的測量是針對圖6B所示的器件進(jìn)行的。圖8是有助于理解圖9的曲線圖401的示意圖400。曲線圖401是ID隨VDS變化圖，它顯示了當(dāng)溝道被夾斷時的飽和狀態(tài)。曲線圖401顯示了針對JFET-NEMS器件測量的ID隨VDS變化的輸出曲線。測量的低電流是由于高的漏極和源極電阻值。圖10是有助于了解圖11的曲線圖601的示意圖600。曲線圖601顯示對應(yīng)于不同VG1數(shù)值的曲線，它還顯示預(yù)期的夾斷電壓Vp等于-19V。當(dāng)VGs＝0和VDS＝10V時IDSS被測量為約700nA。如圖11所示，這是對于JFET-NEMS器件在VDS＝10V偏置時的轉(zhuǎn)移曲線。圖12顯示有助于了解圖13的曲線圖701的示意圖。由于柵極溝道被反向偏置，柵極泄漏電流應(yīng)當(dāng)是最小的，它在VGS＝-19V時被測量為約70pA，如曲線圖701所示。曲線圖701顯示，當(dāng)JFET被關(guān)斷時，柵極泄漏電流是約70pA。現(xiàn)在討論JFET-NEMS器件的共源極放大器配置。此時，JFET通過在漏極處連接3MΩ電阻而被配置成共源極放大器。由于晶體管溝道的非常大的輸入電阻，這樣大的負(fù)荷電阻是適當(dāng)?shù)?。晶體管的跨導(dǎo)(gm)是13.3μS。這個數(shù)值是低的，這是由于在源極和漏極端處形成的大寄生電阻。這個大電阻導(dǎo)致用于對負(fù)載電容進(jìn)行充電和放電的非常大的RC時間常數(shù)，從而導(dǎo)致351Hz的低頻率運(yùn)行。交流信號在柵極3處輸入，并且漏極輸出被連接到示波器。交流信號耦合到懸臂梁，并且該信號通過JFET部分被轉(zhuǎn)換。JFET的柵極1電壓的變換將改變放大器的增益，如圖15的曲線圖751所示。從柵極3到懸臂梁的電容值是0.55fF，而從懸臂梁到JFET的柵極的電容值是0.53fF。如圖751所示，JFET-NEMS器件被配置成具有RD＝3MΩ的共源極放大器。交流信號被施加在柵極3處，輸出電壓隨柵極1上反向偏置的增加而增加。輸出的交流信號被180°相移。通過JEFT感測懸臂梁構(gòu)件的運(yùn)動，以便感知懸臂梁的運(yùn)動，3MΩ電阻被去除而漏極電壓從0掃描到3V。源極、柵極1和柵極4電壓被設(shè)置為0V。當(dāng)在柵極3上的電壓增加時，由于靜電力，懸臂梁移動到更接近柵極3電極。由于懸臂梁構(gòu)件本體移動通過由構(gòu)成柵極3和4的靜止部件(見圖4)的電位形成的電場，懸臂梁構(gòu)件具有在幅度和/或方向上浮動的電位。電容耦合的現(xiàn)象是造成當(dāng)懸臂梁構(gòu)件(也就是，柵極2)相對于靜止柵極3和4改變位置時，其電壓變化的原因。這個浮動電位(VG2)調(diào)制了溝道電導(dǎo)。當(dāng)懸臂梁移動到更接近柵極3時，Cnems1增加，并且它導(dǎo)致VG2增加。因?yàn)閂G3是負(fù)的，根據(jù)公式(7)VG2也是負(fù)的，并且它反相偏置懸臂梁-JFET結(jié)。圖16顯示曲線圖799，它是JFET對于無固定夾(clampfree)懸臂梁和固定夾-固定夾(clamp-clamp)懸臂梁運(yùn)動的響應(yīng)的圖。由于無固定夾懸臂梁對于相同的柵極3電壓具有更高的位移，因此它的VG2高于固定夾-固定夾梁的情形，并且它能夠更好地調(diào)制漏極溝道電導(dǎo)。如圖16所示，JFET-NEMS器件能夠感測在加上柵極3電壓時無固定夾和固定夾-固定夾懸臂梁的運(yùn)動。對于無固定夾的情形，電流的改變大得多。漏極電流調(diào)制可能部分是由于在梁彎曲時發(fā)生的、在懸臂梁-溝道結(jié)處的壓電效應(yīng)。為了說明起見，JFET-NEMS器件的某些非限制的器件參數(shù)如下：懸臂梁的長度為20μm；懸臂梁的寬度為250nm；厚度為2μm；Vpull-in為21V；Vp(VDS＝10V)為-19V；IDSS(VDS＝10V)為0.69μA；β(IDss/Vp2)＝1.9mA/V2。本發(fā)明的一些實(shí)施例的一個特性是JFET與可以是NEMS或MEMS的移動?xùn)艠O的單片集成。器件的制作利用在SOI梁的交叉點(diǎn)處嵌入的JFET結(jié)。本發(fā)明的一些實(shí)施例的另一個特性是JFET放大器增益以及它在感測NEMS/MEMS機(jī)械移動部件的運(yùn)動特征(例如，位置)時的使用。在各種實(shí)施例中，NEMS/MEMS機(jī)的移動部件可以(但不限于)采用各種形式，諸如懸臂梁、慣性傳感器、諧振器、開關(guān)。在本發(fā)明的至少一些實(shí)施例中，緊湊耦合的NEMS/MEMS和電子裝置減小了寄生效應(yīng)，并提高了性能。因?yàn)镾OI梁對于許多MEMS器件是普遍的，所以JFET可被用來感測和放大對于增加的信號的運(yùn)動，并減小了在雙芯片的MEMS和NEMS中遇到的寄生電容的影響?，F(xiàn)在將討論使用JFET技術(shù)來制作BJT、MESFET和MOSFET，從BJT開始。通過使用JFET制作技術(shù)，雙極型結(jié)型晶體管(BJT)可以通過改變在集電極、基極和發(fā)射極處的摻雜濃度而實(shí)現(xiàn)。有兩種類型的BJT：npn型和pnp型。必須實(shí)行三次注入或固體擴(kuò)散。在發(fā)射極處的第一次擴(kuò)散，在基極處的第二次擴(kuò)散，和在集電極處的第三次擴(kuò)散。發(fā)射極和集電極被摻雜以相同的摻雜劑(n或p)，但在發(fā)射極處的摻雜濃度高于在集電極處的摻雜濃度。為了改進(jìn)隔離和減小寄生效應(yīng)，在器件下面的氧化物可以被蝕刻掉，器件將自由挺立。圖17A和17B顯示了所建議的BJT的示意圖800。如圖17所示，雙極性結(jié)型晶體管(BJT)具有發(fā)射極、基極和集電極端。發(fā)射極比起集電極更高地?fù)诫s。NPN和PNP晶體管可以通過使用本技術(shù)進(jìn)行制作。(B)釋放的器件的截面。所有這些器件的導(dǎo)電溝道可以通過蝕刻掉埋層氧化物而被釋放。釋放導(dǎo)電層提供了隔離和減小了在溝道與基片之間的寄生效應(yīng)。金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的運(yùn)行類似于JFET，其中通過將反向偏壓施加到柵極而將溝道夾斷。器件是單極型的，并且多數(shù)載流子導(dǎo)通電流通過溝道。MESFET與JFET之間的主要差別在于MESFET的柵極是肖特基(Schottky)接觸，而JFET是歐姆接觸。肖特基柵極接觸被使用來減小在器件工作期間的反向柵極泄漏電流。為了在當(dāng)前的JFET技術(shù)中實(shí)施肖特基接觸，應(yīng)當(dāng)將具有高功函數(shù)的金屬，諸如鉑，沉積在n型柵極上，并將具有低功函數(shù)的金屬，諸如鉬，沉積在p型柵極上。這些金屬對于當(dāng)前的JFET技術(shù)是可兼容的。圖18顯示MESFET的示意圖。柵極從頂部(柵極與Si溝道之間的交界面)開始直到底部(位于SiO2的頂表面上的區(qū)域)耗盡溝道。這些器件也可以自由地釋放。圖18顯示了金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)850。柵極是肖特基接觸，但源極和漏極是歐姆接觸。金屬氧化物場效應(yīng)晶體管(MOSFET)是少數(shù)載流子器件，其中柵極電壓被施加來耗盡并反型處在柵極介質(zhì)下面的溝道。為了將MOSFET合并到JFET技術(shù)，主要的附加制作步驟是在溝道與柵極金屬之間沉積幾納米(＜10nm)的介質(zhì)材料，諸如SiO2。圖27顯示所提出的MOSFET器件825的示意圖。漏極、源極和柵極是歐姆接觸，介質(zhì)層被夾在柵極與溝道之間。圖27是金屬氧化物場效應(yīng)晶體管(MOSFET)。絕緣層(SiO2)處在柵極電極與導(dǎo)電溝道之間。圖19和20顯示適用于根據(jù)本發(fā)明的NEMS/MEMS器件的NEMS/MEMS機(jī)械875，器件875包括：源極876；第三柵極877；懸臂梁開關(guān)構(gòu)件882(包括凸起物882a)；第一柵極881；漏極879；和第二柵極878。圖21和22所示的曲線圖顯示器件875的性能特性。圖23顯示用于制作根據(jù)本發(fā)明的JFET的堆疊結(jié)構(gòu)，堆疊950包括：第一半導(dǎo)體層952；絕緣層953；第二半導(dǎo)體層954；和金屬層955。本發(fā)明的一些實(shí)施例的一個特征在于JFET的各個部分的摻雜貫穿堆疊結(jié)構(gòu)的整個厚度，直到被分層堆疊在放置JFET的半導(dǎo)體層底部的絕緣層。在本例中，該半導(dǎo)體層是第二半導(dǎo)體層954。更具體地，它阻止導(dǎo)電溝道沿橫向方向延伸超過半導(dǎo)體層的主表面。事實(shí)上，這種類型的具有堆疊層結(jié)構(gòu)的JFET，其源極、漏極、柵極和導(dǎo)電溝道呈現(xiàn)在相對較薄的、選擇地?fù)诫s的半導(dǎo)體層上并且被夾在絕緣層(和/或金屬接觸線)之間，其本身作為JFET結(jié)構(gòu)是新穎的。圖24、25和26分別顯示用于根據(jù)本發(fā)明的NEMS/MEMS器件的三種可能的系統(tǒng)級別的結(jié)構(gòu)體系900、910、920。在結(jié)構(gòu)體系900中，處理網(wǎng)絡(luò)901；前端902(包括JFET)；和NEMS/MEMS機(jī)械903都提供在單個芯片904上。在結(jié)構(gòu)體系910中，處理網(wǎng)絡(luò)912和前端913(包括JFET)處在第一芯片915上，而NEMS/MEMS機(jī)械914處在第二個芯片911上。在結(jié)構(gòu)體系920中，第一芯片925包括處理網(wǎng)絡(luò)922，第二芯片921包括前端923和機(jī)械924。本發(fā)明的各種實(shí)施例可以符合這些不同的結(jié)構(gòu)體系900，910，920的任何結(jié)構(gòu)體系。當(dāng)前，至少對于某些應(yīng)用，結(jié)構(gòu)體系920是優(yōu)選的，但這種優(yōu)先可以被改變。根據(jù)本發(fā)明的具有創(chuàng)新性的JFET和/或NEMS/MEMS器件的某些潛在應(yīng)用是(不限于)：慣性傳感器、加速度計、陀螺儀、在基于尖端的制造中的使用(特別是在提供可移動的探頭中)；和/或探頭移動(用于基于尖端的制造探頭和/或其它類型的精確位置探頭)。另外，附加的應(yīng)用是在慣性傳感器中，諸如加速度計、陀螺儀和開關(guān)。圖28顯示根據(jù)本發(fā)明的制作過程，標(biāo)號1-9對應(yīng)于過程中的中間堆疊結(jié)構(gòu)：通過使用傳統(tǒng)的微機(jī)械加工工藝蝕刻在SOI的器件層中的橫桿。通過使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)或原子層沉積(ALD)來沉積保形的SiO2。旋轉(zhuǎn)涂覆光刻膠(理想地通過使用低轉(zhuǎn)速而保形)。曝光源極和漏極的區(qū)域。濕法蝕刻覆蓋源極和漏極區(qū)域的保形的氧化物。去除光刻膠。將n型摻雜劑(理想地，磷)擴(kuò)散到源極和漏極的區(qū)域。摻雜劑將僅僅擴(kuò)散到溝道中。還進(jìn)行退火以驅(qū)動摻雜劑進(jìn)一步進(jìn)入。去除保形的SiO2。重復(fù)步驟2到6，然后將p型摻雜劑擴(kuò)散到柵極區(qū)域。退火和濕法蝕刻保形的SiO2?？梢詫?shí)行另外的光刻步驟，以便創(chuàng)建用于器件的MoSi2金屬化。圖29顯示根據(jù)本發(fā)明的制作過程，標(biāo)號1-1對應(yīng)于過程中的中間堆疊結(jié)構(gòu)：參見用于引述圖29制作過程的步驟的圖29上的文本。定義這里提到的任何的和所有的公布文檔將被看作為整體地在此引用以供參考。以下的定義被提供來用于權(quán)利要求構(gòu)建的目的：本發(fā)明：是指“本發(fā)明的至少某些實(shí)施例”，并且術(shù)語“本發(fā)明”結(jié)合這里描述的某些特性的使用不是指所有要求保護(hù)的實(shí)施例(見定義一節(jié))都包括參考的特性。實(shí)施例：可以是(不一定必須是)在本專利文檔現(xiàn)在或?qū)淼膶＠麢?quán)利要求的范圍內(nèi)的機(jī)械、制造、系統(tǒng)、方法、過程和/或組成；通常，“實(shí)施例”是在至少某些原先提交的權(quán)利要求的范圍內(nèi)，并且最終處于授權(quán)時的至少某些權(quán)利要求的范圍內(nèi)(在通過專利申請過程后形成的權(quán)利要求之后)，但這不一定總是這樣的情形；例如，“實(shí)施例”可以既不被原先提交的權(quán)利要求覆蓋，也不被授權(quán)時的權(quán)利要求覆蓋，盡管“實(shí)施例”作為“實(shí)施例”的描述。第一、第二、第三等(“序數(shù)詞”)：除非另外指出，序數(shù)詞僅僅用作為區(qū)分或識別(例如，一個組的不同成員)；序數(shù)詞的唯一使用不認(rèn)為是必須暗示次序(例如，時間次序，空間次序)。電連接：是指直接電連接或指間接電連接，從而存在介于中間的元件；在間接電連接時，介于中間的元件可包括電感和/或變壓器；例如，包括機(jī)械地易彎曲的電容耦合的導(dǎo)電路徑在這里將被認(rèn)為形成“電連接”，該術(shù)語由本定義所定義(這樣的路徑甚至可以是“非鍵合的路徑”(見定義一節(jié))，盡管存在容性耦合)。機(jī)械連接：包括直接機(jī)械連接，和通過中間部件作出的間接機(jī)械連接；包括剛性機(jī)械連接以及允許在機(jī)械連接的部件之間相對運(yùn)動的機(jī)械連接；包括，但不限于，焊接連接、焊接、通過緊固器的連接(例如，釘子、螺栓、螺釘、螺母、鉤與環(huán)緊固器、繩結(jié)、鉚釘、快速釋放連接、閂鎖、和/或磁性連接)、壓配合連接、摩擦配合連接、通過由重力引起的接合所固定的連接、和/或可滑動的機(jī)械連接。模塊/子模塊：用來完成某種功能的任何組的硬件、固件和/或軟件，不管該模塊是否：(i)處在單個局部鄰近區(qū)域中；(ii)分布在寬廣的區(qū)域；(ii)處在更大塊的軟件代碼內(nèi)的單個鄰近區(qū)域中；(iii)位于單塊軟件代碼內(nèi)；(iv)位于單個存儲裝置、存儲器或介質(zhì)中；(v)機(jī)械連接；(vi)電連接；和/或(vii)以數(shù)據(jù)通信連接。NEMS/MEMS尺度：在納機(jī)械電子系統(tǒng)或微機(jī)械電子系統(tǒng)的尺度上。NEMS/MEMS機(jī)械：具有至少一個移動部件的NEMS/MEMS尺度的硬件組。導(dǎo)體鍵合(conductorbonding)：包括，但不限于，倒裝芯片導(dǎo)體路徑型鍵合；引線鍵合；連線接合(leadbonding)；可以與通孔相關(guān)聯(lián)的任何導(dǎo)體鍵合等。非鍵合路徑：至少基本沒有導(dǎo)體鍵合的任何導(dǎo)電路徑。運(yùn)動特性：包括，但不一定必須限于，諸如位置、速度、加速度、或旋轉(zhuǎn)特征。JFET：結(jié)型柵極場效應(yīng)晶體管。SOI：絕緣體上硅。差模感測：可以具有兩種類型。傳感器通常對于包括想要感測的變量的許多事物是敏感的；在第一種差模傳感中，使用兩個傳感器以使得這二者均被暴露于通常環(huán)境，但只有一個傳感器響應(yīng)優(yōu)選的傳感器信號；通過相減這兩個信號，得到所需變量的測量；第二種差模是，其中兩個傳感器響應(yīng)所考慮的變量，但其具有180°的極性差別；在這種情況中，兩個信號被相加以提取想要的數(shù)值。除非明確地提供在權(quán)利要求語言中，在方法或過程權(quán)利要求中的步驟只需要被執(zhí)行，它們在權(quán)利要求中僅是恰巧被闡述，除非到了不可能性或極其可能性問題指示需要使用所引述的步驟次序。對于步驟次序的這種寬范解釋被使用而不管替代的時間次序(也就是，與權(quán)利要求中引述的次序不同的、所要求保護(hù)的步驟的時間次序)。僅僅當(dāng)：(i)步驟次序在方法權(quán)利要求本身的字句中明顯地闡述；和/或(ii)基本上不可能以不同的次序執(zhí)行該方法時，在以上說明書中討論的和/或基于在權(quán)利要求中步驟引述的次序的任何步驟次序應(yīng)當(dāng)被認(rèn)為是方法權(quán)利要求所需要的。除非另外在方法權(quán)利要求本身中規(guī)定的，步驟可以同時或以任何種類的暫時重疊的方式被執(zhí)行。另外，當(dāng)任何種類的時間次序明確地提出在方法權(quán)利要求中時，時間次序的權(quán)利要求語言不應(yīng)當(dāng)作為對于所要求保護(hù)的步驟是否在時間上緊接地連續(xù)的隱含限制，或作為反對介于中間的步驟的隱含限制。