專利名稱：拍攝元件及拍攝裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及拍攝元件及拍攝裝置。本申請基于2010年8月31日申請的日本專利申請2010-194889號主張優(yōu)先權(quán)，在此援用其內(nèi)容。
背景技術(shù)：
在具有CMOS (Complementary Metal Oxide Semiconductor)型拍攝兀件(CMOS 傳感器)的拍攝裝置中，需要拍攝高清晰圖像。在拍攝裝置中，存在為了拍攝高清晰圖像而組合多個拍攝元件(半導(dǎo)體器件)進(jìn)行多像素化的裝置(例如，參照專利文獻(xiàn)I)。在這樣的拍攝元件中，按像素陣列部的縱列(列)將包含模數(shù)轉(zhuǎn)換器(縱列ADC)和前置放大器等的信號處理部設(shè)置在同一半導(dǎo)體襯底內(nèi)來進(jìn)行高速處理?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1:日本特開平9-32479號公報

發(fā)明內(nèi)容
在這樣的拍攝裝置中，不是組合具有像素陣列部的多個拍攝元件(半導(dǎo)體器件)而構(gòu)成，而是使像素陣列部一體化而形成，由此，能夠簡化像素陣列部的構(gòu)造。另一方面，由于通過一體化而形成，在多像素化的像素陣列部，輸出的圖像信息的信息量增加。因此，在將來自像素陣列部的信號輸出的信號處理部，需要使圖像信息的傳輸速度高速化。像這樣，在一體化地形成像素陣列部的情況下，傳輸速度變得高速化。因此，拍攝元件的功耗增加。此外，為了降低一體化地形成的每個拍攝元件中的半導(dǎo)體器件的功耗，可以使像素陣列部和用于處理像素陣列部的信號的信號處理部分離，并分別構(gòu)成為不同的半導(dǎo)體器件。由此，能夠?qū)⑾袼仃嚵胁亢托盘柼幚聿康墓姆稚⒌礁靼雽?dǎo)體器件。像這樣，使像素陣列部和信號處理部分離的情況下，具有像素陣列部的拍攝元件向具有信號處理部的半導(dǎo)體器件傳輸高清晰的圖像信息。在此，拍攝元件所具有的像素陣列部具有由行和列構(gòu)成的矩陣構(gòu)造。因此，拍攝元件在傳輸其圖像信息時，需要從多像素化的像素陣列部通過并行設(shè)置的多條信號線輸出圖像信息。但是，為了從像素陣列部通過并行設(shè)置的多條信號線輸出圖像信息，所需要的各信號的信號輸出端子較多。在拍攝元件的有限大小中，存在可配置的信號輸出端子的數(shù)量受到限制的情況?；蛘撸嬖谂臄z元件中的信號輸出端子的配置間隔變窄的情況。像這樣，在拍攝元件中存在如下問題若使多像素化的像素陣列部分開而構(gòu)成，則難以配置信號輸出端子。 本發(fā)明的方案的目的在于提供一種拍攝元件及拍攝裝置，能夠?qū)⑴c像素陣列的像素列對應(yīng)地設(shè)置的多個信號輸出端子以比像素陣列的像素列的間隔大的間隔進(jìn)行配置。本發(fā)明的方案為一種拍攝元件，其特征在于，具有多個像素二維矩陣狀地配置而成的像素陣列；與所述像素陣列的像素列對應(yīng)地設(shè)置、用于輸出所述像素列內(nèi)的像素的信號的多個信號輸出端子，所述多個信號輸出端子在所述像素列的列方向以規(guī)定數(shù)的信號輸出端子為組而配置，所述規(guī)定數(shù)的信號輸出端子的組配置在所述像素陣列的行方向上。本發(fā)明的其他方案為一種拍攝裝置，其特征在于，具有上述拍攝元件；與所述連接用端子對應(yīng)地設(shè)置且分別與所述連接用端子連接的第I連接端子。發(fā)明效果根據(jù)本發(fā)明的方案，能夠提供一種拍攝元件及拍攝裝置，其能夠?qū)⑴c像素陣列的像素列對應(yīng)地設(shè)置的多個信號輸出端子以比像素陣列的像素列的間隔大的間隔進(jìn)行配置。


圖1A是本發(fā)明的實施方式的拍攝裝置的結(jié)構(gòu)圖。圖1B是本發(fā)明的實施方式的拍攝裝置的結(jié)構(gòu)圖。圖2是表示本實施方式中的拍攝裝置的概略電路結(jié)構(gòu)的框圖。圖3是表示信號處理芯片間的連接的概略框圖。圖4A是表示以往型的`連接端子的排列的圖。圖4B是表示以往型的連接端子的排列的圖。圖5是表示本實施方式中的連接部的結(jié)構(gòu)的一個方案的俯視圖。圖6是表示本實施方式中的連接端子的排列的一個方案的圖。圖7是表示本實施方式中的連接端子的排列的圖。圖8是表示本實施方式中的連接端子的排列的一個方案的圖。圖9是表示本實施方式中的連接端子的排列的一個方案的圖。
具體實施例方式(拍攝裝置所要求的性能和功能分解)首先，對本實施方式的拍攝裝置所需要的性能及功能分解的一例進(jìn)行說明。例如，為了實現(xiàn)能夠適用于動態(tài)圖像的拍攝處理、或者高速拍攝處理的CMOS傳感器，需要使光傳感部(像素)和對在光傳感部轉(zhuǎn)換而成的信號進(jìn)行處理的數(shù)字信號處理部分別為最佳結(jié)構(gòu)。該情況下，應(yīng)對于針對光傳感部及數(shù)字信號處理部而規(guī)定的不同的性能要求，需要分別使其最佳化。對于光傳感部的最佳化，需要提高電源電壓來低噪聲地擴展動態(tài)范圍。對于數(shù)字信號處理部的最佳化，需要降低了電源電壓的使用了微小晶體管的能夠高速工作的數(shù)字電路來實現(xiàn)高速處理和低功耗。若要在一個芯片且在同一工藝中實現(xiàn)它們，則需要復(fù)雜的制造工藝工序和工藝控制。這可能導(dǎo)致芯片的高價化及實施困難性。在一個芯片且在同一工藝中構(gòu)成的情況下，需要使某一方的性能要求優(yōu)先。例如，在采用一個芯片且同一工藝來使光傳感部的性能確保優(yōu)先于數(shù)字信號處理部的性能確保的情況下，會產(chǎn)生數(shù)字信號處理部的性能下降、無法選擇高速處理所需要的精細(xì)工藝這樣的問題，從而導(dǎo)致數(shù)字信號處理部的面積增大、功耗增加。另外，存在組合多個半導(dǎo)體而構(gòu)成多芯片模塊的技術(shù)。在多芯片模塊中，能夠?qū)⒃诓煌に囍兄瞥傻陌雽?dǎo)體芯片以裸片狀態(tài)安裝在同一襯底上。因此，在多芯片模塊中，能夠發(fā)揮各個工藝的特征而提高整體性能。
以下，在本實施方式中，示出了通過采用多芯片模塊來實現(xiàn)拍攝裝置的高像素化、處理的高速化的一個方案。(第I實施方式)以下，參照

本實施方式的拍攝裝置。圖1A及圖1B是本實施方式的拍攝裝置的結(jié)構(gòu)圖。圖1A是拍攝裝置的主視圖，圖1B是拍攝裝置的側(cè)視圖。圖1A及圖1B所示的拍攝裝置I具有信號處理芯片2、信號處理芯片3、傳感芯片4、以及玻璃基板21。在該圖1A中，在正面觀察拍攝裝置I的玻璃基板21的表面的狀態(tài)下，信號處理芯片2配置在傳感芯片4的上方，信號處理芯片3配置在傳感器芯片4的下方。另外，在圖1A中，關(guān)于設(shè)置在傳感芯片4上的傳感器陣列部，對于二維排列的像素的配置方向，將左右方向作為行方向，將上下方向(在紙面內(nèi)與行方向正交的方向)作為列方向。玻璃基板21由透射光的材質(zhì)(透射性材質(zhì))形成，在其表面設(shè)有用于連接信號處理芯片2、信號處理芯片3、傳感芯片4等的布線。信號處理芯片2、信號處理芯片3、傳感芯片4在接合區(qū)域22分別與設(shè)置在玻璃基板21表面上的連接端子接合。接合區(qū)域22具有連接端子配置密度高的接合區(qū)域22N和連接端子配置密度低的接合區(qū)域22W。在接合區(qū)域22N，信號處理芯片2與傳感芯片4連接，另外，信號處理芯片3與傳感芯片4連接。在接合區(qū)域22W，從信號處理芯片2連接至布線部件23，從信號處理芯片3連接至布線部件23。該布線部件23是相對于玻璃基板21輸入輸出信號的布線用的柔性布線部件(FPC)等。另外，傳感芯片4以設(shè)有像素陣列的面朝向玻璃基板21的方式配置。像素陣列接收透射玻璃基板21后的入射光。圖2是表示本發(fā)明的實施方式的拍攝裝置的概略電路結(jié)構(gòu)的框圖。對與圖1A及IB相同的結(jié)構(gòu)標(biāo)注相同的附圖標(biāo)記。拍攝裝置I具有信號處理芯片2、信號處理芯片3、傳感芯片4。信號處理芯片2、信號處理芯片3和傳感芯片4分別與設(shè)置在玻璃基板21的表面上的連接端子連接。信號處理芯片2具有ADC陣列5、數(shù)字輸出總線6、數(shù)字小振幅差動輸出電路7、它們的控制電路8、各部分電路的偏置電路9。ADC陣列5具有多個模數(shù)轉(zhuǎn)換器(ADC)，各個ADC進(jìn)行并行處理。信號處理芯片3所具有的電路塊的結(jié)構(gòu)與信號處理芯片2相同，如下文所述，在具有控制電路10方面與信號處理芯片2不同。傳感芯片4具有二維配置像素而成的像素陣列11 ;像素驅(qū)動器12 ;在該圖2中配置在像素陣列11的上下的縱列前置放大器13 ;像素驅(qū)動器12的驅(qū)動控制總線14 ;向各部分電路提供偏置電壓、電流的傳感器偏置電路20。以下，按照實際拍攝動作對各部分的工作進(jìn)行說明。像素陣列11根據(jù)在搭載于信號處理芯片2的 控制電路8和搭載于信號處理芯片3的控制電路10內(nèi)的任一方或雙方中生成的控制信號而被控制。像素陣列11的來自控制電路8和控制電路10的任一方或雙方的控制信號被從驅(qū)動控制總線14提供到像素驅(qū)動器12。像素驅(qū)動器12的多條行線與輸出端子連接，像素驅(qū)動器12向根據(jù)所提供的控制信號而選擇的行線輸出對與該行線對應(yīng)的像素進(jìn)行選擇的選擇信號。像素驅(qū)動器12按每一排(一列)選擇連接于相同行線、且被提供相同選擇信號的多個像素。按列選擇的像素分別輸出信號，并按各自的列并行地提供到縱列前置放大器13?？v列前置放大器13與縱(列)線的條數(shù)對應(yīng)，例如，在圖2中，縱列前置放大器13通過第奇數(shù)條的縱線配置在像素陣列11的上方，通過第偶數(shù)條的縱線配置在像素陣列11的下方?？v列前置放大器13通過必要的增益放大來自各像素的信號(像素信號)。放大后的信號從傳感芯片4的縱列前置放大器13輸出到信號處理芯片2或信號處理芯片3。從傳感芯片4輸出的放大的像素信號是根據(jù)在各像素中檢測出的光量轉(zhuǎn)換而成的模擬信號。另外，放大的像素信號分別相對于縱列并行地輸入到位于玻璃基板21上的接合區(qū)域22N處的信號處理芯片2和接合區(qū)域22N處的信號處理芯片3。在信號處理芯片2(3)中，根據(jù)由控制電路8(10)生成的控制信號，通過ADC陣列5對上述按縱列輸出的“放大的像素信號”進(jìn)行模數(shù)轉(zhuǎn)換。ADC陣列5按照被控制電路8(10)控制的預(yù)先規(guī)定的順序被控制，通過數(shù)字輸出總線6輸出轉(zhuǎn)換而成的數(shù)字信號。數(shù)字小振幅差動輸出電路7輸出從ADC陣列5輸出的數(shù)字像素信號。 在該圖2中，數(shù)字小振幅差動輸出電路7在信號處理芯片2(3)上配置一個(I通道(lane))。取而代之，也可以根據(jù)所需要的像素輸出速度配置多個(多通道)。該情況下，配置有多個的數(shù)字小振幅差動輸出電路7被控制電路8 (10)控制切換輸出順序，并從各個數(shù)字小振幅差動輸出電路7輸出信號。作為替代及/或追加，關(guān)于信號處理芯片2、3，不僅進(jìn)行模數(shù)轉(zhuǎn)換，根據(jù)需要，還能夠內(nèi)置執(zhí)行更為復(fù)雜的數(shù)字運算的信號處理電路來實施數(shù)據(jù)的偏移值的附加、固定模式噪聲(Fixed Pattern Noise, FPN)的減法修正，對ADC陣列5內(nèi)的多個ADC的轉(zhuǎn)換誤差的偏差進(jìn)行修正的運算。接下來，參照圖3，說明多個信號處理芯片的連動工作的例子。圖3是表示多個信號處理芯片間的連接的概略框圖。信號處理芯片2內(nèi)的控制電路8具有接收專用控制信號25 (來自專用控制線25的信號)的輸入的系統(tǒng)控制器71、ADC控制器73、像素陣列時序控制器75。另外，信號處理芯片3內(nèi)的控制電路10具有接收專用控制信號26 (來自專用控制線26的信號)的輸入的系統(tǒng)控制器72、ADC控制器74、像素陣列時序控制器76。像素陣列時序控制器75、76通過驅(qū)動控制總線14和同步信號線15而連接?？刂齐娐?、控制電路10具有共用的電路塊，分別通過與各自的輸入連接的專用控制線25、26的設(shè)定進(jìn)行不同的動作。例如，系統(tǒng)控制器71、72、ADC控制器73、74、像素陣列時序控制器75、76通過選擇主模式和從模式的設(shè)定而能夠根據(jù)各自的設(shè)定發(fā)揮功能。例如，通過專用控制線25，信號處理芯片2內(nèi)的控制電路8的各部分被設(shè)定成主模式，信號處理芯片3內(nèi)的控制電路10的各部分被設(shè)定成從模式。該情況下，驅(qū)動控制總線14被設(shè)定成主模式的控制電路8中的像素陣列時序控制器75控制。與此同時像素陣列時序控制器75控制同步信號線15。ADC控制器73根據(jù)來自系統(tǒng)控制器71的指令和來自像素陣列時序控制器75的時序控制，與專用信號線25內(nèi)的時鐘同步地輸出ADC陣列控制信號(Cont. ADC_N)，從而控制ADC陣列。系統(tǒng)控制器71根據(jù)像素陣列時序控制器75的時序控制，生成與經(jīng)由專用信號線25提供的時鐘同步的控制信號(Cont. Output_N)。系統(tǒng)控制器71通過生成的控制信號(Cont. Output_N)來控制數(shù)字輸出總線6、數(shù)字小振幅差動輸出電路7。另外，設(shè)定成從模式的控制電路10中的像素陣列時序控制器76不向控制總線14輸出信號，而接收從控制總線14提供的信號并按照從模式被控制。像素陣列時序控制器76根據(jù)從控制總線14提供的控制信號和從同步信號線15提供的同步信號，生成并輸出ADC控制器74和系統(tǒng)控制器72的控制信號。ADC控制器74根據(jù)系統(tǒng)控制器72和像素陣列時序控制器76的控制，以使相位與經(jīng)由控制信號線25提供的時鐘相適應(yīng)的方式生成DC陣列控制信號(Cont. ADC_S)。系統(tǒng)控制器71根據(jù)生成的DC陣列控制信號(Cont. ADC_S)來控制ADC陣列。系統(tǒng)控制器72同樣地根據(jù)來自像素陣列時序控制器76的時序控制，生成與經(jīng)由專用信號線25提供的時鐘同步地調(diào)整了相位的控制信號(Cont. 0utput_S)。系統(tǒng)控制器71根據(jù)生成的控制信號(Cont. 0utput_S)來控制數(shù)字輸出總線6、數(shù)字小振幅差動輸出電路7。在以上說明中，對控制電路8設(shè)定成主模式、控制電路10設(shè)定成從模式的情況進(jìn)行了說明。能夠通過調(diào)換工作模式的設(shè)定而使控制方法完全相反，從而也能夠使控制電路10作為主模式、控制電路8作為從模式而工作。另外，在檢查等中使芯片單體工作時，分別使其在主模式下進(jìn)行單體工作。另外，雖然電路及控制關(guān)系變得復(fù)雜，但也能夠使控制電路8、控制電路10的各部分分別成為主和從。 接下來，參照圖4A至圖7，在將以上所示的拍攝裝置I分解成多個信號處理芯片2、3和傳感芯片4而構(gòu)成的情況下，對將多個信號處理芯片2、3和傳感芯片4之間連接起來的連接部的結(jié)構(gòu)進(jìn)行說明。首先，對以往型的傳感芯片中的像素間隔和信號線間隔進(jìn)行說明。圖4A及圖4B是表示以往型的連接端子的排列的圖。在該圖4A及圖4B中，在傳感芯片4上，以標(biāo)記“〇”表示設(shè)置在像素陣列中的各像素。各像素二維地排列，以像素節(jié)距“PP”表示沿行方向并列配置的間隔。各像素分別向與其對應(yīng)地設(shè)置的列信號線輸出信號。在此，由于以按每一列傳輸信號的方向不同的情況為例，所以能夠使向同一方向輸出的信號數(shù)為在列方向排列的像素數(shù)的一半。在圖4A中，示出了將連接端子沿列信號線并列配置的方向并列配置成一列的“單列配置”型的配置。如該圖所示，作為連接端子的間隔(端子節(jié)距“CP1”)，能夠確保為像素節(jié)距的2倍(2PP)間隔。在圖4B中，示出了將連接端子沿列信號線并列配置的方向交替錯開而并列配置成兩列的“交錯排列”型的配置。如該圖所示，作為連接端子的間隔(端子節(jié)距“CP2”)，能夠確保為像素節(jié)距的4倍(4PP)間隔，即，能夠確保為“單列配置”型的配置情況下的端子節(jié)距CPl的2倍間隔。關(guān)于連接端子的間隔，由于將玻璃基板21和配置在玻璃基板21上的傳感芯片4等調(diào)整配置于規(guī)定位置的精度要求等的極限，限制間隔減小。另一方面，關(guān)于配置在傳感芯片4的像素陣列上的像素的像素節(jié)距，由于半導(dǎo)體的制造工藝的精度要求等的極限，限制間隔減小。另外，為了使傳感芯片4輸出的圖像高清晰化，需要進(jìn)行多像素化。在難以擴大傳感芯片4的面積的情況下，需要在有限面積中實現(xiàn)多像素化。因此，在傳感芯片4中，需要進(jìn)一步縮小像素節(jié)距。針對這樣的要求，難以通過上述“單列配置”型以及“交錯排列”型的配置方法來滿足傳感芯片4等的安裝位置的精度要求。像這樣，在以往的結(jié)構(gòu)中，由于要使傳感芯片4進(jìn)一步多像素化，就會難以使得到的圖像高清晰化。以下，對應(yīng)對上述所示那樣的圖像的高清晰化的實施方案進(jìn)行說明。圖5是表示本實施方式中的連接部的結(jié)構(gòu)的一個方案的俯視圖。在該圖5中，示出了與玻璃基板21連接的信號處理芯片3和傳感芯片4。另外，在該圖5中，為了便于說明，將信號處理芯片3和傳感芯片4相對于玻璃基板21的間隔放大示出。在傳感芯片4中，示出了與多個像素二維矩陣狀(矩陣狀)地配置而成的像素陣列的像素列對應(yīng)的信號線(多條信號線)和與該信號線對應(yīng)地設(shè)置的信號輸出端子51。像素的列方向相對于像素的行方向?qū)嵸|(zhì)上正交。在該信號線的一端分別設(shè)有與相同像素列對應(yīng)地設(shè)置的用于輸出來自像素的信號的多個信號輸出端子51。另外，在該信號線的未圖示的另一端，分別對應(yīng)地設(shè)有像素陣列中的像素。關(guān)于各信號輸出端子51，在像素陣列的列方向形成并配置有以規(guī)定數(shù)的信號輸出端子51為組的信號輸出端子組51G。在該圖5所示的情況下，各信號輸出端子組51G分別具有4個信號輸出端子51。在各信號輸出端子組51G中，4個信號輸出端子51沿像素陣列的列方向各隔開間隔d地并列配置。在本實施方式中，在I個信號輸出端子組51G中，4個信號輸出端子51沿像素陣列的列方向直線狀地排列。另外，多個信號輸出端子組51G沿像素陣列的行方向以規(guī)定間隔排列。在本實施方式中，信號輸出端子組51G(信號輸出端子的組)沿像素陣列的行方向，以規(guī)定組數(shù)按順序并列配置。該規(guī)定組數(shù)為，將與信號輸出端子51G對應(yīng)地設(shè)置的信號線的數(shù)量除以每組設(shè)置的信號輸出端子的數(shù)量而得到的結(jié)果(商)。像這樣，通過形成信號輸出端子組51G(信號輸出端子的組)，能夠?qū)⑿盘柖俗虞敵鼋M51G以像素列的節(jié)距乘以規(guī)定數(shù)而得到的間隔沿像素陣列的行方向進(jìn)行排列。在玻璃基板21的表面上，與信號輸出端子51對應(yīng)地分別設(shè)有連接端子61 (第I連接端子)。各連接端子61分別與對應(yīng)地設(shè)置的信號輸出端子51連接。另外，與包含在信號輸出端子組51G中的信號輸出端子51對應(yīng)地設(shè)置的各連接端子61與信號輸出端子組51G對應(yīng)地形成連接端子61的組。將該組表示為連接端子組61G。另外，連接端子63(第2連接端子)與連接端子61(第I連接端子)對應(yīng)地分別設(shè)置。分別對應(yīng)的連接端子61 (第I連接端子)和連接端子63 (第2連接端子)通過信號線65而連接。連接端子63(第2連接端子) 與對應(yīng)地設(shè)置的信號處理芯片3中的信號端子53分別連接。
另外，各連接端子63形成了與包含對應(yīng)地設(shè)置的信號端子53的信號端子組53G對應(yīng)的組。將該組表示為連接端子組63G。例如，連接端子63(第2連接端子)能夠成為與連接端子61(第I連接端子)相同的配置結(jié)構(gòu)。各信號線65穿過相鄰的連接端子組61G (第I連接端子的組)之間而配置。另外，各信號線65穿過相鄰的連接端子組63G(第2連接端子的組)之間而配置。圖6是表示本實施方式中的連接端子的排列的一個方案的圖。對與圖5所示的結(jié)構(gòu)相同的結(jié)構(gòu)標(biāo)注相同的附圖標(biāo)記。在該圖6中，示出了俯視觀察玻璃基板21的表面時的連接端子和布線圖案。連接端子組61G和連接端子組63G分別對應(yīng)地設(shè)置，并分別通過信號線65相互連接。對應(yīng)的連接端子組61G和連接端子組63G分別配置在沿行方向錯開的位置。連接端子組61G各具有4個連接端子61。連接端子組63G各具有4個連接端子63。在該圖6中，示出了沿行方向排列的4組連接端子組6IG及連接端子組63G。在該圖中，連接端子組61G中的各連接端子61區(qū)分為連接端子61a、b、c、d。連接端子組63G中的各連接端子63區(qū)分為連接端子63a、b、C、d。連接端子61a與連接端子63a通過信號線65a而連接。連接端子61b與連接端子63b通過信號線65b而連接。連接端子61c與連接端子63c通過信號線65c而連接。連接端子61d與連接端子63d通過信號線65d而連接。連接端子組6IG和連接端子組63G分別與傳感芯片4和信號處理芯片3對應(yīng)地設(shè)置，在連接端子組61G的連接端子61a、b、c、d中，連接端子61d配置在最接近信號處理芯片3的位置。連接端子61c、b、a沿遠(yuǎn)離連接端子61d的方向按順序分別隔開間隔d地配置。在連接端子組63G的連接端子63a、b、c、d中，連接端子63a配置在最接近傳感芯片4的位置。連接端子63b、c、d沿遠(yuǎn)離連接端子63a的方向按順序分別隔開間隔d地配置。像這樣，在連接端子組61G與連接端子組63G的連接中，形成如下狀態(tài)根據(jù)各連接端子61的排列順序，沿連接端子61的各自排列方向，將與連接端子61對應(yīng)的連接端子63按順序排列。信號線65并行地配置，并穿過相鄰的連接端子組61G之間及相鄰的連接端子組63G之間地配置。信號線65配置成，穿過對應(yīng)的連接端子組61G和連接端子組63G在行方向錯開地配置而得到的間隙。通過這樣的連接方式，各信號線65從相互連接的連接端子61至連接端子63的布線長分別相等。圖7是表示本實施方式中的連接端子的排列的圖。在該圖7中，在傳感芯片4上，以標(biāo)記“〇”表示設(shè)置在像素陣列中的各像素。各像素二維地排列，以像素節(jié)距“PP”表示沿行方向并列配置的間隔。各像素分別向?qū)?yīng)地設(shè)置的列信號線輸出信號。在本實施方式中，由于以向每一列傳輸信號的方向不同并向不同的信號處理芯片提供信號的情況為例，所以能夠使向同一方向輸出的信號數(shù)為在列方向排列的像素數(shù)的一半。
在圖7中，示出了配置圖5、圖6所示的連接端子情況下的、傳感芯片4中的像素間隔與信號輸出端子間隔的關(guān)系。如該圖所示，作為行方向的連接端子間隔(端子節(jié)距“CP3”)，能夠確保為像素節(jié)距的8倍(8PP)間隔。如以上所示那樣，在本實施方式中，能夠?qū)⑴c像素陣列11的像素列對應(yīng)地設(shè)置的多個信號輸出端子51以比像素陣列11的像素列的間隔大的間隔進(jìn)行配置。另外，即使在將多像素化的像素陣列11和用于處理像素陣列11的信號的信號處理部(信號處理芯片)2、3分離而構(gòu)成為不同的半導(dǎo)體器件的情況下，也能夠使連接區(qū)域22N中的行方向的連接端子的間隔比像素節(jié)距大。由此，能夠?qū)鞲行酒?(拍攝元件)中的信號輸出端子51以比像素陣列11的像素列的間隔大的間隔進(jìn)行配置。另外，能夠?qū)膫鞲行酒?輸出的像素信號提供到信號處理芯片2、3，從而能夠提供作為多芯片模塊而形成的拍攝裝置I。(第2實施方式)參照圖8對本實施方式的不同方案(第2實施方式)進(jìn)行說明。圖8是表示本實施方式中的連接端子的排列的一個方案的圖。對與圖5所示的結(jié)構(gòu)相同的結(jié)構(gòu)標(biāo)注相同數(shù)字的附圖標(biāo)記，連接端子組61GB與連接端子組61G(圖5)對應(yīng)，連接端子組63GB與連接端子組63G(圖5)對應(yīng)，信號線65B與信號線65 (圖5)對應(yīng)。在該圖8中，示出了俯視觀察玻璃基板21的表面時的連接端子和布線圖案。
`
連接端子組61GB和連接端子組63GB分別對應(yīng)地設(shè)置并分別通過信號線65B相互連接。對應(yīng)的連接端子組61GB和連接端子組63GB分別配置在沿行方向錯開的位置。連接端子組61GB各具有8個連接端子61。連接端子組63GB各具有8個連接端子63。在該圖8中，示出了連接端子組61GB和連接端子組63GB沿行方向排列有3組。像這樣，在本實施方式中，特征在于，連接端子組61GB和連接端子組63GB分別各具有8個連接端子61和連接端子63，雖然分別包含在連接端子組61GB和連接端子組63GB中的連接端子的數(shù)量不同，但與上述圖5的情況相同。通過使連接端子的數(shù)量從4個變成8個，能夠?qū)⑿蟹较虻倪B接端子的間隔CP4擴大至圖7所示的間隔CP3的2倍，即像素節(jié)距PP 的 16 倍(16PP)。另外，在本實施方式的情況下，也能夠起到與第I實施方式相同的效果，而且，在本實施方式的情況下，能夠進(jìn)一步擴大行方向的連接端子的間隔。此外，能夠通過使連接端子的數(shù)量為2的乘方來簡化電路結(jié)構(gòu)。(第3實施方式)參照圖9對本實施方式的不同方案(第3實施方式)進(jìn)行說明。圖9是表示本實施方式中的連接端子的排列的一個方案的圖。對與圖5所示的結(jié)構(gòu)相同的結(jié)構(gòu)標(biāo)注相同數(shù)字的附圖標(biāo)記，連接端子組61GC與連接端子組61G(圖5)對應(yīng)，連接端子組63GC與連接端子組63G(圖5)對應(yīng)，信號線65C與信號線65 (圖5)對應(yīng)。在該圖9中，示出了俯視觀察玻璃基板21的表面時的連接端子和布線圖案。連接端子組6IGC和連接端子組63GC分別對應(yīng)地設(shè)置并分別通過信號線65C相互連接。對應(yīng)的連接端子組61GC和連接端子組63GC分別配置在沿行方向偏開的位置。連接端子組61GC各具有4個連接端子61。連接端子組63GC各具有4個連接端子63。在該圖9中，示出了連接端子組61GC和連接端子組63G沿行方向排列有4組。另外，在信號線65C中，在連接端子組61GC中的連接端子61與連接端子組63GC中的連接端子63之間，分別設(shè)有用于降低阻抗的阻抗降低部67C。阻抗降低部67C是分別與信號線65C(65a、65b、65c、65d)對應(yīng)地設(shè)置的阻抗降低部67a、67b、67c、67d，沿行方向并列地配置。像這樣，通過設(shè)置阻抗降低部67C，能夠降低精細(xì)化了的信號線65C中的阻抗上升。而且，在連接端子組61GC與連接端子組63GC之間通過模擬信號進(jìn)行傳輸?shù)那闆r下，能夠確保較寬的可傳輸?shù)男盘柕念l帶。在以上所示的實施方式中，關(guān)于傳感芯片4及拍攝裝置1，能夠?qū)⒍嘞袼鼗南袼仃嚵胁?1與信號處理芯片2、3分離而構(gòu)成為不同的半導(dǎo)體器件，從而能夠高效地安裝傳感芯片4中的信號輸出端子51。另外，在本實施方式的情況下，也能夠起到與第I實施方式相同的效果。而且，在本實施方式的情況下，能夠使輸出的圖像信號進(jìn)一步寬頻帶化。

此外，本發(fā)明不限定于上述各實施方式，在不脫離本發(fā)明主旨的范圍內(nèi)能夠進(jìn)行變更。本發(fā)明的實施方式所示的拍攝元件及拍攝裝置中示出的像素數(shù)、信號數(shù)、連接端子數(shù)只不過表示一個實施方案，能夠適當(dāng)定為所需要的規(guī)定值。另外，在本實施方式中，對從傳感芯片4輸出的信號進(jìn)行了說明，對于用于控制傳感芯片4的控制信號及時序信號，在提供至傳感芯片4的情況下，也能夠進(jìn)行相同的連接端子的配置。附圖標(biāo)記說明I…拍攝裝置、4…傳感芯片、11…像素陣列、51…信號輸出端子、5IG…信號輸出端
子組
權(quán)利要求
1.一種拍攝元件，其特征在于，具有 多個像素二維矩陣狀地配置而成的像素陣列； 與所述像素陣列的像素列對應(yīng)地設(shè)置、用于輸出所述像素列內(nèi)的像素的信號的多個信號輸出端子， 所述多個信號輸出端子在所述像素陣列的列方向以規(guī)定數(shù)的信號輸出端子為組而配置， 所述規(guī)定數(shù)的信號輸出端子的組配置在所述像素陣列的行方向上。
2.如權(quán)利要求1所述的拍攝元件，其特征在于， 所述規(guī)定數(shù)的信號輸出端子的組以所述像素列的節(jié)距乘以所述規(guī)定數(shù)而得到的間隔沿所述像素陣列的行方向排列。
3.如權(quán)利要求2所述的拍攝元件，其特征在于， 所述規(guī)定數(shù)為3以上。
4.一種拍攝裝置，其特征在于，具有 權(quán)利要求1至權(quán)利要求3中任一項所述的拍攝元件； 與所述連接用端子對應(yīng)地設(shè)置且與所述連接用端子分別連接的第I連接端子。
5.如權(quán)利要求4所述的拍攝裝置，其特征在于，具有 對從所述拍攝元件輸出的信號進(jìn)行處理的信號處理部； 分別與所述第I連接端子對應(yīng)地設(shè)置的第2連接端子； 連接所述第I連接端子和所述第2連接端子的信號線， 所述信號處理部經(jīng)由所述第2連接端子分別連接。
6.如權(quán)利要求5所述的拍攝裝置，其特征在于， 多條所述信號線穿過分別包含在相鄰的所述連接用端子的組中的所述第I連接端子之間而配置。
7.如權(quán)利要求5或權(quán)利要求6所述的拍攝裝置，其特征在于， 多條所述信號線穿過分別包含在相鄰的所述連接用端子的組中的所述第2連接端子之間而配置。
8.如權(quán)利要求5至權(quán)利要求7中任一項所述的拍攝裝置，其特征在于， 所述信號線從所述第1連接端子至所述第2連接端子的布線長分別相等。
9.如權(quán)利要求5至權(quán)利要求8中任一項所述的拍攝裝置，其特征在于， 按照與所述連接用端子的組內(nèi)的所述連接用端子對應(yīng)的所述第I連接端子的排列順序，沿所述第I連接端子的排列方向按順序排列與所述第I連接端子對應(yīng)的所述第2連接端子。
10.如權(quán)利要求5至權(quán)利要求9中任一項所述的拍攝裝置，其特征在于， 在所述信號線上，在所述第1連接端子與所述第2連接端子之間，設(shè)有用于降低阻抗的阻抗降低部。
11.如權(quán)利要求5至權(quán)利要求10中任一項所述的拍攝裝置，其特征在于， 與所述像素列對應(yīng)的像素并行地將各自輸出的所述信號提供到所述信號處理部。
12.如權(quán)利要求5至權(quán)利要求11中任一項所述的拍攝裝置，其特征在于， 所述拍攝元件將通過所述像素檢測出的光量的轉(zhuǎn)換信息作為模擬信號提供到所述信號線。
13.如權(quán)利要求5至權(quán)利要求12中任一項所述的拍攝裝置，其特征在于， 所述信號處理部相對于所述拍攝元件設(shè)置多個。
14.如權(quán)利要求5至權(quán)利要求13中任一項所述的拍攝裝置，其特征在于， 所述拍攝元件具有供對所述像素列內(nèi)的像素進(jìn)行選擇的信號輸入的多個信號輸入端子， 所述多個信號輸入端子在所述像素陣列的列方向以規(guī)定數(shù)的信號輸入端子為組而配置， 所述規(guī)定數(shù)的信號輸入端子的組配置在所述像素陣列的行方向， 所述第I連接端子的一部分的連接端子與所述信號輸入端子對應(yīng)地設(shè)置。
15.如權(quán)利要求4至權(quán)利要求14中任一項所述的拍攝裝置，其特征在于， 所述第I連接端子形成在由透射性材質(zhì)形成的基板的基板表面上， 所述拍攝元件的像素陣列朝向所述基板地配置。
16.如權(quán)利要求3所述的拍攝元件，其特征在于， 所述規(guī)定數(shù)為2的乘方值。
全文摘要
拍攝元件具有多個像素二維矩陣狀地配制而成的像素陣列(11)；與所述像素陣列(11)的像素列對應(yīng)地設(shè)置、用于輸出所述像素列內(nèi)的像素的信號的多個信號輸出端子(51)。所述多個信號輸出端子(51)在所述像素陣列的列方向以規(guī)定數(shù)的信號輸出端子(51)為組而配置。所述規(guī)定數(shù)的信號輸出端子的組配置在所述像素陣列(11)的行方向上。
文檔編號H01L27/14GK103039069SQ20118003712
公開日2013年4月10日 申請日期2011年8月30日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者末延一彥 申請人:株式會社尼康