專利名稱：集成電路制造方法及半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路及其制造方法，尤其涉及電路部件的布局設(shè)計(jì)。
背景技術(shù)：
現(xiàn)有技術(shù)中，半導(dǎo)體集成電路的設(shè)計(jì)大致分為前端設(shè)計(jì)和后端設(shè)計(jì)兩個(gè)工序。前端設(shè)計(jì)是經(jīng)過(guò)半導(dǎo)體集成電路的規(guī)格設(shè)計(jì)、功能設(shè)計(jì) 測(cè)試設(shè)計(jì)、邏輯合成等工序生成網(wǎng)表的工序。另一方面，后端設(shè)計(jì)是經(jīng)過(guò)布局設(shè)計(jì)、簽名驗(yàn)證(sign-off verification)等工序來(lái)生成在制造工序中使用的制造數(shù)據(jù)的工序。布局設(shè)計(jì)進(jìn)一步分為平面布置(floor plan)和布線工序兩個(gè)工序。平面布置是一邊考慮定時(shí)和布線性一邊決定半導(dǎo)體集成電路內(nèi)的硬件宏(hard macro)、用戶宏(user macro)和RAM等各種模塊的配置位置的工序。布線工序是一邊考慮布線限制(例如，部件間的連接關(guān)系及通過(guò)哪個(gè)層進(jìn)行連接等的限制)一邊決定由平面布置所決定的模塊和模塊之間、或模塊和端子之間的布線路線的工序。經(jīng)過(guò)兩個(gè)工序，簡(jiǎn)單來(lái)說(shuō)，實(shí)現(xiàn)與半導(dǎo)體集成電路所需的功能相應(yīng)的部件配置，并決定其部件間的布線。現(xiàn)有技術(shù)中，較為理想的是，在該布局設(shè)計(jì)的階段，預(yù)先決定外部端子位置，在平面布置中，將具有與外部端子間的外部端子I/Fanter Face)電路的模塊配置在外部端子附近?；蛘?，較為理想的是，決定外部端子位置，以使得由平面布置確定的具有與外部端子間的外部端子I/F電路的模塊能夠與外部端子之間的距離盡可能短。通過(guò)使外部端子和外部端子I/F電路(或具有外部端子I/F的模塊)之間的布線長(zhǎng)度盡可能短，能夠抑制該布線間的傳送延遲。但是，外部端子位置與基板設(shè)計(jì)、噪聲設(shè)計(jì)等有密切關(guān)系，不一定能夠?qū)⑼獠慷俗优渲迷诳蓽p少布局設(shè)計(jì)的負(fù)荷的位置上。另外，近年來(lái)外部端子的兼用規(guī)格(使一個(gè)外部端子具有多個(gè)功能)有復(fù)雜化的傾向，從而有置后確定外部端子位置的傾向。因此，存在平面布置時(shí)刻設(shè)想的外部端子的配置位置與實(shí)際指定的配置位置不同、外部端子與具有外部端子I/F電路的模塊之間的布線距離較長(zhǎng)的情形。使用圖35來(lái)說(shuō)明該例。圖35(a)表示半導(dǎo)體集成電路的一結(jié)構(gòu)例。圖35(a)所示的半導(dǎo)體集成電路的內(nèi)部模塊由模塊A、模塊B、模塊C、模塊D、模塊E五個(gè)功能模塊構(gòu)成。雖未圖示，但在各模塊中設(shè)有各種部件和在該部件間進(jìn)行連接的布線。如圖35(a)所示，假設(shè)根據(jù)起初決定的外部端子(IlOaUlOb)的配置，來(lái)決定各功能模塊及布線、各部件(外部端子I/F電路(130a、130b和內(nèi)部電路140))等的布局。但是， 假設(shè)之后改變外部端子的配置位置。這樣，如圖35(b)所示，對(duì)于將外部端子I/F電路和外部端子連接起來(lái)的布線的布線長(zhǎng)度，圖35(b)的情形比圖35(a)的情形長(zhǎng)，根據(jù)情況，存在外部端子和外部端子I/F電路間的布線長(zhǎng)度偏離了理想長(zhǎng)度的情形。布線的長(zhǎng)距離會(huì)導(dǎo)致信號(hào)的傳送延遲，發(fā)生在本來(lái)應(yīng)輸入的定時(shí)下沒(méi)有輸入信號(hào)的情形。在非專利文獻(xiàn)1中，公開(kāi)了在前端設(shè)計(jì)階段中執(zhí)行布局設(shè)計(jì)的一部分的情形?，F(xiàn)有技術(shù)文獻(xiàn)
6
非專利文獻(xiàn)非專利文獻(xiàn)1 :Tech-on[ 二-一 7 ] "NEC 力、'i ^ i ^、意味趵易「尹廿 < > ·
7 二 >夕.、」，，(Tech-on[新聞]‘‘NEC提倡的、有意義的「設(shè)計(jì)方案」”)[2010年3月16日檢索],網(wǎng)址 <URL :http://techon. nikkeibp. co. jp/article/NEWS/20070329/129739/ ？ P =3>
發(fā)明概要發(fā)明要解決的問(wèn)題由于伴隨著裝載半導(dǎo)體集成電路的裝置的多功能化而產(chǎn)生的外部端子兼用傾向、 難以決定裝載半導(dǎo)體集成電路的裝置的規(guī)格、或未決定用于在不同裝置上進(jìn)行裝載的半導(dǎo)體集成電路規(guī)格共通化的方針，從而在近年來(lái)的半導(dǎo)體集成電路的設(shè)計(jì)中有難以確定外部端子的配置位置的傾向。因此，存在如下問(wèn)題容易發(fā)生上述的布線長(zhǎng)度距離變長(zhǎng)，半導(dǎo)體集成電路的布局設(shè)計(jì)耗費(fèi)時(shí)間，從而在半導(dǎo)體集成電路的設(shè)計(jì)中耗費(fèi)成本。

發(fā)明內(nèi)容
因此，本發(fā)明鑒于上述問(wèn)題而作出，目的在于提供一種采用了即使不容易決定外部端子位置也能抑制成本的布局設(shè)計(jì)方法的集成電路制造方法、以及根據(jù)該集成電路制造方法制作的半導(dǎo)體集成電路。解決問(wèn)題所采用的手段為了解決上述問(wèn)題，本發(fā)明提供一種集成電路制造方法，包括布局設(shè)計(jì)步驟， 制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路；該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括第1步驟，決定功能模塊的配置；第2步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部 IO(Input-Output)端子的配置；第3步驟，根據(jù)所述第2步驟中決定的各外部IO端子的配置，決定與所述外部IO端子的某個(gè)連接的至少一個(gè)IOdnput-Output)模塊的配置；以及第 4步驟，決定在所述功能模塊和所述IO模塊之間連接的總線的配置、以及與該總線的布線長(zhǎng)度相應(yīng)的級(jí)數(shù)的、進(jìn)行在所述總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置。發(fā)明效果通過(guò)如上這種結(jié)構(gòu)，首先決定各功能模塊的配置及布線，在決定了外部端子的配置位置時(shí)，與該外部端子的配置位置對(duì)應(yīng)地配置IO模塊(有時(shí)還稱作IO核)，從而能夠不需要考慮IO模塊和外部端子間的傳送的定時(shí)調(diào)整的必要性，并能夠通過(guò)插入定時(shí)調(diào)整電路來(lái)排除由于將IO模塊和數(shù)據(jù)傳送控制電路連接起來(lái)的布線及其布線長(zhǎng)度而產(chǎn)生的數(shù)據(jù)傳送偏差。經(jīng)上述第1 第4步驟，即使沒(méi)有決定外部端子的配置位置也能夠進(jìn)行功能模塊的布局設(shè)計(jì)，并且在決定了外部端子的配置位置的情況下，能夠不用改變各功能模塊的配置等而實(shí)現(xiàn)用于半導(dǎo)體集成電路的布局設(shè)計(jì)。


圖1是表示實(shí)施方式1的用于半導(dǎo)體集成電路的布局設(shè)計(jì)方法的流程圖2是表示實(shí)施方式1的半導(dǎo)體集成電路的布局的轉(zhuǎn)變的圖；圖3是表示實(shí)施方式1的半導(dǎo)體集成電路的布局的轉(zhuǎn)變的圖；圖4是表示變形例1的用于半導(dǎo)體集成電路的布局設(shè)計(jì)方法的流程圖；圖5是表示變形例1的半導(dǎo)體集成電路的布局的轉(zhuǎn)變的圖；圖6是表示變形例2的用于半導(dǎo)體集成電路的布局設(shè)計(jì)方法的流程圖；圖7是表示變形例2的半導(dǎo)體集成電路的布局的轉(zhuǎn)變的圖；圖8是表示變形例2的半導(dǎo)體集成電路的布局的轉(zhuǎn)變的圖；圖9是表示實(shí)施方式2的半導(dǎo)體集成電路的功能結(jié)構(gòu)的功能框圖；圖10是表示實(shí)施方式2的片群(slice group) 124的結(jié)構(gòu)的功能框圖；圖11是表示實(shí)施方式2的片群125的結(jié)構(gòu)的功能框圖；圖12是表示實(shí)施方式2的協(xié)調(diào)器(arbiter)的結(jié)構(gòu)的功能框圖；圖13是表示實(shí)施方式2的DMAC和外部端子I/F電路間的信息傳送流的圖；圖14是表示實(shí)施方式2的通道A的數(shù)據(jù)傳送控制的流程圖；圖15是表示實(shí)施方式2的外部端子I/F電路130a的數(shù)據(jù)傳送控制的流程圖；圖16是表示實(shí)施方式2的通道B的數(shù)據(jù)傳送控制的流程圖；圖17是表示實(shí)施方式2的外部端子I/F電路130b的數(shù)據(jù)傳送控制的流程圖；圖18是表示實(shí)施方式2的半導(dǎo)體集成電路的數(shù)據(jù)傳送的一例的時(shí)序圖；圖19是表示實(shí)施方式2的半導(dǎo)體集成電路的數(shù)據(jù)傳送的一例的時(shí)序圖；圖20是表示實(shí)施方式2的半導(dǎo)體集成電路的數(shù)據(jù)傳送的一例的時(shí)序圖；圖21是表示實(shí)施方式2的半導(dǎo)體集成電路的數(shù)據(jù)傳送的一例的時(shí)序圖；圖22是表示實(shí)施方式3的設(shè)有基于數(shù)據(jù)長(zhǎng)度的共用總線的情況下的半導(dǎo)體集成電路300a的結(jié)構(gòu)例的功能框圖；圖23是表示實(shí)施方式3的設(shè)有基于數(shù)據(jù)長(zhǎng)度的共用總線的情況下的半導(dǎo)體集成電路300b的結(jié)構(gòu)例的功能框圖；圖M是表示實(shí)施方式3的半導(dǎo)體集成電路300a中的數(shù)據(jù)傳送的一例的時(shí)序圖；圖25是表示實(shí)施方式3的半導(dǎo)體集成電路300b中的數(shù)據(jù)傳送的一例的時(shí)序圖；圖沈是表示實(shí)施方式3的半導(dǎo)體集成電路300b中的數(shù)據(jù)傳送的一例的時(shí)序圖；圖27是表示半導(dǎo)體集成電路的布局的另一例的圖；圖觀是表示實(shí)施方式4的用于半導(dǎo)體集成電路的布局設(shè)計(jì)方法的流程圖；圖四是表示實(shí)施方式4的半導(dǎo)體集成電路的結(jié)構(gòu)例的圖；圖30是表示對(duì)半導(dǎo)體集成電路400追加了新的數(shù)據(jù)傳送路徑的結(jié)構(gòu)例的圖；圖31是表示對(duì)半導(dǎo)體集成電路400追加了新的數(shù)據(jù)傳送路徑的結(jié)構(gòu)例的圖；圖32是表示從半導(dǎo)體集成電路400中刪除了一個(gè)數(shù)據(jù)傳送路徑后的結(jié)構(gòu)例的圖；圖33是表示用菊花鏈(daisy chain)將各模塊連接起來(lái)的半導(dǎo)體集成電路的結(jié)構(gòu)例的圖；圖34是表示用菊花鏈將各模塊連接起來(lái)的半導(dǎo)體集成電路的結(jié)構(gòu)例的圖；圖35是用于說(shuō)明現(xiàn)有技術(shù)的布局設(shè)計(jì)方法的圖。
具體實(shí)施例方式下面，使用附圖來(lái)說(shuō)明本發(fā)明一實(shí)施方式的半導(dǎo)體集成電路的布局設(shè)計(jì)方法、以及根據(jù)該布局設(shè)計(jì)方法制作的半導(dǎo)體集成電路。<實(shí)施方式1>在本實(shí)施方式1中，使用圖1(a)所示的流程圖來(lái)說(shuō)明半導(dǎo)體集成電路的布局設(shè)計(jì)方法。如圖1(a)所示，在實(shí)施方式1的半導(dǎo)體集成電路的布局設(shè)計(jì)方法中，首先，決定包含數(shù)據(jù)傳送控制電路的功能模塊的配置(步驟S101)。功能模塊根據(jù)半導(dǎo)體集成電路所要求的規(guī)格來(lái)決定，數(shù)據(jù)傳送控制電路具有在與連接所設(shè)計(jì)的半導(dǎo)體集成電路的電路和設(shè)備之間進(jìn)行數(shù)據(jù)傳送的功能，例如是DMAC(Direct Memory Access Controller)等。S卩，數(shù)據(jù)傳送控制電路是具有數(shù)據(jù)傳送的主功能的電路。由此，即使未決定外部端子位置，也能夠完成半導(dǎo)體集成電路內(nèi)部的設(shè)計(jì)。另一方面，若實(shí)際決定了外部端子位置的規(guī)格，則根據(jù)該規(guī)格，在半導(dǎo)體集成電路的布局上決定外部端子的配置(步驟S102)。在決定外部端子的配置位置后，決定與多個(gè)外部端子對(duì)應(yīng)的多個(gè)IO模塊的配置 (步驟S103)。具體而言，分別對(duì)于所決定的外部端子的配置位置，以與各外部端子對(duì)應(yīng)的方式將IO模塊的配置決定在各外部端子的配置位置附近。即，對(duì)每個(gè)外部端子至少配置一個(gè)IO模塊。所謂外部端子的附近是指，對(duì)于外部端子與IO模塊間的布線的數(shù)據(jù)傳送而言， 不需要進(jìn)行定時(shí)調(diào)整、即不需要對(duì)因信號(hào)在外部端子-IO模塊間流動(dòng)而產(chǎn)生的延遲進(jìn)行修正的程度的距離之內(nèi)。若決定了多個(gè)IO模塊的配置，則決定將該多個(gè)IO模塊各自和數(shù)據(jù)傳送控制電路連接起來(lái)的總線的配置。并且，將與所配置的總線的布線長(zhǎng)度對(duì)應(yīng)的個(gè)數(shù)(級(jí)數(shù))的定時(shí)調(diào)整電路插入到該總線的布線上。定時(shí)調(diào)整電路具有對(duì)信號(hào)線的布線延遲進(jìn)行重定時(shí) (retiming)的功能，定時(shí)調(diào)整電路使用例如觸發(fā)器或鎖存器等。所謂該重定時(shí)，是指輸出使輸入的信號(hào)與當(dāng)半導(dǎo)體集成電路工作時(shí)使用的工作時(shí)鐘的周期同步了的信號(hào)。由于在總線上流過(guò)多個(gè)信號(hào)，根據(jù)該總線的布線長(zhǎng)度、材質(zhì)，在該總線上流過(guò)的信號(hào)各自相對(duì)于由半導(dǎo)體集成電路的工作時(shí)鐘所表示的周期而分別具有延遲(換言之，相位偏移)，即，在總線上流過(guò)的期間，在多個(gè)信號(hào)間與時(shí)鐘之間發(fā)生相位偏移，因此，有可能導(dǎo)致半導(dǎo)體集成電路不能正常工作。因此，需要修正該偏差，定時(shí)調(diào)整電路對(duì)該偏差進(jìn)行修正。另外，在附圖上，沒(méi)有記載必然具有的該工作時(shí)鐘用的布線等。另外，半導(dǎo)體集成電路可以還裝載了生成該工作時(shí)鐘的晶體振蕩器等，也可以從半導(dǎo)體集成電路外部供給該工作時(shí)鐘。另外，基于該圖1(a)所示的流程圖的布局設(shè)計(jì)方法可以變形為如圖1(b)所示。 艮口，可以分別并行地處理步驟SlOl中的功能模塊的配置決定、步驟S102和步驟S103中的外部端子的配置與隨之的IO模塊的配置決定。另外，圖1(a)和圖1(b)中，記載了將數(shù)據(jù)傳送控制電路包含在功能模塊中的例子，但數(shù)據(jù)傳送控制電路也可以不必包含在功能模塊中。也可以是，進(jìn)行以將數(shù)據(jù)傳送控制電路包含在各個(gè)IO模塊中、或與各個(gè)IO模塊對(duì)應(yīng)的形式來(lái)配置為前提的布局設(shè)計(jì)。使用圖2來(lái)說(shuō)明按照?qǐng)D1的布局設(shè)計(jì)方法設(shè)計(jì)了半導(dǎo)體集成電路的情況下的一具體例。
首先，如圖2(a)所示，決定作為數(shù)據(jù)傳送控制電路的內(nèi)部電路140及各功能模塊 (模塊A E)的配置。該配置根據(jù)基于各功能模塊的要求規(guī)格決定的部件以及在部件間進(jìn)行連接的布線的配置面積而決定。此時(shí)，保留使IO模塊及將IO模塊和內(nèi)部電路140連接起來(lái)的總線能夠進(jìn)行配置的程度的間隙。圖2(a)中雖未明示，但假設(shè)在該時(shí)刻將IO模塊包含在各功能模塊(模塊A E)的任一個(gè)中來(lái)制作布局。接著，若根據(jù)裝載半導(dǎo)體集成電路的裝置等的結(jié)構(gòu)等來(lái)決定了外部端子位置，則將該決定的位置作為外部端子的配置位置、例如如圖2(b)的外部端子IlOaUlOb所示那樣來(lái)決定。并且，在所決定的外部端子位置各自的附近例如如圖3(a)所示那樣來(lái)決定作為 IO模塊的外部端子I/F電路的配置位置。即，在外部端子IlOa的配置位置附近決定相對(duì)應(yīng)的外部端子I/F電路IlOa的配置位置，在外部端子IlOb的配置位置附近決定相對(duì)應(yīng)的外部端子I/F電路IlOb的配置位置。并且，如圖3(b)所示地決定將所決定的外部端子I/F電路130a、130b和內(nèi)部電路 140連接起來(lái)的總線的配置位置。S卩，如圖3(b)所示地決定將內(nèi)部電路140和外部端子I/F 電路130a連接起來(lái)的總線IMa、以及將內(nèi)部電路140和外部端子I/F電路130b連接起來(lái)的總線124b的配置位置。另外，在圖3(b)中，記載了將內(nèi)部電路140和外部端子I/F電路 IlOaUlOb直接連線的情況，但是實(shí)際上，以在各模塊的部件間穿過(guò)的方式?jīng)Q定布線位置。這樣，根據(jù)由所決定的總線布線位置決定的總線布線長(zhǎng)度，決定作為定時(shí)調(diào)整電路的片(slice)的級(jí)數(shù)及其配置位置。即，如圖3(b)所示，根據(jù)總線12 的布線長(zhǎng)度，決定片125a、12 的配置位置，根據(jù)總線124b的布線長(zhǎng)度，決定片125c的配置位置。另外，圖2、3中，為了容易觀看附圖而較大地表示了內(nèi)部電路、外部端子I/F電路、 片，但是實(shí)際上，各個(gè)部件的配置所需的面積沒(méi)有那么大?！纯偨Y(jié)〉如以上所說(shuō)明的，本實(shí)施方式1的布局設(shè)計(jì)方法中，在首先決定了包含數(shù)據(jù)傳送控制電路的1個(gè)以上功能模塊各自的部件及布線的布局后，在所要求的外部端子位置上配置外部端子，并在其附近配置IO模塊。由此，能夠?qū)崿F(xiàn)使外部端子位置與IO模塊在理想上接近的形式的配置。此外，用總線來(lái)連接IO模塊和數(shù)據(jù)傳送控制電路，并向該總線插入數(shù)量與該總線的布線長(zhǎng)度相應(yīng)的定時(shí)調(diào)整電路，從而能夠進(jìn)行信號(hào)間的定時(shí)調(diào)整而制作正常工作的半導(dǎo)體集成電路。因此，不會(huì)發(fā)生由于外部端子位置的改變而引起的平面布置改變的情形，能夠更靈活地進(jìn)行半導(dǎo)體集成電路的布局設(shè)計(jì)，從而能夠抑制該布局設(shè)計(jì)的設(shè)計(jì)成本。<變形例1>上述實(shí)施方式1所示的布局設(shè)計(jì)方法中，以分別設(shè)置對(duì)各外部端子I/F電路和內(nèi)部電路進(jìn)行連接的總線的方式來(lái)決定配置。但是，根據(jù)該結(jié)構(gòu)，必須對(duì)個(gè)數(shù)為外部端子I/F 電路的個(gè)數(shù)的總線進(jìn)行布線，從而有使半導(dǎo)體集成電路的面積相應(yīng)增大的問(wèn)題。因此，在本變形例1中，公開(kāi)了一種能夠使上述實(shí)施方式1所示的半導(dǎo)體集成電路的設(shè)計(jì)面積更小的布局設(shè)計(jì)方法。本變形例1與上述實(shí)施方式1的差異在于，不是根據(jù)各外部端子I/F電路來(lái)設(shè)置總線，而是通過(guò)共用總線進(jìn)行連接。
圖4(a)的流程圖表示本變形例1的布局設(shè)計(jì)方法。圖4(a)所示的流程圖中，與圖1所示的流程圖的差異在于步驟S403之后的處理。 步驟S401、S402和步驟S101、102的處理是共通的，所以這里省略其說(shuō)明。在步驟S402中決定了多個(gè)外部端子的配置后，決定多個(gè)作為IO模塊的外部端子 I/F電路的配置，并根據(jù)所配置的外部端子I/F電路的配置位置，來(lái)決定共用總線的配置， 以使共用總線盡可能接近全部的外部端子I/F電路。并且，決定從作為數(shù)據(jù)傳送控制電路的內(nèi)部電路連接到共用總線的布線的配置位置，以使該布線盡可能短。并且，根據(jù)距內(nèi)部電路的布線長(zhǎng)度，即距內(nèi)部電路每隔一定距離，在共用總線上決定作為定時(shí)調(diào)整電路的片的配置位置(步驟S403)。并且，決定多個(gè)通道和作為多個(gè)IO模塊的外部端子I/F電路各自與共用總線的連接位置，并決定到共用總線的布線的配置位置(步驟S404)。另外，根據(jù)該圖4(a)所示的流程圖的布局設(shè)計(jì)方法能夠變形為如圖4(b)所示那樣。即，能夠分別并行處理步驟S401中的功能模塊的配置決定、步驟S402和步驟S403中的外部端子的配置決定與隨之的IO模塊的配置決定、共用總線的配置決定和定時(shí)調(diào)整電路的配置決定。另外，圖4(a)和圖4(b)中，記載了將數(shù)據(jù)傳送控制電路包含在功能模塊中的例子，但數(shù)據(jù)傳送控制電路也可以不必包含在功能模塊中。也可以是，進(jìn)行以數(shù)據(jù)傳送控制電路包含在多個(gè)IO模塊各自中、或與各個(gè)IO模塊對(duì)應(yīng)的形式來(lái)配置為前提的布局設(shè)計(jì)。此外，圖4(a)、圖4(b)及圖5(b)中，記載了用總線型的拓?fù)浣Y(jié)構(gòu)來(lái)連接功能模塊和多個(gè)IO模塊的例子，但也可以用菊花鏈型的拓?fù)浣Y(jié)構(gòu)來(lái)連接功能模塊和多個(gè)IO模塊。用總線型的拓?fù)浣Y(jié)構(gòu)連接還是用菊花鏈型的拓?fù)浣Y(jié)構(gòu)連接根據(jù)設(shè)計(jì)的規(guī)格決定，根據(jù)相應(yīng)的使用來(lái)進(jìn)行布局設(shè)計(jì)。根據(jù)該變形例1，使用圖2及圖5來(lái)說(shuō)明進(jìn)行布局的一具體例。首先，經(jīng)過(guò)步驟S401及步驟S402的處理，從而得到圖2(b)所示的布局。在此之前如實(shí)施方式1所示那樣。另一方面，在本變形例1中，經(jīng)過(guò)步驟S403的處理，從而生成圖5(a)所示那樣的布局。如圖5(a)所示，在變形例1中，與上述實(shí)施方式1不同，在步驟S403中，若決定了多個(gè)外部端子O02a、202b)的配置，則決定用于與所配置的外部端子進(jìn)行連接的共用總線 IM的配置。并且，決定從內(nèi)部電路140到共用總線124的連接位置和布線位置。并且，在所決定的共用總線1 上，根據(jù)距內(nèi)部電路140的距離，決定作為定時(shí)調(diào)整電路的片12fe、 125b、125c的配置位置。即，距內(nèi)部電路140每離開(kāi)一定距離而配置片。并且，根據(jù)經(jīng)共用總線124連接了最終決定的各外部端子I/F電路130a、130b和內(nèi)部電路140的情況下的布線長(zhǎng)度，決定應(yīng)插入其間的定時(shí)調(diào)整電路的級(jí)數(shù)，并以在IO模塊-內(nèi)部模塊間插入該決定的級(jí)數(shù)的方式，如圖5(b)所示地決定從IO模塊到共用總線的連接位置。在圖5(b)的例子中，在外部端子I/F電路130a和內(nèi)部電路140之間，以插入2 個(gè)級(jí)數(shù)的片的方式，將經(jīng)片125a、12^的位置作為與外部端子I/F電路130a的連接位置。 另外，在外部端子I/F電路130b和內(nèi)部電路140之間，以插入1個(gè)級(jí)數(shù)的片的方式，將經(jīng)片 125b的位置作為與外部端子I/F電路130b的連接位置。
〈總結(jié)〉根據(jù)該變形例1的半導(dǎo)體集成電路的布局設(shè)計(jì)方法，即使外部端子的配置位置決定得晚，也能夠進(jìn)行不怎么改變半導(dǎo)體集成電路的布局設(shè)計(jì)而配置了外部端子位置的布局設(shè)計(jì)，并且，通過(guò)使對(duì)各外部端子I/F電路與內(nèi)部電路進(jìn)行連接的總線為共用總線，從而與不作為共用總線的情形相比，能夠減小半導(dǎo)體集成電路的設(shè)計(jì)面積。<變形例2>上述變形例1中，提示了使對(duì)外部端子I/F電路和內(nèi)部電路進(jìn)行連接的總線作為共用總線的布局設(shè)計(jì)。本變形例2中，提示一種便利性更高的布局設(shè)計(jì)方法。本變形例2和上述變形例1的差異在于共用總線的配置位置的決定定時(shí)。即，變形例2的共用總線的配置的決定定時(shí)在決定外部端子的配置位置之前。圖6的流程圖表示本變形例2的布局設(shè)計(jì)方法。如圖6(a)的流程圖所示，首先，根據(jù)設(shè)計(jì)的半導(dǎo)體集成電路的要求規(guī)格，決定半導(dǎo)體集成電路的尺寸，并決定共用總線的配置。并且，決定用于進(jìn)行在該共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置位置(步驟S601)。該共用總線配置為可與任何一個(gè)內(nèi)部電路連接，且盡可能接近配置外部端子的周緣部。另外，由于定時(shí)調(diào)整電路應(yīng)根據(jù)從各內(nèi)部電路到外部端子的布線距離進(jìn)行配置，所以該情況下，在共用總線上以一定距離間隔進(jìn)行配置。接著根據(jù)設(shè)計(jì)的半導(dǎo)體集成電路的要求規(guī)格，決定包含數(shù)據(jù)傳送控制電路的各功能模塊的配置位置(步驟S6(^)。另外，圖6 (a)的情況下，步驟S601和步驟S602的處理可以前后進(jìn)行。若決定了包含數(shù)據(jù)傳送控制電路的各功能模塊和共用總線的配置、以及定時(shí)調(diào)整電路的配置，則接著決定基于半導(dǎo)體集成電路的要求規(guī)格的外部端子的配置，并將所決定的位置作為外部端子的配置位置(步驟S603)。若決定了多個(gè)外部端子的配置位置，則如上述實(shí)施方式1中所示那樣，決定與各外部端子對(duì)應(yīng)的多個(gè)IO模塊的配置(步驟S604)。若決定了多個(gè)IO模塊的配置，則決定該多個(gè)IO模塊各自與共用總線的連接位置 (步驟S6(^)。該連接位置的配置位置決定為，使得從各IO模塊到共用總線的布線長(zhǎng)度盡可能短。另外，能夠?qū)⒒谠搱D6(a)所示的流程圖的布局設(shè)計(jì)方法如圖6(b)所示那樣進(jìn)行變形。即，可以分別并行處理步驟S601中的功能模塊的配置決定、步驟S602及步驟S603 中的外部端子的配置、隨之的IO模塊的配置、共用總線的配置和定時(shí)調(diào)整電路的配置決定、以及步驟S604中的共用總線和定時(shí)調(diào)整電路的配置。另外，圖6(a)和圖6(b)中，記載了數(shù)據(jù)傳送控制電路包含在功能模塊中的例子， 但數(shù)據(jù)傳送控制電路也可以不必包含在功能模塊中。也可以是，進(jìn)行以數(shù)據(jù)傳送控制電路包含在多個(gè)IO模塊各自中、或與各個(gè)IO模塊對(duì)應(yīng)的形式來(lái)配置為前提的布局設(shè)計(jì)。此外，圖6(a)、圖6(b)及圖8中記載了用總線型的拓?fù)浣Y(jié)構(gòu)來(lái)連接功能模塊和多個(gè)IO模塊的例子，但也可以用菊花鏈型的拓?fù)浣Y(jié)構(gòu)來(lái)連接功能模塊和多個(gè)IO模塊。用總線型的拓?fù)浣Y(jié)構(gòu)連接還是用菊花鏈型的拓?fù)浣Y(jié)構(gòu)連接根據(jù)設(shè)計(jì)的規(guī)格決定，根據(jù)該規(guī)格來(lái)進(jìn)行布局設(shè)計(jì)。
12
使用圖7和圖8來(lái)說(shuō)明這樣設(shè)計(jì)的布局的一例。如圖7(a)所示，首先，在變形例2中，根據(jù)半導(dǎo)體集成電路的尺寸、規(guī)格和包含作為數(shù)據(jù)傳送控制電路的內(nèi)部電路140在內(nèi)的各功能模塊的尺寸，決定內(nèi)部電路140及功能模塊的配置，并決定共用總線124的配置位置。接著，如圖7(b)所示，根據(jù)所決定的外部端子位置，決定外部端子IlOaUlOb的配
置位置。若決定了外部端子110a、IlOb的配置位置，則如圖8所示，決定與各外部端子對(duì)應(yīng)的外部端子I/F電路的配置位置。并且，根據(jù)從所決定的外部端子I/F電路的配置位置到內(nèi)部電路140的距離，決定與共用總線124的連接位置，并決定從各外部端子I/F電路向共用總線124的布線的配置?！纯偨Y(jié)〉根據(jù)本變形例2所示的布局設(shè)計(jì)方法，在決定外部端子的配置位置之前決定共用總線的配置位置，所以與上述變形例1所示的情形相比，能夠減少?zèng)Q定外部端子的配置位置后的設(shè)計(jì)工序數(shù)?！磳?shí)施方式2>實(shí)施方式2中，對(duì)于使用上述各變形例所示的方法進(jìn)行布局設(shè)計(jì)而制作的半導(dǎo)體集成電路，說(shuō)明其結(jié)構(gòu)及其動(dòng)作。圖9是表示半導(dǎo)體集成電路100的功能結(jié)構(gòu)的功能框圖。如圖9所示，半導(dǎo)體集成電路100構(gòu)成為，包含外部端子110a、110b、片總線 121、122、123、片群 124、125、I/F 電路 130a、130b、DMAC (Direct Memory Access Controller) 140、協(xié)調(diào)器151、152和緩沖器160。另外，本實(shí)施方式2中，為明確與上述實(shí)施方式1的共通點(diǎn)，本來(lái)應(yīng)對(duì)DMAC分配其他的附圖標(biāo)記，但因其相當(dāng)于上述實(shí)施方式1所示的內(nèi)部電路，故添加了相同的附圖標(biāo)記140。外部端子IlOaUlOb分別與對(duì)應(yīng)的I/F電路130a、130b相連，是用于與裝載半導(dǎo)體集成電路100的設(shè)備上的電路等進(jìn)行連接的端子。各外部端子分別由1個(gè)以上的端子構(gòu)成。片總線121、122、123是用于傳送片群124-DMAC140間、片群124-片群125間的信號(hào)的信號(hào)線。片群124、125具有執(zhí)行所輸入的信號(hào)的定時(shí)調(diào)整的功能。這里，各片分別執(zhí)行預(yù)先確定的固定長(zhǎng)度的時(shí)間寬度的調(diào)整。片群124、125具體而言由觸發(fā)器或鎖存器等實(shí)現(xiàn)， 這里，假設(shè)具有對(duì)輸入的信號(hào)進(jìn)行重定時(shí)的功能。如上所述，所謂重定時(shí)，是指輸出使輸入的信號(hào)與半導(dǎo)體集成電路工作時(shí)使用的工作時(shí)鐘的周期同步了的信號(hào)。另外，在附圖上沒(méi)有記載必然具有的該工作時(shí)鐘用的布線等。另外，半導(dǎo)體集成電路可以還裝載有生成該工作時(shí)鐘的晶體振蕩器等，或者也可以從半導(dǎo)體集成電路外部供給該工作時(shí)鐘。包含片總線 121、122、123、片群124、125而形成共用總線。I/F電路130a、130b具有將來(lái)自外部的信號(hào)中繼到DMAC140的功能，此外，具有將從DMAC140傳送來(lái)的信號(hào)發(fā)送到所連接的外部設(shè)備的功能。DMAC140具有訪問(wèn)緩沖器160、讀出數(shù)據(jù)、或?qū)懭霐?shù)據(jù)的功能。此外，DMAC140具有與和半導(dǎo)體集成電路100連接的電路、裝置執(zhí)行通信的功能。DMAC140具有執(zhí)行向不同的路徑進(jìn)行數(shù)據(jù)傳送的多個(gè)通道中的通信的功能，這里，具有通道141a和通道141b。本實(shí)施方式中，假設(shè)通道141a從緩沖器160對(duì)外部端子I/F電路130a進(jìn)行數(shù)據(jù)傳送，通道141b從外部端子I/F電路130b對(duì)緩沖器160進(jìn)行數(shù)據(jù)傳送。由此，半導(dǎo)體集成電路100中，使用通道141a從緩沖器160經(jīng)共用總線、外部端子I/F電路130a及外部端子 IlOa將信息輸出到半導(dǎo)體集成電路100外部，使用通道141b從半導(dǎo)體集成電路100外部經(jīng)外部端子110b、外部端子I/F電路130b、及共用總線將信息輸入到緩沖器160。協(xié)調(diào)器151、152具有協(xié)調(diào)對(duì)輸入到共用總線的信號(hào)中的哪一個(gè)進(jìn)行傳送的功能。 另外，協(xié)調(diào)器151執(zhí)行從DMAC140向I/F電路的下行鏈路用的信號(hào)的協(xié)調(diào)，協(xié)調(diào)器152執(zhí)行從I/F電路向DMAC140的上行鏈路用的信號(hào)的協(xié)調(diào)。通道141a和外部端子I/F電路130a 之間的信息傳送(以下稱作信息傳送A)、以及通道141b和外部端子I/F電路130b之間的信息傳送(以下稱作信息傳送B)經(jīng)共用總線進(jìn)行。由于在信息傳送A及信息傳送B中都使用共用總線，所以在傳送信息前需要預(yù)先獲得總線權(quán)，協(xié)調(diào)器151、152對(duì)所請(qǐng)求的總線權(quán)進(jìn)行協(xié)調(diào)。緩沖器160是具有暫時(shí)存儲(chǔ)從DMAC140、半導(dǎo)體集成電路100等傳送的數(shù)據(jù)的功能的存儲(chǔ)器。緩沖器160具有保持從DMAC140寫入的數(shù)據(jù)的功能和從保持的數(shù)據(jù)中輸出 DMAC140所請(qǐng)求的數(shù)據(jù)的功能。這里，使用圖2來(lái)說(shuō)明在DMAC140和外部端子I/F電路130a之間收發(fā)的信息、以及用于實(shí)現(xiàn)信息交換的信號(hào)連接。在DMAC140和外部端子I/F電路130a之間，經(jīng)共用總線1200收發(fā)命令、下行鏈路數(shù)據(jù)、下行鏈路信息、上行鏈路數(shù)據(jù)、上行鏈路信息這五個(gè)的全部信息、或其子集(subset) 的信息。此外，共用總線1200由命令總線、下行鏈路數(shù)據(jù)總線、下行鏈路信息總線、上行鏈路數(shù)據(jù)總線、上行鏈路信息總線這五個(gè)總線構(gòu)成。命令的收發(fā)使用命令總線，下行鏈路數(shù)據(jù)的收發(fā)使用下行鏈路數(shù)據(jù)總線，下行鏈路信息的收發(fā)使用下行鏈路信息總線，上行鏈路數(shù)據(jù)的收發(fā)使用上行鏈路數(shù)據(jù)總線，上行鏈路信息的收發(fā)使用上行鏈路信息總線。構(gòu)成命令總線、下行鏈路數(shù)據(jù)總線以及下行鏈路信息總線的信號(hào)從DMAC140向外部端子I/F電路130a傳送信息，構(gòu)成上行鏈路數(shù)據(jù)總線及上行鏈路信息總線的信號(hào)從外部端子I/F電路130a向DMAC140傳送信息。命令是表示從DMAC140對(duì)外部端子I/F電路130a發(fā)送的數(shù)據(jù)傳送的屬性的信息。 具體而言，通過(guò)命令收發(fā)的信息包含表示該數(shù)據(jù)傳送是下行鏈路數(shù)據(jù)·上行鏈路數(shù)據(jù)的哪一個(gè)方向的傳送的信息、傳送的數(shù)據(jù)的大小、傳送地址等的信息。下行鏈路數(shù)據(jù)是從DMAC140對(duì)外部端子I/F電路130a發(fā)送的數(shù)據(jù)及數(shù)據(jù)同步信息，上行鏈路數(shù)據(jù)是從外部端子I/F電路130a向DMAC140發(fā)送的數(shù)據(jù)及數(shù)據(jù)同步信息。這里，所謂數(shù)據(jù)同步信息，是指與數(shù)據(jù)在同一周期中發(fā)送的表示數(shù)據(jù)屬性的信息，具體而言， 包含數(shù)據(jù)的字節(jié)使能(byte enable)、最終數(shù)據(jù)傳送等的信息。所謂信息，是指與數(shù)據(jù)傳送非同步地在DMAC140和外部端子I/F電路130a之間交換的信息。具體而言，作為上行鏈路信息，例如從外部端子I/F電路130a對(duì)通道141a發(fā)送包含傳送開(kāi)始請(qǐng)求等的信息，作為下行鏈路信息，從通道141a對(duì)外部端子I/F電路130a發(fā)送包含對(duì)緩沖器160的數(shù)據(jù)寫入完成信息等的信息。此外，從外部端子I/F電路130a對(duì)DMAC140除了發(fā)送通過(guò)共用總線1200收發(fā)的信息之外，還發(fā)送寫就緒(write ready)和讀就緒(read ready)信息。寫就緒是表示外部端子I/F電路130a能夠接受用于進(jìn)行下行鏈路數(shù)據(jù)傳送的命令的信息，讀就緒是表示外部端子I/F電路130a能夠接受用于進(jìn)行上行鏈路數(shù)據(jù)傳送的命令的信息。寫就緒信號(hào)和讀就緒信號(hào)不同于共用總線，是在外部端子I/F電路130a和通道141a之間、在外部端子I/F 電路130b和通道141b之間對(duì)等(peer to peer)連接的信號(hào)。圖10中，在DMAC140和外部端子I/F電路130a之間用共用總線進(jìn)行連接，該共用總線通過(guò)片群1 而被分片。在DMAC140和片群IM之間用片總線121進(jìn)行連接，片總線 121由命令總線1211、下行鏈路數(shù)據(jù)總線1212、下行鏈路信息總線1213、上行鏈路數(shù)據(jù)總線 1214和上行鏈路信息總線1215構(gòu)成。在片群124和外部端子I/F電路130a之間用片總線122進(jìn)行連接，片總線122由命令總線1221、下行鏈路數(shù)據(jù)總線1222、下行鏈路信息總線 1223、上行鏈路數(shù)據(jù)總線12 和上行鏈路信息總線1225構(gòu)成。片群IM包含用于對(duì)命令總線1211和命令總線1221進(jìn)行分片的片1241、用于對(duì)下行鏈路數(shù)據(jù)總線1212和下行鏈路數(shù)據(jù)總線1222進(jìn)行分片的片1M2、用于對(duì)下行鏈路信息總線1213和下行鏈路信息總線1223進(jìn)行分片的片1M3、用于對(duì)上行鏈路數(shù)據(jù)總線1214 和上行鏈路數(shù)據(jù)總線12M進(jìn)行分片的片1M4、用于對(duì)上行鏈路信息總線1215和上行鏈路信息總線1225進(jìn)行分片的片1M5、之后說(shuō)明的用于對(duì)寫就緒信號(hào)進(jìn)行分片的片1246和之后說(shuō)明的用于對(duì)讀就緒信號(hào)進(jìn)行分片的片1247。命令從DMAC140輸出，經(jīng)命令總線1211、片1M1、命令總線1221送到外部端子I/ F電路130a。下行鏈路數(shù)據(jù)從DMAC140輸出，經(jīng)下行鏈路數(shù)據(jù)總線1212、片1M2、下行鏈路數(shù)據(jù)總線1222送到外部端子I/F電路130a。下行鏈路信息從DMAC140輸出，經(jīng)下行鏈路信息總線1213、片1M3、下行鏈路信息總線1223送到外部端子I/F電路130a。上行鏈路數(shù)據(jù)從外部端子I/F電路130a輸出，經(jīng)上行鏈路數(shù)據(jù)總線1224、片 1M4、上行鏈路數(shù)據(jù)總線1214送到DMAC140。上行鏈路信息從外部端子I/F電路130a輸出，經(jīng)上行鏈路信息總線1225、片1M5、上行鏈路信息總線1215送到DMAC140。此外，作為共用總線之外的信號(hào)，從外部端子I/F電路130a對(duì)DMAC140發(fā)送寫就緒信號(hào)及讀就緒信號(hào)，與共用總線同樣地分別通過(guò)片1對(duì)6、片1247進(jìn)行分片。另外，圖10中雖未明示，但假設(shè)還從外部端子I/F電路130b對(duì)DMAC140發(fā)送寫就緒信號(hào)及讀就緒信號(hào)，且片群124中還包含從外部端子I/F電路130b發(fā)送的寫就緒信號(hào)和讀就緒信號(hào)的片。接著，使用圖11 (a)來(lái)說(shuō)明DMAC140和協(xié)調(diào)器151之間的信號(hào)連接。協(xié)調(diào)器151配置在DMAC140的附近，DMAC140和協(xié)調(diào)器151之間的布線沒(méi)有被分片。通道141a及通道141b分別與協(xié)調(diào)器151直接連接，從通道141a及通道141b對(duì)協(xié)調(diào)器151發(fā)送總線權(quán)請(qǐng)求信號(hào)群，從協(xié)調(diào)器151分別對(duì)通道141a及通道141b發(fā)送總線權(quán)承認(rèn)信號(hào)群。從通道141a及通道141b對(duì)協(xié)調(diào)器151發(fā)送的總線權(quán)請(qǐng)求信號(hào)群由命令總線權(quán)請(qǐng)求信號(hào)、下行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)以及下行鏈路信息總線權(quán)請(qǐng)求信號(hào)的全部或它們的子集構(gòu)成。從協(xié)調(diào)器151對(duì)通道141a及通道141b發(fā)送的總線權(quán)承認(rèn)信號(hào)由命令總線權(quán)承認(rèn)信號(hào)、下行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)以及下行鏈路信息總線權(quán)承認(rèn)信號(hào)的全部或它們的子集構(gòu)成。在通道141a使用命令總線的情況下，通道141a對(duì)協(xié)調(diào)器151發(fā)送命令總線權(quán)請(qǐng)求信號(hào)，接受該信號(hào)后協(xié)調(diào)器151對(duì)通道141a返回命令總線權(quán)承認(rèn)信號(hào)。在通道141a使用下行鏈路數(shù)據(jù)總線的情況下，通道141a對(duì)協(xié)調(diào)器151發(fā)送下行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)，接受該信號(hào)后協(xié)調(diào)器151對(duì)通道141a返回下行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)。在通道141a 使用下行鏈路信息總線的情況下，通道141a對(duì)協(xié)調(diào)器151發(fā)送下行鏈路信息總線權(quán)請(qǐng)求信號(hào)，接受該信號(hào)后協(xié)調(diào)器151對(duì)通道141a返回下行鏈路信息總線權(quán)承認(rèn)信號(hào)。對(duì)于通道 141b也同樣。使用圖11 (b)來(lái)說(shuō)明外部端子I/F電路群130與協(xié)調(diào)器152之間的信號(hào)連接。本實(shí)施方式中，將外部端子I/F電路130b配置在外部端子I/F電路130a的遠(yuǎn)處，將協(xié)調(diào)器152 配置在外部端子I/F電路130b的附近。因此，通過(guò)片群1250對(duì)外部端子I/F電路130a和協(xié)調(diào)器152之間的布線進(jìn)行分片，另一方面，不對(duì)外部端子I/F電路130b和協(xié)調(diào)器152之間的布線進(jìn)行分片。片群1250與片群1240同樣，具有用于對(duì)共用總線信號(hào)進(jìn)行分片的片1251至片 1255 (相當(dāng)于作為片群1240的結(jié)構(gòu)要素的片1241到1M5)，并且具備用于對(duì)從外部端子I/ F電路130b對(duì)DMAC140發(fā)送的寫就緒信號(hào)及讀就緒信號(hào)進(jìn)行分片的片1256及片1257，還具備用于對(duì)總線權(quán)請(qǐng)求信號(hào)群及總線權(quán)承認(rèn)信號(hào)群進(jìn)行分片的片1258及片1259。從外部端子I/F電路130b對(duì)協(xié)調(diào)器152發(fā)送總線權(quán)請(qǐng)求信號(hào)群，從協(xié)調(diào)器152對(duì)外部端子I/F電路130b發(fā)送總線權(quán)承認(rèn)信號(hào)群。從外部端子I/F電路130a經(jīng)片1258對(duì)協(xié)調(diào)器152發(fā)送總線權(quán)請(qǐng)求信號(hào)群，從協(xié)調(diào)器152經(jīng)片1259對(duì)外部端子I/F電路130a發(fā)送總線權(quán)承認(rèn)信號(hào)群。從外部端子I/F電路130a及外部端子I/F電路130b對(duì)協(xié)調(diào)器152發(fā)送的總線權(quán)請(qǐng)求信號(hào)群由上行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)及上行鏈路信息總線權(quán)請(qǐng)求信號(hào)的全部或它們的子集構(gòu)成。從協(xié)調(diào)器152對(duì)外部端子I/F電路130a及外部端子I/F電路130b發(fā)送的總線權(quán)承認(rèn)信號(hào)由上行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)及上行鏈路信息總線權(quán)承認(rèn)信號(hào)的全部或它們的子集構(gòu)成。在外部端子I/F電路130a使用上行鏈路數(shù)據(jù)總線的情況下，外部端子I/F電路 130a對(duì)協(xié)調(diào)器152發(fā)送上行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)，接受該信號(hào)后協(xié)調(diào)器152對(duì)外部端子I/F電路130a返回上行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)。在外部端子I/F電路130a使用上行鏈路信息總線的情況下，外部端子I/F電路130a對(duì)協(xié)調(diào)器152發(fā)送上行鏈路信息總線權(quán)請(qǐng)求信號(hào)，接受該信號(hào)后協(xié)調(diào)器152對(duì)外部端子I/F電路130a返回上行鏈路信息總線權(quán)承認(rèn)信號(hào)。對(duì)于外部端子I/F電路130b也同樣。圖12記載了協(xié)調(diào)器的結(jié)構(gòu)。圖12(a)是表示協(xié)調(diào)器151的結(jié)構(gòu)的圖。協(xié)調(diào)器151 構(gòu)成為，包含命令總線權(quán)協(xié)調(diào)電路1511、下行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1512、以及下行鏈路信息總線權(quán)協(xié)調(diào)電路1513。命令總線權(quán)協(xié)調(diào)電路1511分別從通道141a及通道141b接受命令總線權(quán)請(qǐng)求信號(hào)，并分別對(duì)通道141a及通道141b返回命令總線權(quán)承認(rèn)信號(hào)。下行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1512分別從通道141a及通道141b接受下行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)，并分別對(duì)通道141a及通道141b返回下行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)。下行鏈路信息總線權(quán)協(xié)調(diào)電路1513分別從通道141a及通道141b接受下行鏈路信息總線權(quán)請(qǐng)求信號(hào)，并分別對(duì)通道141a及通道141b返回下行鏈路信息總線權(quán)承認(rèn)信號(hào)。圖12(b)是表示協(xié)調(diào)器152的結(jié)構(gòu)的圖。協(xié)調(diào)器152構(gòu)成為，包含上行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1522以及上行鏈路信息總線權(quán)協(xié)調(diào)電路1523。上行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1522分別從外部端子I/F電路130a及通道130b 接受上行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求信號(hào)，并分別對(duì)外部端子I/F電路130a及通道141b返回上行鏈路數(shù)據(jù)總線權(quán)承認(rèn)信號(hào)。上行鏈路信息總線權(quán)協(xié)調(diào)電路1523分別從外部端子I/F電路130a及通道130b 接受上行鏈路信息總線權(quán)請(qǐng)求信號(hào)，并分別對(duì)外部端子I/F電路130a及通道141b返回上行鏈路信息總線權(quán)承認(rèn)信號(hào)。以上是協(xié)調(diào)器151、152的功能結(jié)構(gòu)。另外，對(duì)命令總線、下行鏈路數(shù)據(jù)總線、下行鏈路信息總線共通地，在通道141a或通道141b得到總線權(quán)的承認(rèn)后，可以使用按每個(gè)共用總線的種類(命令、下行鏈路數(shù)據(jù)、下行鏈路信息)決定的周期數(shù)的共用總線。該周期數(shù)可以是按每個(gè)共用總線的使用電路(通道141a、通道141b)而不同的值。另外，對(duì)上行鏈路數(shù)據(jù)總線、上行鏈路信息總線共通地，在外部端子I/F電路130a 或外部端子I/F電路130b得到總線權(quán)的承認(rèn)后，可以使用按每個(gè)共用總線的種類(上行鏈路數(shù)據(jù)、上行鏈路信息)決定的周期數(shù)的共用總線。該周期數(shù)可以是按每個(gè)共用總線的使用電路(外部端子I/F電路130a、外部端子I/F電路130b)而不同的值。〈動(dòng)作〉接著，使用圖13所示的時(shí)序圖和圖14 圖17所示的流程圖來(lái)說(shuō)明半導(dǎo)體集成電路100的動(dòng)作。這里，使用圖13來(lái)說(shuō)明通道141a和外部端子I/F電路130a之間的數(shù)據(jù)傳送、以及通道141b和外部端子I/F電路130b之間的數(shù)據(jù)傳送的典型例子。圖13(a)中記載了從通道141a向外部端子I/F電路130a進(jìn)行數(shù)據(jù)傳送的情況下的信息傳送流。本實(shí)施方式2中，為了進(jìn)行數(shù)據(jù)傳送，首先從外部端子I/F電路130a對(duì)通道141a 發(fā)送包含傳送大小信息的傳送開(kāi)始請(qǐng)求，接受該請(qǐng)求后通道141a開(kāi)始數(shù)據(jù)傳送。通道141a 不是一次傳送完所指定的傳送大小的數(shù)據(jù)，而是分割為規(guī)定的大小后分多次進(jìn)行數(shù)據(jù)傳送。在進(jìn)行數(shù)據(jù)傳送時(shí)，從通道141a對(duì)外部端子I/F電路130a發(fā)送命令，接著從通道141a 對(duì)外部端子I/F電路130a發(fā)送下行鏈路數(shù)據(jù)。進(jìn)行重復(fù)直到所指定的大小的數(shù)據(jù)傳送結(jié)束。但是，在傳送開(kāi)始請(qǐng)求時(shí)指定的傳送大小比規(guī)定的大小小的情況下，一次結(jié)束數(shù)據(jù)傳送。圖13(a)記載了數(shù)據(jù)傳送開(kāi)始時(shí)的傳送開(kāi)始請(qǐng)求的交換、以及初始的命令、數(shù)據(jù)的交換。以下，詳細(xì)說(shuō)明圖13(a)記載的流。首先，外部端子I/F電路130a為了對(duì)通道141a通知傳送開(kāi)始請(qǐng)求，對(duì)協(xié)調(diào)器152 發(fā)送上行鏈路信息總線權(quán)請(qǐng)求，協(xié)調(diào)器152響應(yīng)該請(qǐng)求而對(duì)外部端子I/F電路130a返回上行鏈路信息總線權(quán)承認(rèn)。接受該承認(rèn)后的外部端子I/F電路130a利用上行鏈路信息總線對(duì)通道141a通知傳送開(kāi)始請(qǐng)求。接受了傳送開(kāi)始請(qǐng)求的通道141a為了對(duì)外部端子I/F電路130a發(fā)送命令，對(duì)協(xié)
17調(diào)器151發(fā)送命令總線權(quán)請(qǐng)求，協(xié)調(diào)器151響應(yīng)該請(qǐng)求而對(duì)通道141a返回命令總線權(quán)承認(rèn)。接受該承認(rèn)后的通道141a利用命令總線對(duì)外部端子I/F電路130a發(fā)送命令。結(jié)束命令的發(fā)送后的通道141a為了對(duì)外部端子I/F電路130a發(fā)送數(shù)據(jù)，對(duì)協(xié)調(diào)器151發(fā)送下行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求，協(xié)調(diào)器151響應(yīng)該請(qǐng)求而對(duì)通道141a返回下行鏈路數(shù)據(jù)總線權(quán)承認(rèn)。接受了該承認(rèn)的通道141a利用下行鏈路數(shù)據(jù)總線對(duì)外部端子I/F電路 130a發(fā)送數(shù)據(jù)。圖13(b)記載了從外部端子I/F電路130b向通道141b進(jìn)行數(shù)據(jù)傳送的情況下的
信息傳送流。本實(shí)施方式2中，為了進(jìn)行數(shù)據(jù)傳送，首先從外部端子I/F電路130b對(duì)通道141b 發(fā)送包含傳送大小信息的傳送開(kāi)始請(qǐng)求，接受該請(qǐng)求后，通道141b開(kāi)始進(jìn)行數(shù)據(jù)傳送。通道141b不是一次傳送完所指定的傳送大小的數(shù)據(jù)，而是分割為規(guī)定的大小后分多次進(jìn)行數(shù)據(jù)傳送。在進(jìn)行數(shù)據(jù)傳送時(shí)，從通道141b對(duì)外部端子I/F電路130b發(fā)送命令，接著從外部端子I/F電路130b對(duì)通道141b發(fā)送上行鏈路數(shù)據(jù)。重復(fù)進(jìn)行直到所指定的大小的數(shù)據(jù)傳送結(jié)束。但是，在傳送開(kāi)始請(qǐng)求時(shí)所指定的傳送大小比規(guī)定的大小小的情況下，一次結(jié)束數(shù)據(jù)傳送。之后，在全部數(shù)據(jù)傳送結(jié)束后，從通道141b對(duì)外部端子I/F電路130b進(jìn)行數(shù)據(jù)傳送完成通知。圖13(b)記載了通過(guò)一次數(shù)據(jù)傳送結(jié)束所指定的大小的數(shù)據(jù)傳送的情況下的例子，在一次的命令和數(shù)據(jù)的交換結(jié)束后，進(jìn)行數(shù)據(jù)傳送完成通知。以下，詳細(xì)說(shuō)明圖13(b) 所記載的流。首先，外部端子I/F電路130b為了對(duì)通道141b通知傳送開(kāi)始請(qǐng)求，對(duì)協(xié)調(diào)器152 發(fā)送上行鏈路信息總線權(quán)請(qǐng)求，協(xié)調(diào)器152響應(yīng)該請(qǐng)求而對(duì)外部端子I/F電路130b返回上行鏈路信息總線權(quán)承認(rèn)。接受該承認(rèn)后的外部端子I/F電路130b利用上行鏈路信息總線對(duì)通道141b通知傳送開(kāi)始請(qǐng)求。接受了傳送開(kāi)始請(qǐng)求后的通道141b為了對(duì)外部端子I/F電路130b發(fā)送命令，對(duì)協(xié)調(diào)器151發(fā)送命令總線權(quán)請(qǐng)求，協(xié)調(diào)器151響應(yīng)該請(qǐng)求而對(duì)通道141b返回命令總線權(quán)承認(rèn)。接受了該承認(rèn)后的通道141b利用命令總線對(duì)外部端子I/F電路130b發(fā)送命令。接受了命令后的外部端子I/F電路130b為了對(duì)通道141b發(fā)送數(shù)據(jù)，對(duì)協(xié)調(diào)器152 發(fā)送上行鏈路數(shù)據(jù)總線權(quán)請(qǐng)求，協(xié)調(diào)器152響應(yīng)該請(qǐng)求而對(duì)外部端子I/F電路130b返回上行鏈路數(shù)據(jù)總線權(quán)承認(rèn)。接受該承認(rèn)后的外部端子I/F電路130b利用上行鏈路數(shù)據(jù)總線對(duì)通道141b發(fā)送數(shù)據(jù)。接受數(shù)據(jù)后的通道141b在確認(rèn)向緩沖器160的數(shù)據(jù)寫入完成后，為了對(duì)外部端子 I/F電路130b通知數(shù)據(jù)傳送完成，對(duì)協(xié)調(diào)器151發(fā)送下行鏈路信息總線權(quán)請(qǐng)求，協(xié)調(diào)器151 響應(yīng)該請(qǐng)求而對(duì)通道141b返回下行鏈路信息總線權(quán)承認(rèn)。接受該承認(rèn)后的通道141b利用下行鏈路信息總線對(duì)外部端子I/F電路130b通知數(shù)據(jù)傳送完成。圖14是表示通道141a的數(shù)據(jù)傳送控制的流程圖。首先，接受來(lái)自外部端子I/F 電路130a的傳送開(kāi)始請(qǐng)求，通道141a起動(dòng)。起動(dòng)后的通道141a首先確認(rèn)從外部端子I/F電路130a送來(lái)的寫就緒信號(hào)。進(jìn)行等待直到外部端子I/F電路130a斷言(assert)寫就緒(步驟S1401的“否”)，在斷言寫就緒(步驟S1401的“是”)后，請(qǐng)求命令總線權(quán)(步驟S1401)。若請(qǐng)求命令總線權(quán)，則進(jìn)行等待直到承認(rèn)命令總線權(quán)(步驟S1403的“否”)，在承認(rèn)命令總線權(quán)后(步驟S1403的 “是”)，發(fā)送命令(步驟S1404)。在發(fā)送命令后，進(jìn)行等待直到準(zhǔn)備好應(yīng)向外部端子I/F電路130a發(fā)送的數(shù)據(jù)(步驟S1405的“否”)，在準(zhǔn)備好數(shù)據(jù)(步驟S1405的“是”)后，請(qǐng)求下行鏈路數(shù)據(jù)總線權(quán)(步驟S1406)。若請(qǐng)求下行鏈路數(shù)據(jù)總線權(quán)，則進(jìn)行等待直到承認(rèn)下行鏈路數(shù)據(jù)總線權(quán)(步驟 S1407的“否”)，在承認(rèn)下行鏈路數(shù)據(jù)總線權(quán)(步驟S1407的“是”)后發(fā)送下行鏈路數(shù)據(jù) (步驟 S1409)。在傳送開(kāi)始請(qǐng)求時(shí)指定的大小的數(shù)據(jù)傳送沒(méi)有完成的情況下返回S1401(步驟 S1409的“否”)，再次進(jìn)行數(shù)據(jù)傳送。在指定的大小的數(shù)據(jù)傳送完成的情況下(步驟S1409 的“是”)，通道141a停止，直到接受下一傳送開(kāi)始請(qǐng)求為止不工作。圖15是表示外部端子I/F電路130a的數(shù)據(jù)傳送控制的流程圖。首先，外部端子 I/F電路130a通過(guò)半導(dǎo)體集成電路100內(nèi)部的未圖示的處理器等而起動(dòng)。起動(dòng)后的外部端子I/F電路130a為了向通道141a通知傳送開(kāi)始請(qǐng)求，請(qǐng)求上行鏈路信息總線權(quán)(步驟S1501)。若請(qǐng)求上行鏈路信息總線權(quán)，則進(jìn)行等待直到承認(rèn)上行鏈路信息總線權(quán)(步驟S1502的“否”)，在承認(rèn)上行鏈路信息總線權(quán)(步驟S1502的“是”) 后，使用上行鏈路信息總線來(lái)發(fā)送傳送開(kāi)始請(qǐng)求(步驟S1503)。接著，進(jìn)行等待，直到外部端子I/F電路130a的數(shù)據(jù)接收的準(zhǔn)備完備(步驟S1504 的“否”)，在數(shù)據(jù)接收的準(zhǔn)備完成的時(shí)刻斷言寫就緒(步驟S1505)。之后，接收從通道141a 發(fā)送的命令(步驟S1506)，接著接收下行鏈路數(shù)據(jù)(步驟S1507)。在傳送開(kāi)始請(qǐng)求時(shí)所指定的大小的數(shù)據(jù)傳送沒(méi)有完成的情況下返回S1501 (步驟 S1508的“否”)而再次進(jìn)行數(shù)據(jù)傳送。在所指定的大小的數(shù)據(jù)傳送完成的情況下，外部端子I/F電路130a停止，直到接收下一起動(dòng)指示為止不工作。圖16是表示通道141b的數(shù)據(jù)傳送控制的流程圖。首先，接受來(lái)自外部端子I/F 電路130b的傳送開(kāi)始請(qǐng)求，通道141b起動(dòng)。起動(dòng)后的通道141b首先進(jìn)行等待，直到通道141b的數(shù)據(jù)接收的準(zhǔn)備完備(步驟 S1601的“否”)，若準(zhǔn)備完備(步驟S1601的“是”)，則接著確認(rèn)從外部端子I/F電路130b 送來(lái)的讀就緒信號(hào)。進(jìn)行等待，直到外部端子I/F電路130b斷言讀就緒(步驟S1602的 “否”)，在斷言讀就緒(步驟S1602的“是”)后，請(qǐng)求命令總線權(quán)(步驟S1603的“是”)。 若請(qǐng)求命令總線權(quán)，則進(jìn)行等待直到承認(rèn)命令總線權(quán)(步驟S1604的“否”)，在承認(rèn)命令總線權(quán)后(步驟S1604的“是”)，發(fā)送命令(步驟S16(^)。之后，接收從外部端子I/F電路 130b發(fā)送的數(shù)據(jù)而進(jìn)行向緩沖器160的寫入(步驟S1606)。在傳送開(kāi)始請(qǐng)求時(shí)所指定的大小的數(shù)據(jù)傳送沒(méi)有完成的情況下(步驟S1607的 “否”)回到步驟S1601，再次進(jìn)行數(shù)據(jù)傳送。在所指定的大小的數(shù)據(jù)傳送完成的情況下，為了進(jìn)行數(shù)據(jù)傳送完成通知，而請(qǐng)求上行鏈路信息總線權(quán)(步驟S1608)。若請(qǐng)求上行鏈路信息總線權(quán)，則進(jìn)行等待直到承認(rèn)上行鏈路信息總線權(quán)(步驟S1609的“否”)，在承認(rèn)上行鏈路信息總線權(quán)后，使用上行鏈路信息總線來(lái)通知數(shù)據(jù)傳送完成(步驟S1610)。之后，通道 141b停止，直到接收下一傳送開(kāi)始請(qǐng)求為止不工作。圖17是表示外部端子I/F電路130b的數(shù)據(jù)傳送控制的流程圖。首先，外部端子 I/F電路130b通過(guò)半導(dǎo)體集成電路100內(nèi)部的未圖示的處理器等而起動(dòng)。
起動(dòng)后的外部端子I/F電路130b為了向通道141b通知傳送開(kāi)始請(qǐng)求，請(qǐng)求上行鏈路信息總線權(quán)(步驟S1701)。若請(qǐng)求上行鏈路信息總線權(quán)，則進(jìn)行等待直到承認(rèn)上行鏈路信息總線(步驟S1702的“否”)，在承認(rèn)上行鏈路信息總線后(步驟S1702的“是”)，使用上行鏈路信息總線權(quán)來(lái)發(fā)送傳送開(kāi)始請(qǐng)求(步驟S1703)。接著，外部端子I/F電路130b斷言讀就緒(步驟S1704)。之后，接收從通道141b 發(fā)送的命令(步驟S170O。在接收命令后，進(jìn)行等待，直到準(zhǔn)備好應(yīng)向通道141b發(fā)送的數(shù)據(jù)(步驟S1706的“否”)，在準(zhǔn)備好數(shù)據(jù)后(步驟S1706的“是”)，請(qǐng)求上行鏈路數(shù)據(jù)總線權(quán)(步驟S1707)。若請(qǐng)求上行鏈路數(shù)據(jù)總線權(quán)，則進(jìn)行等待直到承認(rèn)上行鏈路數(shù)據(jù)總線權(quán) (步驟S1708的“否”)，在承認(rèn)上行鏈路數(shù)據(jù)總線權(quán)后(步驟S1708的“是”)發(fā)送數(shù)據(jù)(步驟 S1709)。在傳送開(kāi)始請(qǐng)求時(shí)所指定的大小的數(shù)據(jù)傳送沒(méi)有完成的情況下(步驟S1710的 “否”)回到步驟S1704，再次進(jìn)行數(shù)據(jù)傳送。在所指定的大小的數(shù)據(jù)傳送完成的情況下(步驟S1710的“是”)，外部端子I/F電路130b在接受數(shù)據(jù)傳送完成的通知后(步驟S1711)停止，直到接受下一起動(dòng)指示為止不工作。以上是各數(shù)據(jù)傳送的動(dòng)作的說(shuō)明。下面，說(shuō)明實(shí)際的數(shù)據(jù)傳送的定時(shí)。圖18是表示從DMAC140向外部端子I/F電路群130a、130b的方向傳送信息的共用總線的總線權(quán)分配及共用總線的使用狀況的圖。這里，記載了通道141a及通道141b使用命令總線，通道141a及通道141b在得到總線權(quán)承認(rèn)時(shí)共同以3個(gè)周期使用共用總線的例子。在時(shí)刻TO之前來(lái)自通道141a的命令總線權(quán)請(qǐng)求信號(hào)到達(dá)協(xié)調(diào)器151，接受該信號(hào)后的協(xié)調(diào)器151在時(shí)刻TO對(duì)通道141a返回命令總線權(quán)承認(rèn)。結(jié)果，從時(shí)刻TO到時(shí)刻T2 的期間通道141a得到使用片總線121的命令總線的權(quán)利(下行鏈路總線權(quán)=A)。在時(shí)刻TO到時(shí)刻T2的期間從通道141a向片總線121的命令總線輸出的命令在通過(guò)片群124時(shí)延遲1個(gè)周期，在時(shí)刻Tl到時(shí)刻T3的期間輸出到片總線122的命令總線。 這里，由外部端子I/F電路130a取得命令。接著，在時(shí)刻T3之前來(lái)自通道141b的命令總線權(quán)請(qǐng)求信號(hào)到達(dá)協(xié)調(diào)器151，接受該信號(hào)后的協(xié)調(diào)器151在時(shí)刻T3對(duì)通道141b返回命令總線權(quán)承認(rèn)。結(jié)果，在時(shí)刻T3到時(shí)刻T5的期間通道141b得到使用片總線121的命令總線的權(quán)利(下行鏈路總線權(quán)限=B)。在時(shí)刻T3到時(shí)刻T5的期間從通道141b向片總線121的命令總線輸出的命令在通過(guò)片群124時(shí)延遲1個(gè)周期，在時(shí)刻T4到時(shí)刻T6的期間輸出到片總線122的命令總線。 同樣，在時(shí)刻T4到時(shí)刻T6的期間輸出到片總線122的命令總線的命令在通過(guò)片群125時(shí)延遲1個(gè)周期，在時(shí)刻T5到時(shí)刻T7的期間輸出到片總線123的命令總線。這里，由外部端子I/F電路130b取得命令。之后，時(shí)刻T6到時(shí)刻T8的命令總線權(quán)及與其對(duì)應(yīng)的共用總線的使用狀況與時(shí)刻 TO到時(shí)刻T2的情形同樣，時(shí)刻T9到時(shí)刻Tll的命令總線權(quán)及與其對(duì)應(yīng)的共用總線的使用狀況與時(shí)刻T3到時(shí)刻T5的情形同樣。圖19是表示從外部端子I/F電路群130向DMAC140的方向傳送信息的共用總線的總線權(quán)分配及共用總線的使用狀況的圖。這里，記載了外部端子I/F電路130a及外部端子I/F電路130b使用上行鏈路信息總線，外部端子I/F電路130a及外部端子I/F電路130b 在得到總線權(quán)承認(rèn)時(shí)共同以3個(gè)周期使用共用總線的例子。時(shí)刻TO之前來(lái)自外部端子I/F電路130a的上行鏈路信息總線權(quán)請(qǐng)求信號(hào)到達(dá)協(xié)調(diào)器152，接受該信號(hào)后的協(xié)調(diào)器152在時(shí)刻TO對(duì)外部端子I/F電路130a返回上行鏈路信息總線權(quán)承認(rèn)。結(jié)果，在時(shí)刻TO到時(shí)刻T2的期間外部端子I/F電路130a得到使用片總線123的上行鏈路信息總線的權(quán)利(下行鏈路總線權(quán)=A)。這里，由于外部端子I/F電路 130a沒(méi)有與片總線123連接，所以在時(shí)刻TO到時(shí)刻T2的期間不使用片總線123。應(yīng)送到外部端子I/F電路130a的上行鏈路信息總線權(quán)承認(rèn)信號(hào)在通過(guò)片群125 時(shí)延遲1個(gè)周期，在時(shí)刻Tl到達(dá)與片總線122連接的外部端子I/F電路130a。結(jié)果，在時(shí)刻Tl到時(shí)刻T3的期間外部端子I/F電路130a得到使用片總線122的上行鏈路信息總線的權(quán)利(下行鏈路總線權(quán)=A)。在時(shí)刻Tl到時(shí)刻T3的期間從外部端子I/F電路130a向片總線122的上行鏈路信息總線輸出的信息在通過(guò)片群1 時(shí)延遲1個(gè)周期，在時(shí)刻T2到時(shí)刻T4的期間輸出到片總線121的上行鏈路信息總線。這里，由通道141a取得經(jīng)上行鏈路信息總線發(fā)送的信息。接著，在時(shí)刻T3以前來(lái)自外部端子I/F電路130b的上行鏈路信息總線權(quán)請(qǐng)求信號(hào)到達(dá)協(xié)調(diào)器152，接受該信號(hào)的協(xié)調(diào)器152在時(shí)刻T3對(duì)外部端子I/F電路130b返回上行鏈路信息總線權(quán)承認(rèn)。結(jié)果，在時(shí)刻T3到時(shí)刻T5的期間外部端子I/F電路130b得到使用片總線123的上行鏈路信息總線的權(quán)利(下行鏈路總線權(quán)=B)。在時(shí)刻T3到時(shí)刻T5的期間從外部端子I/F電路130b向片總線123的上行鏈路信息總線輸出的信息在通過(guò)片群125時(shí)延遲1個(gè)周期，在時(shí)刻T4到時(shí)刻T6的期間輸出到片總線122的上行鏈路信息總線。同樣，在時(shí)刻T4到時(shí)刻T6的期間輸出到片總線122的上行鏈路信息總線的信息在通過(guò)片群1 時(shí)延遲1個(gè)周期，在時(shí)刻T5到時(shí)刻T7的期間輸出到片總線121的上行鏈路信息總線。這里，由通道141b取得經(jīng)上行鏈路信息總線發(fā)送的 fn息ο這樣，與經(jīng)共用總線發(fā)送的信息同等地對(duì)共用總線的總線權(quán)承認(rèn)信號(hào)進(jìn)行分片， 從而能夠在共用總線的總線權(quán)切換時(shí)不設(shè)置共用總線的未使用期間而傳送信息，可實(shí)現(xiàn)高總線使用效率。另外，圖18及圖19中，記載了共用總線使用電路(通道141a、通道141b、外部端子I/F電路130a、或外部端子I/F電路130b)在得到總線權(quán)承認(rèn)時(shí)以固定周期數(shù)(3周期) 使用共用總線的例子，但本發(fā)明不限于此。例如，該共用總線的使用期間可以按每個(gè)共用總線使用電路而不同。使用圖20及圖21來(lái)說(shuō)明共用總線的使用期間按每個(gè)共用總線使用電路而不同的例子。這里，記載了通道141a及通道141b使用命令總線，通道141a在得到總線權(quán)承認(rèn)時(shí)以3個(gè)周期使用共用總線而通道141b在得到總線權(quán)承認(rèn)時(shí)以2個(gè)周期使用共用總線的例子。圖20記載了協(xié)調(diào)器151不知道共用總線的每個(gè)使用電路的共用總線使用期間，而按共用總線使用期間的每個(gè)最大值(3個(gè)周期)進(jìn)行協(xié)調(diào)，并返回總線權(quán)承認(rèn)的例子。該情況下，通道141b得到使用共用總線的權(quán)利的期間(3周期)中1個(gè)周期為未使用期間。具體而言，在通道141b得到使用共用總線的權(quán)利的時(shí)刻T5及時(shí)刻T11，通道141b不使用片總線121。因此，在時(shí)刻T6及時(shí)刻T12不使用片總線122，并且在時(shí)刻T7及時(shí)刻T13不使用片總線123。因此，共用總線的使用效率降低。為了避免該情況，可以使協(xié)調(diào)器151具有每個(gè)使用電路的共用總線的使用期間信息，并根據(jù)每個(gè)使用電路的共用總線的使用期間，使進(jìn)行協(xié)調(diào)的定時(shí)變化。圖21是協(xié)調(diào)器151具有每個(gè)使用電路的共用總線的使用期間信息、并根據(jù)每個(gè)使用電路的共用總線的使用期間使進(jìn)行協(xié)調(diào)的定時(shí)變化的例子。與圖20同樣，記載了通道 141a及通道141b使用命令總線、通道141a在得到總線權(quán)承認(rèn)時(shí)以3個(gè)周期使用共用總線而通道141b在得到總線權(quán)承認(rèn)時(shí)以2個(gè)周期使用共用總線的例子。協(xié)調(diào)器151在時(shí)刻TO進(jìn)行協(xié)調(diào)，協(xié)調(diào)器151在時(shí)刻TO對(duì)通道141a返回命令總線權(quán)承認(rèn)。這里，協(xié)調(diào)器151保持通道141a的共用總線的使用期間信息(3個(gè)周期)，并在3 周期后的時(shí)刻T3進(jìn)行下一協(xié)調(diào)。協(xié)調(diào)器151在時(shí)刻T3對(duì)通道141b返回命令總線權(quán)承認(rèn)。這里，協(xié)調(diào)器151保持通道141b的共用總線的使用期間信息O個(gè)周期)，并在2個(gè)周期后的時(shí)刻T5進(jìn)行下一協(xié)調(diào)。協(xié)調(diào)器151在時(shí)刻T5對(duì)通道141a返回命令總線權(quán)承認(rèn)。這里，協(xié)調(diào)器151保持通道141a的共用總線的使用期間信息(3個(gè)周期)，并在3個(gè)周期后的時(shí)刻T8進(jìn)行下一協(xié)調(diào)。這樣，使協(xié)調(diào)器151具有每個(gè)使用電路的共用總線的使用期間信息，并根據(jù)每個(gè)使用電路的共用總線的使用期間使協(xié)調(diào)的定時(shí)變化，從而即使按共用總線的每個(gè)使用電路而使用期間不同的情況下，也可維持高總線使用效率。〈總結(jié)〉如以上所說(shuō)明，本實(shí)施方式2所示的半導(dǎo)體集成電路按照上述變形例進(jìn)行設(shè)計(jì)、 制作，即使外部端子位置的決定晚，也能夠沒(méi)有問(wèn)題地工作。即，根據(jù)外部端子位置來(lái)決定定時(shí)調(diào)整電路的級(jí)數(shù)而進(jìn)行制作，所以能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)來(lái)實(shí)現(xiàn)考慮了數(shù)據(jù)傳送間的延遲等的半導(dǎo)體集成電路?！磳?shí)施方式3>上述實(shí)施方式2中，說(shuō)明了各外部端子I/F電路130a、130b和DMAC140進(jìn)行數(shù)據(jù)傳送時(shí)總線權(quán)的使用期間不同的情形相混合的情況。本實(shí)施方式3中，說(shuō)明在總線權(quán)使用期間不同的情況下將共用總線分開(kāi)構(gòu)成的例子。另外，這里所說(shuō)的總線權(quán)使用期間換言之也稱作1次數(shù)據(jù)傳送中的突發(fā)長(zhǎng)度(burst length)ο圖22是表示不分開(kāi)共用總線的情況下的半導(dǎo)體集成電路200的結(jié)構(gòu)例的功能框圖。圖23是表示分開(kāi)共用總線的情況下的半導(dǎo)體集成電路300的結(jié)構(gòu)例的功能框圖。在兩個(gè)功能框圖中，由于基本上結(jié)構(gòu)與實(shí)施方式2所示的半導(dǎo)體集成電路100大致一致，所以進(jìn)行了若干省略而省略了緩沖器160等來(lái)進(jìn)行記載。DMAC240包含通道Mia、通道Mlb、通道Mlc、通道Mld四個(gè)通道，經(jīng)共用總線與外部端子I/F電路群230連接。通道Mla與外部端子I/F電路230a交換信息，通道Mlb 與外部端子I/F電路230b交換信息，通道Mlc與外部端子I/F電路230c交換信息，通道 241d與外部端子I/F電路230d交換信息。
通道Mia、通道Mlb、通道Mlc、及通道Mld分別對(duì)協(xié)調(diào)器251發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器251分別對(duì)通道Mia、通道Mlb、通道Mlc、及通道Mld發(fā)送總線權(quán)承認(rèn)信號(hào)群。外部端子I/F電路230a、外部端子I/F電路230b、外部端子I/F電路230c及外部端子I/F電路230d分別對(duì)協(xié)調(diào)器252發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器252分別對(duì)外部端子 I/F電路230a、外部端子I/F電路230b、外部端子I/F電路230c及外部端子I/F電路230d 發(fā)送總線權(quán)承認(rèn)信號(hào)群。總線權(quán)請(qǐng)求信號(hào)群和總線權(quán)承認(rèn)信號(hào)群的結(jié)構(gòu)與圖11中的說(shuō)明相同。此外，圖22中雖然省略了記載，但與圖1同樣，在交換信息的通道和外部端子I/F 電路之間，經(jīng)片而連接有寫就緒信號(hào)和讀就緒信號(hào)。共用總線由片群224、片群225和由此而被分片的片總線221、片總線222、片總線 223構(gòu)成。DMA控制器251與片總線221連接，外部端子I/F電路230a及外部端子I/F電路 230c與片總線222連接，外部端子I/F電路230b及外部端子I/F電路230d與片總線223連接。圖M是表示從DMA控制器MO向外部端子I/F電路群230的方向傳送信息的共用總線的總線權(quán)分配及共用總線的使用狀況的圖。這里，記載了通道Mia、通道Mlb、通道 241c及通道Mld使用命令總線、通道Mla及通道Mlb在得到總線權(quán)承認(rèn)時(shí)以3個(gè)周期使用共用總線、通道Mlc及通道Mld在得到總線權(quán)承認(rèn)時(shí)以2個(gè)周期使用共用總線的例子。 此外，協(xié)調(diào)器251不具有每個(gè)使用電路的共用總線的使用期間信息，而按每固定周期(3個(gè)周期)進(jìn)行協(xié)調(diào)。該情況下，與圖20中的說(shuō)明同樣，在共用總線的使用期間比協(xié)調(diào)器251的協(xié)調(diào)間隔(3個(gè)周期)短的通道Mlc及通道Mld使用共用總線的情況下，造成未使用期間(圖中斜線部分)，共用總線的使用效率降低。為了避免該共用總線的使用效率降低，可以分別安裝共用總線使用期間為3的由通道Mla及通道Mlb使用的共用總線、以及共用總線的使用期間為2的由通道Mlc及通道M1 d使用的共用總線。使用圖23、圖25和圖沈來(lái)說(shuō)明該例。圖23是安裝各自的共用總線的情況下的結(jié)構(gòu)例。DMAC340及外部端子I/F電路群330a 330d的結(jié)構(gòu)與圖22的情形大致相同。但是，與圖22不同，共用總線設(shè)有2個(gè)系統(tǒng)，按共用總線的每個(gè)系統(tǒng)設(shè)置協(xié)調(diào)器。具體而言，通道;341a、通道;341b、外部端子I/F電路330a及外部端子I/F電路330b 與由片總線321a、片總線322a、片總線323a、片群32 及片群32 構(gòu)成的第1共用總線連接，通道341c、通道341d、外部端子I/F電路330c及外部端子I/F電路330d與由片總線 321b、片總線322b、片總線323b、片群324b及片群32 構(gòu)成的第2共用總線連接。通道341a及通道341b分別對(duì)協(xié)調(diào)器351a發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器351a 分別對(duì)通道Mla及通道Mlb發(fā)送總線權(quán)承認(rèn)信號(hào)群。通道Mlc及通道341d分別對(duì)協(xié)調(diào)器351b發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器351b分別對(duì)通道341c及通道341d發(fā)送總線權(quán)承認(rèn)信號(hào)群。外部端子I/F電路330a及外部端子I/F電路330b分別對(duì)協(xié)調(diào)器35 發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器35 分別對(duì)外部端子I/F電路330a及外部端子I/F電路330b發(fā)送總線權(quán)承認(rèn)信號(hào)群。外部端子I/F電路330c及外部端子I/F電路330d分別對(duì)協(xié)調(diào)器352b發(fā)送總線權(quán)請(qǐng)求信號(hào)群，協(xié)調(diào)器352b分別對(duì)外部端子I/F電路330c及外部端子I/F電路 330d發(fā)送總線權(quán)承認(rèn)信號(hào)群。總線權(quán)請(qǐng)求信號(hào)群和總線權(quán)承認(rèn)信號(hào)群的結(jié)構(gòu)與圖11中的說(shuō)明同樣。此外，雖然在圖23中省略了記載，但是與圖9同樣，在交換信息的通道和外部端子I/F電路間，經(jīng)片而連接有寫就緒信號(hào)和讀就緒信號(hào)。圖25是表示從外部端子I/F電路群330a 330d向DMAC340的方向傳送信息的共用總線的總線權(quán)分配及共用總線的使用狀況的圖。這里，通道341a及通道341b使用第 1共用總線的命令總線，通道341c及通道341d使用第2共用總線的命令總線。另外，假設(shè)協(xié)調(diào)器351a及協(xié)調(diào)器351b分別按每個(gè)固定周期進(jìn)行協(xié)調(diào)，協(xié)調(diào)器351a按每3個(gè)周期進(jìn)行協(xié)調(diào)，協(xié)調(diào)器351b按每2個(gè)周期進(jìn)行協(xié)調(diào)。該情況下，如圖25所記載，與圖18中的說(shuō)明同樣，能夠不插入未使用期間而使用共用總線。〈總結(jié)〉如以上所說(shuō)明，在按每個(gè)使用電路使總線的暫時(shí)使用期間不同的規(guī)格的情況下分別設(shè)置共用總線，從而可高效使用共用總線，而不用設(shè)置根據(jù)每個(gè)使用電路的共用總線使用期間來(lái)使進(jìn)行協(xié)調(diào)的定時(shí)變化的復(fù)雜的協(xié)調(diào)電路。<實(shí)施方式4>上述實(shí)施方式1 3中，主要說(shuō)明了作為數(shù)據(jù)傳送控制電路的DMAC包含在功能模塊中的例子。然而，若采用在功能模塊中設(shè)置DMAC的結(jié)構(gòu)，則有設(shè)計(jì)的擴(kuò)展性降低的問(wèn)題。這是因?yàn)?，在采用例如如圖9、圖22或圖23那樣配置上行鏈路用的協(xié)調(diào)器和下行鏈路用的協(xié)調(diào)器的結(jié)構(gòu)的情況下，為了對(duì)應(yīng)于各個(gè)結(jié)構(gòu)來(lái)設(shè)計(jì)如何執(zhí)行協(xié)調(diào)，在這里追加了設(shè)置新的外部端子、外部端子I/F電路的設(shè)計(jì)的情況下，需要重新設(shè)計(jì)協(xié)調(diào)器。另外，同樣，在追加了去除原來(lái)添加到設(shè)計(jì)中的外部端子、外部端子I/F電路的設(shè)計(jì)的情況下，也需要重新設(shè)計(jì)協(xié)調(diào)器。此外，由于在DMAC上需要設(shè)置與新的外部端子、外部I/F電路對(duì)應(yīng)的新的通道，所以也需要重新設(shè)計(jì)DMAC。因此，在上述實(shí)施方式1和各種變形例所示的布局設(shè)計(jì)方法中，記載了可以使作為數(shù)據(jù)傳送控制電路的DMAC不包含在功能模塊內(nèi)而作為外部端子I/F電路的一部分進(jìn)行布局設(shè)計(jì)的情況。圖觀表示該情況下的布局設(shè)計(jì)方法的一例。圖28(a)表示了作為一例而在圖 4(a)所示的布局設(shè)計(jì)方法中、在功能模塊中不包含數(shù)據(jù)傳送控制電路的情況下的布局設(shè)計(jì)方法。圖觀中，對(duì)與圖4共通的內(nèi)容添加相同的步驟序號(hào)，對(duì)不同的內(nèi)容添加不同的步驟序號(hào)。另外，本實(shí)施方式4所示的在功能模塊中不包含數(shù)據(jù)傳送控制電路的設(shè)計(jì)方法不僅適用于圖4所示的布局設(shè)計(jì)方法，還可適用于圖1或圖6等所示的布局設(shè)計(jì)方法。圖28(a)所示的流程圖和圖4(a)所示的流程圖的不同點(diǎn)在于決定數(shù)據(jù)傳送控制電路的配置的時(shí)機(jī)。首先，在步驟S^Ol中，為了與步驟S401清楚比較，決定不包含數(shù)據(jù)傳送控制電路的功能模塊的配置(步驟S2801)。并且，若決定了多個(gè)外部端子的配置(步驟S402)，則決定與各外部端子對(duì)應(yīng)的包含數(shù)據(jù)傳送控制電路的IO模塊的配置。此時(shí)，在IO模塊不包含數(shù)據(jù)傳送控制電路的情況
24下，還與各IO模塊對(duì)應(yīng)地決定數(shù)據(jù)傳送控制電路的配置。并且，若決定了 IO模塊的配置， 則決定共用總線的配置和插入該共用總線的定時(shí)調(diào)整電路的配置(步驟S2803)。另外，圖觀…)中，與圖4同樣，表示了在圖^(a)的各步驟中進(jìn)行基于并行處理的布局設(shè)計(jì)的方法。〈結(jié)構(gòu)〉說(shuō)明根據(jù)圖28的設(shè)計(jì)順序來(lái)設(shè)計(jì)的半導(dǎo)體集成電路的結(jié)構(gòu)。圖四是表示半導(dǎo)體集成電路400的功能結(jié)構(gòu)的框圖。圖四與圖22、圖23的不同點(diǎn)在于，使作為數(shù)據(jù)傳送控制電路而具有DMAC功能的電路(DMA通道)與各外部端子I/F電路對(duì)應(yīng)設(shè)置，以及不設(shè)置上行鏈路用協(xié)調(diào)器和下行鏈路用協(xié)調(diào)器而與各DMA通道對(duì)應(yīng)設(shè)置簡(jiǎn)單的協(xié)調(diào)器。S卩，相對(duì)于圖22和圖23的情況下DMA 通道采用一個(gè)電路(DMAC)控制遠(yuǎn)距離的外部端子I/F電路的結(jié)構(gòu)，在本實(shí)施方式4的圖四中，將DMAC功能配置在外部端子I/F電路側(cè)。以下，說(shuō)明這樣設(shè)計(jì)的半導(dǎo)體集成電路400的功能。這里，省略了與半導(dǎo)體集成電路200、300重復(fù)的內(nèi)容而說(shuō)明不同的結(jié)構(gòu)。如圖四所示，根據(jù)圖觀所示的流程圖設(shè)計(jì)的半導(dǎo)體集成電路400由功能模塊 440、外部端子410a、410b、外部端子I/F電路430a、430b、DMA通道440a、440b、協(xié)調(diào)器450a、 片群424、425、片總線421、422、423和緩沖器460構(gòu)成。各電路按圖四所示的結(jié)構(gòu)進(jìn)行連接。半導(dǎo)體集成電路400是包含用外部端子410a、410b接收來(lái)自與半導(dǎo)體集成電路 400連接的外部設(shè)備的數(shù)據(jù)并傳送到緩沖器460的功能、以及將來(lái)自緩沖器460的數(shù)據(jù)從外部端子410a、410b傳送到與半導(dǎo)體集成電路400連接的外部設(shè)備的功能的電路。外部端子410a、410b、片群424、425、緩沖器460實(shí)現(xiàn)與上述實(shí)施方式1 3所示同樣的功能。DMA通道440a具有控制外部端子I/F電路430a與緩沖器460之間的數(shù)據(jù)傳送的功能。在要執(zhí)行數(shù)據(jù)傳送的情況下，DMA通道440a首先向協(xié)調(diào)器450a發(fā)送數(shù)據(jù)傳送請(qǐng)求。 并且，若從協(xié)調(diào)器440b接收共用總線的使用許可通知?jiǎng)t執(zhí)行數(shù)據(jù)傳送。DMA通道440b具有控制外部端子I/F電路430b與緩沖器460之間的數(shù)據(jù)傳送的功能。在要執(zhí)行數(shù)據(jù)傳送的情況下，DMA通道440b首先向協(xié)調(diào)器450b發(fā)送數(shù)據(jù)傳送請(qǐng)求。 并且，若從協(xié)調(diào)器450b接收共用總線的使用許可通知?jiǎng)t執(zhí)行數(shù)據(jù)傳送。DMA通道440a和440b都與共用總線(421、422、42 連接。因此，為了實(shí)際執(zhí)行數(shù)據(jù)傳送，需獲得總線權(quán)。協(xié)調(diào)器450a、450b因此而配置，由協(xié)調(diào)器450a、450b管理總線權(quán)。協(xié)調(diào)器450a、450b在從DMA通道接收了數(shù)據(jù)傳送請(qǐng)求的情況下，同時(shí)從由功能模塊440側(cè)看位于下游的協(xié)調(diào)器(相對(duì)于協(xié)調(diào)器450a的協(xié)調(diào)器450b)接受了總線權(quán)請(qǐng)求信號(hào)時(shí)，通過(guò)規(guī)定的規(guī)則來(lái)對(duì)兩者的總線權(quán)請(qǐng)求賦予優(yōu)先級(jí)，向上游(功能模塊440)輸出優(yōu)先級(jí)高的一方的總線權(quán)請(qǐng)求信號(hào)。此外，協(xié)調(diào)器450a、450b在未從DMA通道接收到數(shù)據(jù)傳送請(qǐng)求的情況下，在從下游的協(xié)調(diào)器接受了總線權(quán)請(qǐng)求信號(hào)時(shí)，將該總線權(quán)請(qǐng)求信號(hào)直接輸出到上游。功能模塊440具有根據(jù)從協(xié)調(diào)器450a發(fā)送來(lái)的總線權(quán)請(qǐng)求信號(hào)、在可提供總線權(quán)的定時(shí)(例如，共用總線沒(méi)有被任何一個(gè)電路使用的定時(shí))下將總線權(quán)承認(rèn)信號(hào)發(fā)送到協(xié)調(diào)器450a的功能。若采用這種結(jié)構(gòu)，則除了容易進(jìn)行外部端子和外部端子I/F電路的追加、刪除之夕卜，協(xié)調(diào)器也僅進(jìn)行基于上述的單純結(jié)構(gòu)的總線權(quán)管理，所以成為不用進(jìn)行協(xié)調(diào)器的再設(shè)計(jì)即可的結(jié)構(gòu)。圖30中，表示了在圖四的結(jié)構(gòu)上追加了新的外部端子410c、外部端子I/F電路 430c,DMA通道440c與協(xié)調(diào)器450c后的結(jié)構(gòu)的半導(dǎo)體集成電路400a。另外，圖30中，表示了設(shè)有新的片群426的結(jié)構(gòu)，該片群似6根據(jù)共用總線的布線長(zhǎng)度來(lái)設(shè)置。因此，在到新的外部端子、外部端子I/F電路為止的布線長(zhǎng)度不那么長(zhǎng)的情況下，不需要新設(shè)置用于定時(shí)調(diào)整的片群，而設(shè)計(jì)了圖31所示結(jié)構(gòu)的半導(dǎo)體集成電路400b。此外，相反地，有不需要原來(lái)設(shè)計(jì)的數(shù)據(jù)傳送路徑(外部端子、外部端子I/F電路、 DMA通道和協(xié)調(diào)器的組合)的情況。圖32中表示了刪除而不是追加的結(jié)構(gòu)。通過(guò)采用這種結(jié)構(gòu)，能夠進(jìn)行將由外部端子、外部端子I/F電路、DMA通道和協(xié)調(diào)器的組合構(gòu)成的一個(gè)數(shù)據(jù)傳送路徑作為單位而考慮的設(shè)計(jì)的追加、刪除。這樣，如圖四等所示，能夠?qū)崿F(xiàn)將一個(gè)外部端子、外部I/F電路、DMA通道和協(xié)調(diào)器作為一個(gè)單位的配置，所以與圖9、圖22、圖23等所示的結(jié)構(gòu)的情形相比，能夠容易進(jìn)行外部端子、外部I/F電路的追加、刪除等設(shè)計(jì)變更。此外，圖四 圖32中，記載了用總線型的拓?fù)浣Y(jié)構(gòu)來(lái)連接功能模塊和多個(gè)IO模塊的例子，但也可以用菊花鏈型的拓?fù)浣Y(jié)構(gòu)連接這些模塊。作為用菊花鏈型的拓?fù)浣Y(jié)構(gòu)連接功能模塊、IO模塊的結(jié)構(gòu)，例如可以考慮如圖33所示的結(jié)構(gòu)。圖33所示的半導(dǎo)體集成電路400d改變?yōu)?，用菊花鏈型的拓?fù)浣Y(jié)構(gòu)連接圖31所示的用總線型的拓?fù)浣Y(jié)構(gòu)連接功能模塊和IO模塊的半導(dǎo)體集成電路400b的結(jié)構(gòu)。例如，作為IO模塊，使用將外部端子I/F 電路 G30a/430b/430c)、DMA 通道 G40a/440b/440c)和協(xié)調(diào)器 05Oa/45Ob/45Oc)封裝為一體的電路。如圖33所示，按菊花鏈結(jié)構(gòu)用總線(421、422、423)來(lái)連接功能模塊440、片群 424,425 和 IO 模塊 470a、470b、470c。此外，也可以是，IO模塊470a、470b、470c如圖34所示的半導(dǎo)體集成電路400e那樣，是將一組DMA通道G40a/440b/440c)和協(xié)調(diào)器G50a/450b/450c)封裝為一體的電路。即使采用這種結(jié)構(gòu)，圖33所示的半導(dǎo)體集成電路400d、圖34所示的半導(dǎo)體集成電路400e實(shí)質(zhì)上發(fā)揮與圖31所示的半導(dǎo)體集成電路400b同等的功能。用總線型的拓?fù)浣Y(jié)構(gòu)進(jìn)行連接還是用菊花鏈型的拓?fù)浣Y(jié)構(gòu)進(jìn)行連接根據(jù)設(shè)計(jì)的規(guī)格決定，根據(jù)該規(guī)格來(lái)進(jìn)行布局設(shè)計(jì)?！纯偨Y(jié)〉以上，如實(shí)施方式4所示，以與各外部端子和外部端子I/F電路對(duì)應(yīng)的形式來(lái)設(shè)置作為數(shù)據(jù)傳送控制電路的DMA通道和協(xié)調(diào)器，從而能夠提供將一個(gè)外部端子、外部端子I/ F電路、數(shù)據(jù)傳送控制電路和協(xié)調(diào)器作為一個(gè)數(shù)據(jù)傳送路徑、容易地進(jìn)行數(shù)據(jù)傳送路徑的追加或刪除的布局設(shè)計(jì)方法及通過(guò)該布局設(shè)計(jì)方法設(shè)計(jì)的半導(dǎo)體集成電路。< 補(bǔ)充 >上述實(shí)施方式中，說(shuō)明了本發(fā)明的實(shí)施方法，但本發(fā)明的實(shí)施方式當(dāng)然不限于此。 下面，除了上述實(shí)施方式以外，說(shuō)明作為本發(fā)明包含的其他各種變形例。
(1)上述實(shí)施方式中，示出了布局設(shè)計(jì)方法。關(guān)于該布局設(shè)計(jì)方法，可以由人根據(jù)該布局設(shè)計(jì)方法來(lái)設(shè)計(jì)半導(dǎo)體集成電路的布局，在自動(dòng)設(shè)計(jì)半導(dǎo)體集成電路的布局的裝置中，根據(jù)基于上述實(shí)施方式的布局設(shè)計(jì)方法的順序來(lái)執(zhí)行布局的裝置即可，可以命令執(zhí)行布局設(shè)計(jì)的裝置來(lái)進(jìn)行設(shè)計(jì)。(2)上述實(shí)施方式所示的布局設(shè)計(jì)方法可以由設(shè)計(jì)半導(dǎo)體集成電路的布局的設(shè)計(jì)裝置執(zhí)行。S卩，將數(shù)據(jù)傳送控制電路、各功能模塊的面積等信息以及根據(jù)設(shè)計(jì)的半導(dǎo)體集成電路的大小所允許的總配置面積的信息作為輸入，首先，決定最佳的功能模塊及數(shù)據(jù)傳送控制電路的配置。該配置的決定方法的細(xì)節(jié)被各種現(xiàn)有技術(shù)公開(kāi)，所以在這里加以省略。若決定了數(shù)據(jù)傳送控制電路和功能模塊的配置，則設(shè)計(jì)裝置從例如設(shè)計(jì)裝置的操作者接受外部端子位置的信息輸入。若接受了外部端子位置的信息的輸入，則將該信息所示的位置決定為外部端子的配置位置。設(shè)計(jì)裝置在外部端子位置的附近決定IO模塊的配置位置。該決定將如下位置決定為IO模塊的配置位置，即相對(duì)于所決定的外部端子位置在預(yù)先決定的規(guī)定距離內(nèi)，且與其他部件的配置不重復(fù)的位置中外部端子與IO模塊之間的布線長(zhǎng)度最短的位置。并且，設(shè)計(jì)裝置若決定了 IO模塊的配置位置，則決定總線的布線位置，以使得連接該IO模塊和數(shù)據(jù)傳送控制電路，且與其他部件的配置不重復(fù)。并且，通過(guò)進(jìn)行所決定的總線的布線，根據(jù)所決定的總線的布線長(zhǎng)度，插入在該總線上插入的定時(shí)調(diào)整電路的數(shù)目和位置，以使得與其他部件的配置位置不重復(fù)。對(duì)于插入的定時(shí)調(diào)整電路的數(shù)目，預(yù)先在設(shè)計(jì)裝置中存儲(chǔ)表示以某一定長(zhǎng)度的范圍劃分的每個(gè)布線長(zhǎng)度的插入的定時(shí)調(diào)整電路的數(shù)目的表格，并根據(jù)所決定的總線的配置位置來(lái)算出其布線長(zhǎng)度。并根據(jù)所算出的布線長(zhǎng)度相當(dāng)于表格的哪個(gè)范圍，將與該范圍對(duì)應(yīng)的定時(shí)調(diào)整電路的數(shù)目決定為應(yīng)插入的定時(shí)調(diào)整電路的數(shù)目。這樣，最終設(shè)計(jì)了如圖3(b)所示的布局。另外，這里，基于實(shí)施方式1所示的布局設(shè)計(jì)方法說(shuō)明了設(shè)計(jì)裝置，但也可以基于其他實(shí)施方式所示的布局設(shè)計(jì)方法來(lái)進(jìn)行設(shè)計(jì)裝置進(jìn)行的布局設(shè)計(jì)。此外，設(shè)計(jì)裝置也可以按變形例1、變形例2、或?qū)嵤┓绞?所示的方法來(lái)執(zhí)行布局設(shè)計(jì)。(3)上述實(shí)施方式的布局設(shè)計(jì)方法中，共用總線的配置可以如圖27所示地進(jìn)行配置。即，以包圍各功能模塊的方式將共用總線布線。并且，根據(jù)距內(nèi)部電路140的布線長(zhǎng)度， 配置作為定時(shí)調(diào)整電路的片群12 125j。在其周圍確保用于設(shè)置外部端子I/F電路的空間，等待外部端子位置的決定。并且，若決定了外部端子位置，則將所決定的位置作為外部端子IlOa IlOc的配置位置，并在其附近決定作為IO模塊的外部端子I/F電路130a 130c的配置位置，并向共用總線進(jìn)行配置，使得與外部端子連接且距外部端子I/F電路的直線距離最短。這樣，從IO模塊到數(shù)據(jù)傳送控制電路，不用考慮使共用總線如何通過(guò)各功能模塊的部件之間，而能夠容易地決定從外部端子I/F電路向共用總線的布線，所以認(rèn)為尤其在上述變形例2的設(shè)計(jì)方法中是有效的設(shè)計(jì)方法。
(4)上述實(shí)施方式2中，記載了在DMA控制器140與外部端子I/F電路群130a、 130b之間，命令、下行鏈路數(shù)據(jù)、下行鏈路信息、上行鏈路數(shù)據(jù)、上行鏈路信息五個(gè)信息全部進(jìn)行交換的例子，但本發(fā)明不限于此。例如，DMA控制器140與外部端子I/F電路群130a、 130b之間的信息交換可以僅由命令、下行鏈路數(shù)據(jù)構(gòu)成，包含5個(gè)信息的子集即可。(5)上述實(shí)施方式2中，記載了對(duì)從外部端子I/F電路群130a、130b對(duì)DMA控制器140發(fā)送的寫就緒信號(hào)及讀就緒信號(hào)進(jìn)行分片的例子，但本發(fā)明不限于此。寫就緒信號(hào)及讀就緒信號(hào)也可以不經(jīng)片而直接在外部端子I/F電路群130a、130b與DMA控制器140之間進(jìn)行連接。(6)上述實(shí)施方式2中，記載了通過(guò)片1258對(duì)從外部端子I/F電路130a對(duì)協(xié)調(diào)器152發(fā)送的總線權(quán)請(qǐng)求信號(hào)群進(jìn)行分片的例子，但本發(fā)明不限于此?？偩€權(quán)請(qǐng)求信號(hào)群也可以不經(jīng)片而直接與協(xié)調(diào)器連接。(7)本實(shí)施方式2中，記載了協(xié)調(diào)器151及協(xié)調(diào)器152具備共用總線的全部結(jié)構(gòu)要素(命令總線、下行鏈路數(shù)據(jù)總線、下行鏈路信息總線、上行鏈路數(shù)據(jù)總線、上行鏈路信息總線)的協(xié)調(diào)電路的例子，但本發(fā)明不限于此。例如，在不需要DMAC140對(duì)外部端子I/F電路群130發(fā)送下行鏈路信息而沒(méi)有安裝下行鏈路信息總線作為共用總線的情況下，可以不安裝與其對(duì)應(yīng)的下行鏈路信息總線協(xié)調(diào)電路1513?；蛘撸词剐枰l(fā)送下行鏈路信息，例如，在通道141b不發(fā)送信息而僅通道141a 發(fā)送信息的情況下(可以占用下行鏈路信息總線的情況下)，也可以不安裝下行鏈路信息總線協(xié)調(diào)電路1513。(8)在上述實(shí)施方式2中，記載了將命令總線權(quán)協(xié)調(diào)電路1511、下行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1512、及下行鏈路信息總線權(quán)協(xié)調(diào)電路1513在包含于協(xié)調(diào)器1510內(nèi)的局部物理區(qū)域上布局的例子，但本發(fā)明不限于此。也可以將命令總線權(quán)協(xié)調(diào)電路1511、下行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1512、及下行鏈路信息總線權(quán)協(xié)調(diào)電路1513分別根據(jù)需要在分散的區(qū)域上布局。對(duì)于協(xié)調(diào)器1520中含有的上行鏈路數(shù)據(jù)總線權(quán)協(xié)調(diào)電路1522、上行鏈路信息總線權(quán)協(xié)調(diào)電路1523也同樣。(9)上述實(shí)施方式2中，記載了在發(fā)送命令信息后接著傳送數(shù)據(jù)的例子，但命令的發(fā)送方法及次數(shù)等不限于此。例如，也可以采用在數(shù)據(jù)之前N次(N是2以上的整數(shù))連續(xù)發(fā)送命令后開(kāi)始進(jìn)行數(shù)據(jù)傳送的結(jié)構(gòu)。(10)上述實(shí)施方式3中，以命令總線為例進(jìn)行了記載，但本發(fā)明不限于此。例如， 也可以在從DMAC240(340)向外部端子I/F電路群230a 230d (330a 330d)的方向傳送信息的下行鏈路數(shù)據(jù)總線、以及下行鏈路信息總線中采用同樣的結(jié)構(gòu)。此外，也可以在從外部端子I/F電路群230向DMAC240的方向傳送信息的上行鏈路數(shù)據(jù)總線及上行鏈路信息總線中采用同樣的結(jié)構(gòu)。(11)上述實(shí)施方式中，示出了 1個(gè)外部IO端子對(duì)應(yīng)于1個(gè)外部端子I/F電路的結(jié)構(gòu)，但不限于此。也可以是1個(gè)外部端子I/F電路對(duì)應(yīng)于多個(gè)外部IO端子。也可以是所設(shè)計(jì)的半導(dǎo)體集成電路如圖32所示，僅具有1個(gè)外部端子I/F電路及1個(gè)DMA通道。(12)也可以是，使用來(lái)使布局設(shè)計(jì)裝置等處理器及與該處理器連接的各種電路執(zhí)行與上述實(shí)施方式所示的布局設(shè)計(jì)有關(guān)的動(dòng)作(參考圖1、圖4、圖6)的、由程序代碼構(gòu)成的控制程序記錄在記錄介質(zhì)上，或經(jīng)各種通信路徑等進(jìn)行流通、發(fā)布。這種記錄介質(zhì)有IC 卡、硬盤、光盤、軟盤和ROM等。流通、頒布的控制程序存儲(chǔ)在可由處理器讀出的存儲(chǔ)器等中以供使用，該處理器執(zhí)行該控制程序而實(shí)現(xiàn)實(shí)施方式所示的各種功能。(13)上述實(shí)施方式所示的框圖(參考圖8 12、22、23等)中的各功能部、各種電路可以進(jìn)行集成而通過(guò)1個(gè)或多個(gè)LSI (Large Scale Integration)實(shí)現(xiàn)。另外，也可由1 個(gè)LSI來(lái)實(shí)現(xiàn)多個(gè)功能部。LSI根據(jù)集成度的不同，有時(shí)還稱作ICantegrated Circuit)、系統(tǒng)LSI、 VLSI(Very Large Scale Integration)、 SLSI(Super Large Scale Integration)、 ULSI (Ultra Large Scale Integration)等。進(jìn)而，若因半導(dǎo)體技術(shù)的進(jìn)步或派生的其他技術(shù)而出現(xiàn)替換LSI的集成電路化技術(shù)，當(dāng)然也可以使用該技術(shù)來(lái)實(shí)現(xiàn)功能模塊的集成化。作為該技術(shù)，有可能是生物技術(shù)的應(yīng)用等。(14)下面，說(shuō)明本發(fā)明的集成電路制造方法和半導(dǎo)體集成電路的實(shí)施方式及其效^ ο本發(fā)明的第1集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路；該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括第1步驟，決定功能模塊的配置；第2 步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部10(Input-Output)端子的配置； 第3步驟，根據(jù)所述第2步驟中決定的各外部10端子的配置，決定與所述外部10端子的某個(gè)連接的至少一個(gè)10 (Input-Output)模塊的配置；以及第4步驟，決定在所述功能模塊和所述10模塊之間連接的總線的配置、以及與該總線的布線長(zhǎng)度相應(yīng)的級(jí)數(shù)的、進(jìn)行在所述總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置。本發(fā)明的第2集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路；該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括第1步驟，決定功能模塊的配置；第2 步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部10(Input-Output)端子的配置； 第3步驟，根據(jù)所述第2步驟中決定的各外部10端子的配置，決定與所述外部10端子的某個(gè)連接的至少一個(gè)10 (Input-Output)模塊的配置；以及第4步驟，決定在所述功能模塊和所述10模塊之間連接的共用總線的配置、以及與該共用總線的布線長(zhǎng)度相應(yīng)的級(jí)數(shù)的、進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置。本發(fā)明的第3集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路；該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括第1步驟，決定功能模塊的配置； 第2步驟，決定共用總線與定時(shí)調(diào)整電路的配置，該定時(shí)調(diào)整電路進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整；第3步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部 IO(Input-Output)端子的配置；第4步驟，根據(jù)所述第2步驟中決定的各外部10端子的配置，決定與所述外部10端子的某個(gè)連接的至少一個(gè)IOdnput-Output)模塊的配置；以及第 5步驟，將所述功能模塊和所述10模塊連接到所述共用總線。通過(guò)這些集成電路制造方法制造的半導(dǎo)體集成電路，其特征在于，具備功能模塊；多個(gè)外部IO端子；與所述外部IO端子的某個(gè)連接的至少一個(gè)IO模塊；在所述功能模塊和所述至少一個(gè)IO模塊之間共用的共用總線；以及被插入所述共用總線且進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的1個(gè)以上定時(shí)調(diào)整電路；所述共用總線通過(guò)所插入的所述定時(shí)調(diào)整電路而被分割為多個(gè)片；所述功能模塊和所述IO模塊連接到所述多個(gè)片中的某個(gè)。通過(guò)這些布局設(shè)計(jì)方法，能夠緩和外部端子與對(duì)應(yīng)于外部端子的多個(gè)IO模塊間的布線、以及外部端子與數(shù)據(jù)傳送電路間的布線限制，并且能夠抑制由這些布線鋪設(shè)造成的布線面積的增大，實(shí)現(xiàn)布局設(shè)計(jì)負(fù)荷的降低和面積增大的抑制。上述第1 第3集成電路制造方法中，在所述第1步驟中決定配置的所述IO模塊可以包含數(shù)據(jù)傳送控制電路?；蛘?，上述第1半導(dǎo)體集成電路中，所述功能模塊可以包含數(shù)據(jù)傳送控制電路。由此，僅配置含有數(shù)據(jù)傳送控制電路的IO模塊就能夠制造具有可執(zhí)行數(shù)據(jù)傳送控制的功能部的集成電路。上述第1 第3集成電路制造方法中，在所述第3步驟中決定配置的所述IO模塊可以包含數(shù)據(jù)傳送控制電路?；蛘?，上述第1半導(dǎo)體集成電路中，所述IO模塊可以包含數(shù)據(jù)傳送控制電路。由此，通過(guò)使各IO模塊包含數(shù)據(jù)傳送控制電路，能夠容易實(shí)現(xiàn)將外部IO端子和IO 模塊作為一個(gè)單位的數(shù)據(jù)傳送路徑的追加、刪除。上述第1或第2集成電路制造方法中，所述第3步驟可以將接近所述外部IO端子的位置決定為所述IO模塊的配置位置。或者，上述第3集成電路制造方法中，所述第4步驟可以將接近所述外部IO端子的位置決定為所述IO模塊的配置位置?；蛘?，上述第1半導(dǎo)體集成電路中，所述IO模塊可以配置在接近所述外部IO端子的位置。這里所說(shuō)的接近外部端子的位置是指，在能夠進(jìn)行使外部端子和I 0模塊之間的數(shù)據(jù)傳送的通信延遲作為誤差而能被允許的數(shù)據(jù)通信的范圍內(nèi)。由此，由于將IO模塊配置在外部端子的附近，所以可以采用不考慮用于外部端子和IO模塊間的數(shù)據(jù)傳送中的定時(shí)調(diào)整的結(jié)構(gòu)，能夠減輕布局設(shè)計(jì)的負(fù)擔(dān)。上述第1集成電路制造方法中，所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路； 所述第4步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置?；蛘撸鲜龅?集成電路中，所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述共用總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路； 所述第4步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置。并且，上述第3集成電路中，所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述共用總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路； 所述第2步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置。由此，根據(jù)相應(yīng)的集成電路制造方法生成的集成電路能夠修正流過(guò)總線的信號(hào)的相對(duì)于工作時(shí)鐘間的延遲。上述第2集成電路制造方法中，可以是，在所述第4步驟中決定配置的共用總線以將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。上述第3集成電路制造方法中，可以是，在所述第5步驟中，以將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。由此，能夠根據(jù)相應(yīng)的集成電路制造方法來(lái)設(shè)計(jì)通過(guò)菊花鏈連接了功能模塊和IO 模塊的電路結(jié)構(gòu)的半導(dǎo)體集成電路。上述第1半導(dǎo)體集成電路中，所述半導(dǎo)體集成電路還具備上行鏈路協(xié)調(diào)器，該上行鏈路協(xié)調(diào)器與所述共用總線的一端連接，協(xié)調(diào)與從所述IO模塊向所述數(shù)據(jù)傳送控制電路方向的數(shù)據(jù)傳送有關(guān)的總線權(quán)請(qǐng)求信號(hào)；所述上行鏈路協(xié)調(diào)器協(xié)調(diào)來(lái)自所述多個(gè)IO模塊的總線權(quán)請(qǐng)求信號(hào)，向從所述多個(gè)IO模塊中選出的1個(gè)IO模塊發(fā)送總線權(quán)承認(rèn)信號(hào)；所述總線權(quán)承認(rèn)信號(hào)經(jīng)所述選出的1個(gè)IO模塊與所述上行鏈路協(xié)調(diào)器間的片而延遲并被通知給所述選出的1個(gè)IO模塊。由此，能夠?qū)崿F(xiàn)上行鏈路協(xié)調(diào)器的簡(jiǎn)化，并提高共用總線的利用效率。上述第1的半導(dǎo)體集成電路中，所述共用總線可以構(gòu)成為，包含下行鏈路總線， 用于傳送從所述數(shù)據(jù)傳送控制電路向所述IO模塊方向的信號(hào)；以及上行鏈路總線，用于傳送從所述IO模塊向所述數(shù)據(jù)傳送控制電路方向的信號(hào)。并且，上述第1半導(dǎo)體集成電路中，所述上行鏈路協(xié)調(diào)器具備所述多個(gè)IO模塊所傳送的各個(gè)數(shù)據(jù)的突發(fā)長(zhǎng)度的信息；所述上行鏈路協(xié)調(diào)器根據(jù)與被承認(rèn)了總線權(quán)的1個(gè)IO 模塊對(duì)應(yīng)的突發(fā)長(zhǎng)度的信息，決定總線權(quán)請(qǐng)求信號(hào)的協(xié)調(diào)間隔。由此，即使數(shù)據(jù)傳送的突發(fā)長(zhǎng)度按每個(gè)IO模塊而不同的情況下，也能提高上行鏈路總線的利用效率。上述第1半導(dǎo)體集成電路中，所述半導(dǎo)體集成電路還具備下行鏈路協(xié)調(diào)器，該下行鏈路協(xié)調(diào)器與所述數(shù)據(jù)傳送控制電路連接，協(xié)調(diào)與從所述數(shù)據(jù)傳送控制電路向所述IO 模塊方向的數(shù)據(jù)傳送有關(guān)的總線權(quán)請(qǐng)求信號(hào)；所述數(shù)據(jù)傳送控制電路在與到配置了所述 IO模塊的片為止的延遲相應(yīng)的定時(shí)下，向所述共用總線輸出數(shù)據(jù)。由此，能夠?qū)崿F(xiàn)下行鏈路協(xié)調(diào)器的簡(jiǎn)化，并提高共用總線的利用效率。上述第1半導(dǎo)體集成電路中，所述下行鏈路協(xié)調(diào)器具備所述多個(gè)通道所傳送的各個(gè)數(shù)據(jù)的突發(fā)長(zhǎng)度的信息；所述下行鏈路協(xié)調(diào)器根據(jù)與被承認(rèn)了總線權(quán)的1個(gè)通道對(duì)應(yīng)的突發(fā)長(zhǎng)度的信息，決定總線權(quán)請(qǐng)求信號(hào)的協(xié)調(diào)間隔。由此，即使數(shù)據(jù)傳送的突發(fā)長(zhǎng)度按每個(gè)通道而不同的情況下，也能提高下行鏈路總線的利用效率。上述第1半導(dǎo)體集成電路中，所述共用總線包含長(zhǎng)突發(fā)器件用的總線和短突發(fā)器件用的總線；根據(jù)所述數(shù)據(jù)傳送控制電路與所述IO模塊之間的數(shù)據(jù)傳送的突發(fā)長(zhǎng)度，使用所述長(zhǎng)突發(fā)器件用的總線和所述短突發(fā)器件用的總線中的某一個(gè)來(lái)進(jìn)行數(shù)據(jù)傳送。由此，能夠不必使協(xié)調(diào)器按使用總線的每個(gè)器件來(lái)改變協(xié)調(diào)間隔而提高共用總線的利用效率。
工業(yè)實(shí)用性本發(fā)明的集成電路制造方法即使不決定外部端子位置也能夠進(jìn)行集成電路的布局設(shè)計(jì)，對(duì)半導(dǎo)體集成電路的設(shè)計(jì)時(shí)間的縮短有貢獻(xiàn)，以供半導(dǎo)體集成電路的精制。符號(hào)說(shuō)明100、200、300、400、400a、400b、400c、400d 半導(dǎo)體集成電路110a、110b、210a、210b、210c、210d、310a、310b、310c、310d、410a、410b、410c 外部
端子(外部IO端子)140內(nèi)部電路(DMAC、數(shù)據(jù)傳送控制電路)141a、141b、241a、241b、241c、241d、341a、341b、341c、341d、441a、441b、441c 通道151、152、251、252、351a、351b、352a、352b、450a、450b、450c 協(xié)調(diào)器130a、130b、230a、230b、230c、230d、330a、330b、330c、330d、430a、430b、430c 外部端子I/F電路(10模塊)124 總線12fe、125b、125c片(定時(shí)調(diào)整電路)
240、340DMAC (數(shù)據(jù)傳送控制電路)440功能模塊440a,440b,440c DMA通道(數(shù)據(jù)傳送控制電路)470a,470b,470c IO 模塊
3權(quán)利要求
1.一種集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路； 該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括 第1步驟，決定功能模塊的配置；第2步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部IO端子的配置； 第3步驟，根據(jù)所述第2步驟中決定的各外部IO端子的配置，決定與所述外部IO端子的某個(gè)連接的至少一個(gè)IO模塊的配置；以及第4步驟，決定在所述功能模塊和所述IO模塊之間連接的總線的配置、以及與該總線的布線長(zhǎng)度相應(yīng)的級(jí)數(shù)的、進(jìn)行在所述總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置。
2.根據(jù)權(quán)利要求1所述的集成電路制造方法，其特征在于 所述第1步驟中決定配置的功能模塊包含數(shù)據(jù)傳送控制電路。
3.根據(jù)權(quán)利要求1所述的集成電路制造方法，其特征在于 所述第3步驟中決定配置的所述IO模塊包含數(shù)據(jù)傳送控制電路。
4.根據(jù)權(quán)利要求1所述的集成電路制造方法，其特征在于所述第3步驟將接近所述外部IO端子的位置決定為所述IO模塊的配置位置。
5.根據(jù)權(quán)利要求1所述的集成電路制造方法，其特征在于所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路；所述第4步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置。
6.一種集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路； 該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括 第1步驟，決定功能模塊的配置；第2步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部IO端子的配置； 第3步驟，根據(jù)所述第2步驟中決定的各外部IO端子的配置，決定與所述外部IO端子的某個(gè)連接的至少一個(gè)IO模塊的配置；以及第4步驟，決定在所述功能模塊和所述IO模塊之間連接的共用總線的配置、以及與該共用總線的布線長(zhǎng)度相應(yīng)的級(jí)數(shù)的、進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的定時(shí)調(diào)整電路的配置。
7.根據(jù)權(quán)利要求6所述的集成電路制造方法，其特征在于 所述第1步驟中決定配置的功能模塊包含數(shù)據(jù)傳送控制電路。
8.根據(jù)權(quán)利要求7所述的集成電路制造方法，其特征在于所述第4步驟中決定配置的共用總線以將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。
9.根據(jù)權(quán)利要求6所述的集成電路制造方法，其特征在于所述第3步驟中決定配置的所述IO模塊包含數(shù)據(jù)傳送控制電路。
10.根據(jù)權(quán)利要求9所述的集成電路制造方法，其特征在于所述第4步驟中決定配置的共用總線以將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。
11.根據(jù)權(quán)利要求6所述的集成電路制造方法，其特征在于所述第3步驟將接近所述外部IO端子的位置決定為所述IO模塊的配置位置。
12.根據(jù)權(quán)利要求6所述的集成電路制造方法，其特征在于所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述共用總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路；所述第4步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置。
13.一種集成電路制造方法，包括布局設(shè)計(jì)步驟，制作用于集成電路的制造的掩模圖案；以及制作步驟，使用所述掩模圖案，在半導(dǎo)體材料上制作所述集成電路； 該集成電路制造方法的特征在于，所述布局設(shè)計(jì)步驟包括 第1步驟，決定功能模塊的配置；第2步驟，決定共用總線與定時(shí)調(diào)整電路的配置，該定時(shí)調(diào)整電路進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整；第3步驟，決定用于連接所述集成電路和外部設(shè)備的多個(gè)外部IO端子的配置； 第4步驟，根據(jù)所述第2步驟中決定的各外部IO端子的配置，決定與所述外部IO端子的某個(gè)連接的至少一個(gè)IO模塊的配置；以及第5步驟，將所述功能模塊和所述IO模塊連接到所述共用總線。
14.根據(jù)權(quán)利要求13所述的集成電路制造方法，其特征在于 所述第1步驟中決定配置的功能模塊包含數(shù)據(jù)傳送控制電路。
15.根據(jù)權(quán)利要求14所述的集成電路制造方法，其特征在于所述第5步驟中，以使通過(guò)所述共用總線將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。
16.根據(jù)權(quán)利要求13所述的集成電路制造方法，其特征在于 所述第4步驟中決定配置的所述IO模塊包含數(shù)據(jù)傳送控制電路。
17.根據(jù)權(quán)利要求16所述的集成電路制造方法，其特征在于所述第5步驟中，以使通過(guò)所述共用總線將所述功能模塊和所述IO模塊菊花鏈連接的方式?jīng)Q定配置。
18.根據(jù)權(quán)利要求13所述的集成電路制造方法，其特征在于所述第4步驟將接近所述外部IO端子的位置決定為所述IO模塊的配置位置。
19.根據(jù)權(quán)利要求13所述的集成電路制造方法，其特征在于所述定時(shí)調(diào)整電路是對(duì)輸入的信號(hào)、將在所述共用總線上流過(guò)包含該信號(hào)的多個(gè)信號(hào)從而產(chǎn)生的該多個(gè)信號(hào)間的相位偏差修正并輸出的電路；所述第2步驟基于根據(jù)所述布線長(zhǎng)度而在所述信號(hào)上產(chǎn)生的延遲量，決定插入所述定時(shí)調(diào)整電路的級(jí)數(shù)及所述定時(shí)調(diào)整電路的配置位置。
20.一種半導(dǎo)體集成電路，其特征在于， 具備功能模塊； 多個(gè)外部IO端子；與所述外部IO端子的某個(gè)連接的至少一個(gè)IO模塊； 在所述功能模塊和所述多個(gè)IO模塊之間共用的共用總線；以及被插入所述共用總線且進(jìn)行在所述共用總線上流過(guò)的信號(hào)的定時(shí)調(diào)整的1個(gè)以上定時(shí)調(diào)整電路；所述共用總線通過(guò)所插入的所述定時(shí)調(diào)整電路而被分割為多個(gè)片； 所述功能模塊和所述IO模塊連接到所述多個(gè)片中的某個(gè)。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 所述功能模塊包含數(shù)據(jù)傳送控制電路。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體集成電路，其特征在于 所述共用總線構(gòu)成為，包含下行鏈路總線，用于傳送從所述數(shù)據(jù)傳送控制電路向所述IO模塊方向的信號(hào)；以及上行鏈路總線，用于傳送從所述IO模塊向所述數(shù)據(jù)傳送控制電路方向的信號(hào)。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體集成電路，其特征在于所述半導(dǎo)體集成電路還具備上行鏈路協(xié)調(diào)器，該上行鏈路協(xié)調(diào)器與所述共用總線的一端連接，協(xié)調(diào)與從所述IO模塊向所述數(shù)據(jù)傳送控制電路方向的數(shù)據(jù)傳送有關(guān)的總線權(quán)請(qǐng)求信號(hào)；所述上行鏈路協(xié)調(diào)器協(xié)調(diào)來(lái)自多個(gè)IO模塊的總線權(quán)請(qǐng)求信號(hào)，向從所述多個(gè)IO模塊中選出的1個(gè)IO模塊發(fā)送總線權(quán)承認(rèn)信號(hào)；所述總線權(quán)承認(rèn)信號(hào)經(jīng)所述選出的1個(gè)IO模塊與所述上行鏈路協(xié)調(diào)器間的片而延遲并被通知給所述選出的1個(gè)IO模塊。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體集成電路，其特征在于所述上行鏈路協(xié)調(diào)器具備多個(gè)IO模塊所傳送的各個(gè)數(shù)據(jù)的突發(fā)長(zhǎng)度的信息； 所述上行鏈路協(xié)調(diào)器根據(jù)與被承認(rèn)了總線權(quán)的1個(gè)IO模塊對(duì)應(yīng)的突發(fā)長(zhǎng)度的信息，決定總線權(quán)請(qǐng)求信號(hào)的協(xié)調(diào)間隔。
25.根據(jù)權(quán)利要求22所述的半導(dǎo)體集成電路，其特征在于所述半導(dǎo)體集成電路還具備下行鏈路協(xié)調(diào)器，該下行鏈路協(xié)調(diào)器與所述數(shù)據(jù)傳送控制電路連接，協(xié)調(diào)與從所述數(shù)據(jù)傳送控制電路向所述IO模塊方向的數(shù)據(jù)傳送有關(guān)的總線權(quán)請(qǐng)求信號(hào)；所述數(shù)據(jù)傳送控制電路在與到配置了所述IO模塊的片為止的延遲相應(yīng)的定時(shí)下，向所述共用總線輸出數(shù)據(jù)。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體集成電路，其特征在于所述下行鏈路協(xié)調(diào)器具備多個(gè)通道所傳送的各個(gè)數(shù)據(jù)的突發(fā)長(zhǎng)度的信息； 所述下行鏈路協(xié)調(diào)器根據(jù)與被承認(rèn)了總線權(quán)的1個(gè)通道對(duì)應(yīng)的突發(fā)長(zhǎng)度的信息，決定總線權(quán)請(qǐng)求信號(hào)的協(xié)調(diào)間隔。
27.根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于所述共用總線包含長(zhǎng)突發(fā)器件用的總線和短突發(fā)器件用的總線； 根據(jù)所述數(shù)據(jù)傳送控制電路與所述IO模塊之間的數(shù)據(jù)傳送的突發(fā)長(zhǎng)度，使用所述長(zhǎng)突發(fā)器件用的總線和所述短突發(fā)器件用的總線中的某一個(gè)來(lái)進(jìn)行數(shù)據(jù)傳送。
28.根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 所述IO模塊包含數(shù)據(jù)傳送控制電路。
29.根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 所述IO模塊配置在接近所述外部IO端子的位置。
全文摘要
在半導(dǎo)體集成電路的制造方法的布局設(shè)計(jì)中，在包含功能模塊和IO模塊(外部端子I/F電路)的電路的平面布置確定后，在判斷出外部端子和與外部端子對(duì)應(yīng)的IO模塊的布線距離延長(zhǎng)的情況下，將對(duì)應(yīng)的IO模塊重新配置在IO端子的附近而緩和外部IO模塊和外部端子間的布線限制，并且，在將數(shù)據(jù)傳送電路和外部IO模塊連接起來(lái)的總線(或共用總線)間插入與總線的布線長(zhǎng)度相應(yīng)的定時(shí)調(diào)整裝置。
文檔編號(hào)H01L21/82GK102473198SQ20118000301
公開(kāi)日2012年5月23日 申請(qǐng)日期2011年5月27日 優(yōu)先權(quán)日2010年5月31日
發(fā)明者東島勝義, 巖橋大輔, 清原督三 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社