技術(shù)編號：7235456
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體集成電路及其制造方法，尤其涉及電路部件的布局設(shè)計。 背景技術(shù)現(xiàn)有技術(shù)中，半導(dǎo)體集成電路的設(shè)計大致分為前端設(shè)計和后端設(shè)計兩個工序。前端設(shè)計是經(jīng)過半導(dǎo)體集成電路的規(guī)格設(shè)計、功能設(shè)計 測試設(shè)計、邏輯合成等工序生成網(wǎng)表的工序。另一方面，后端設(shè)計是經(jīng)過布局設(shè)計、簽名驗證(sign-off verification)等工序來生成在制造工序中使用的制造數(shù)據(jù)的工序。布局設(shè)計進一步分為平面布置(floor plan)和布線工序兩個工序。平面布置是一邊考慮定時...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。