專利名稱：一種薄膜晶體管陣列基板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管陣列基板。
背景技術(shù)：
薄膜晶體管(TFT)被廣泛應用于平板顯示器件，比如目前最為常見的液晶顯示器(IXD)，以及有機發(fā)光顯示器件(AMOLED)。目前實際銷售的基于TFT技術(shù)的平板顯示產(chǎn)品中，使用的TFT器件基本上屬于兩類非晶硅薄膜晶體管(a-Si TFT)和多晶硅薄膜晶體管。對于后者，根據(jù)其制造工藝的不同，又可以分為低溫多晶硅薄膜晶體管(LTPS TFT)和高溫多晶硅薄膜晶體管(HTPS TFT)，分別適用于中小尺寸顯示器件和微小尺寸顯示器件(如投影圖像源)等。 相對于非晶硅薄膜晶體管來說，低溫多晶硅薄膜晶體管具有諸多優(yōu)點，如其遷移率比非晶硅薄膜晶體管高兩個數(shù)量級，可以較小尺寸的器件實現(xiàn)較強的驅(qū)動能力，提高顯示器件開口率，也更適用于需要電流驅(qū)動的有源矩陣有機發(fā)光二極管顯示面板；又如其閾值電壓比較穩(wěn)定，可滿足有源矩陣有機發(fā)光二極管顯示面板的穩(wěn)定性要求，并成為驅(qū)動有源矩陣有機發(fā)光二極管顯示面板的理想選擇；再如，非晶硅薄膜晶體管只能形成N型器件，而低溫多晶硅薄膜晶體管卻可以形成P型與N型兩種互補型薄膜晶體管，這使得利用低溫多晶硅薄膜晶體管在玻璃基板上形成電路比較靈活，也成為事實上的做法，從而達到簡化外圍驅(qū)動電路的目的。總而言之，低溫多晶硅薄膜晶體管因具有諸多優(yōu)點，使其在高分辨率、電路集成、顯示器件集成方面具有廣泛應用。相對于非晶硅薄膜晶體管來說，低溫多晶硅薄膜晶體管的制作工藝比較復雜，一般而言，非晶硅薄膜晶體管采用4或5道掩模板光刻工藝，而低溫多晶硅薄膜晶體管通常需要采用9道掩模板光刻工藝，其工藝復雜性的增加使得采用低溫多晶硅薄膜晶體管驅(qū)動的顯示器件的制作成本上升，其良品率下降，影響了低溫多晶薄膜晶體管硅驅(qū)動的顯示器件的競爭力。

實用新型內(nèi)容有鑒于此，有必要提供一種制作工藝簡單且有利于提升良品率的低溫多晶硅薄膜晶體管陣列基板?！N薄膜晶體管陣列基板至少包括一具有第一表面的基板以及形成于所述基板的第一表面上的第一薄膜晶體管、第二薄膜晶體管、存儲電容、一柵絕緣層，且所述第一薄膜晶體管和第二薄膜晶體管為不同類型的薄膜晶體管，所述基板包括第一區(qū)域、第二區(qū)域、第三區(qū)域，所述第一薄膜晶體管位于所述第一區(qū)域內(nèi)，所述第二薄膜晶體管位于第二區(qū)域內(nèi)，所述存儲電容位于所述第三區(qū)域內(nèi)，所述第一薄膜晶體管包括第一柵極、第一源極、第一漏極以及第一溝道區(qū)，所述第二薄膜晶體管包括第二柵極、第二源極、第二漏極、第二溝道區(qū)以及低摻雜的源漏區(qū)，所述存儲電容包括電極，所述第一源極和第一漏極由多晶硅層摻雜第一類型的離子制成，所述第二源極和第二漏極由多晶硅層摻雜第二類型的離子制成，所述第一柵極和第二柵極由同一柵導電層在不同光刻工藝中制成，所述第二柵極與存儲電容的電極在同一光刻工藝中一并制成；所述第一柵極與第一源極和第一漏極通過所述柵絕緣層絕緣開，所述第二柵極與第二源極和第二漏極通過所述柵絕緣層絕緣開；所述第一溝道區(qū)和第二溝道區(qū)均由未摻雜或輕摻雜的多晶硅層構(gòu)成，所述第一溝道區(qū)位于所述第一源極和第一漏極之間、所述第一柵極之下，所述第二溝道區(qū)位于所述第二源極和第二漏極之間、所述第二柵極之下；所述低摻雜源漏區(qū)位于所述第二源極與所述第二溝道區(qū)之間以及所述第二漏極與第二溝道區(qū)之間。本實用新型提供的所述薄膜晶體管陣列基板中，所述薄膜晶體管陣列基板至少還包括第二絕緣層、第一源極布線、第一漏極布線、第二源極布線、第二漏極布線、第三布線，且所述第一源極布線和第二漏極布線分別與所述第一源極和第一漏極電性連接，所述第二源極布線和第二漏極布線分別與所述第二源極和第二漏極電性連接，所述存儲電容至少還包括多晶硅高摻雜區(qū)，該多晶硅高摻雜區(qū)由多晶硅摻雜或部分摻雜第一、第二類型離子中的一種制成，其與所述存儲電容的電極通過所述柵絕緣層絕緣開，且所述第三布線與所述多晶硅高摻雜區(qū)電性連接，并所述第三布線與所述存儲電容的電極通過所述第二絕緣層絕 緣開，所述第一源極布線和第一漏極布線與第一柵極之間通過所述第二絕緣層絕緣開，所述第二源極布線和第二漏極布線與第二柵極之間通過所述第二絕緣層絕緣開。本實用新型提供的所述薄膜晶體管陣列基板中，所述薄膜晶體管陣列基板至少還包括像素電極、第三絕緣層，所述像素電極與所述第一或第二漏極布線電性連接，且該像素電極通過所述第三絕緣層與所述第三布線絕緣開。本實用新型提供的薄膜晶體管陣列基板中，采用7道光刻工藝，與現(xiàn)有技術(shù)相比，其工藝復雜度低，可提聞生廣效率，提聞廣品的良品率。另外，所述第一薄I旲晶體管的源極、漏極等高濃度摻雜區(qū)域均通過自對準工藝形成，其寄生電容小；低濃度的源漏區(qū)202a通過自對準工藝形成，且其尺寸較小，均勻性好。

下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中圖Ia至Ij為本實用新型提供的一較佳實施方式薄膜晶體管陣列基板的制作流程示意圖。圖2為本實用新型提供的另一較佳實施方式薄膜晶體管陣列基板的制作流程示意圖。圖3a、3b為本實用新型提供的第三較佳實施方式的薄膜晶體管陣列基板的制作流程示意圖。
具體實施方式
為說明本實用新型提供的薄膜晶體管陣列基板，以下結(jié)合說明書附圖進行詳細闡述。請同時參閱圖Ia至I j，其為本實用新型提供的一較佳實施方式的薄膜晶體管陣列基板的制作流程示意圖。薄膜晶體管陣列基板通常包括多個薄膜晶體管，本實施方式中僅以制作兩種類型的薄膜晶體管為例進行說明，該兩種薄膜晶體管中，第一薄膜晶體管為一個P型薄膜晶體管，第二薄膜晶體管為一個N型薄膜晶體管。所述薄膜晶體管陣列基板10如圖Ia所不,其包括具有第一表面109的基板100,該基板100還包括第一區(qū)域101、第二區(qū)域102及第三區(qū)域103，所述第一區(qū)域101為第一薄膜晶體管區(qū)域，所述第二區(qū)域102為第二薄膜晶體管區(qū)域，所述第三區(qū)域103為存儲電容區(qū)域。該基板100由透明材料制成，其可以是樹脂基板，也可以 是玻璃基板。在該基板100的第一表面109依次形成緩沖層110和非晶硅層。所述緩沖層110由硅的氧化物或氮化物制成，所述非晶硅層通過退火工藝轉(zhuǎn)化為多晶硅層200，該退火工藝可以是紫外激光掃描、固體激光掃描、熱退火工藝或者其他退火工藝。在所述多晶硅層200上涂布一第一光刻膠層170,并利用一第一掩膜910對該第一光刻膠層170進行光刻、顯影，使第二區(qū)域102內(nèi)的第一光刻膠層170被去除，且保留第一區(qū)域101和第三區(qū)域103內(nèi)的第一光刻膠層170。然后，對所述第二區(qū)域102進行一次低濃度的P型離子注入180，形成溝道摻雜；并在完成所述低濃度的P型離子摻雜后，去除所述第一區(qū)域101和第三區(qū)域103上的第一光刻膠層170。請參閱圖lb，在所述緩沖層110和多晶硅層200上形成柵絕緣層300和柵導電層310。所述柵絕緣層300由硅的氧化物或氮化物制成，所述柵導電層310由金屬或金屬合金材料(如鑰或鑰鋁合金)或由于多層金屬、金屬合金、透明導電材料制成。在所述柵導電層310上涂布一第二光刻膠層(圖中未示出)，并通過一包括透光區(qū)域922、半透光區(qū)域923、不透光區(qū)域921的第二掩膜920對所述第二光刻膠層進行光刻、顯影，所述不透光區(qū)域921對應所述第一區(qū)域101中所述第一薄膜晶體管的第一柵極及該第一區(qū)域101內(nèi)的柵極布線(圖中未示出)、所述第二區(qū)域102中所述第二薄膜晶體管的硅島區(qū)域及該第二區(qū)域102內(nèi)的柵極布線(圖中未示出)、所述第三區(qū)域103中所述存儲電容區(qū)域及該第三區(qū)域103內(nèi)的柵極布線(圖中未示出)，所述半透光區(qū)域923對應所述第一區(qū)域101中所述第一薄膜晶體管的源漏極區(qū)域，所述透光區(qū)域922對應所述基板的第一表面上的其余部分。所述第二光刻膠層通過所述第二掩膜920的光刻、顯影，得到第二光刻膠圖案，在該第二光刻膠圖案中，與所述透光區(qū)域922對應的部分第二光刻膠層被去除，與所述半透光區(qū)域923對應的部分第二光刻膠層被部分去除，與所述不透光區(qū)域921對應的部分第二光刻膠層被保留，且與所述半透光區(qū)域923對應的部分第二光刻膠層的厚度小于與所述不透光區(qū)域921對應的部分第二光刻膠的厚度。對所述未覆蓋有第二光刻膠層的區(qū)域內(nèi)的柵導電層310進行刻蝕，并對其下的柵絕緣層300和多晶硅層200進行刻蝕，以定義出所述第一區(qū)域101內(nèi)的第一薄膜晶體管的硅島區(qū)域、所述第二區(qū)域102內(nèi)的第二薄膜晶體管的硅島區(qū)域、第三區(qū)域103內(nèi)的存儲電容區(qū)域以及所有區(qū)域內(nèi)的柵極布線。然后對于第二光刻膠圖案進行等離子體減薄處理，使與所述第二掩膜920的半透光區(qū)域923對應的第二光刻膠層去除，并使與所述第二掩膜920的不透光區(qū)域921對應的第二光刻膠層的厚度減小，即所述第一薄膜晶體管的源漏極區(qū)域上的第二光刻膠層被去除，所述第二薄膜晶體管的硅島區(qū)域和存儲電容區(qū)域上的第二光刻膠層被保留。對所述柵導電層310進行一次濕法蝕刻，定義出所述第一薄膜晶體管的第一柵極311及相應的柵極布線，并使所述第一薄膜晶體管的源漏極區(qū)域上的柵導電層310去除。然后去除所述第二薄膜晶體管的硅島區(qū)域和存儲電容區(qū)域上的第二光刻膠層，并進行一次P型離子的高濃度注入380，形成所述第一區(qū)域101內(nèi)的第一薄膜晶體管的第一源極201s和第一漏極201d，而被所述第一柵極311覆蓋的多晶硅層200形成第一溝道區(qū)201c。請參閱圖Ic,在所述基板100的第一表面109的一側(cè)涂布一第三光刻膠層370,該第三光刻膠層370覆蓋已形成于所述第一表面109上的所有部件，并通過一第三掩膜930對所述第三光刻膠層370進行一次光刻、顯影，使所述第一區(qū)域101內(nèi)的第一薄膜晶體管的硅島區(qū)域及柵極布線區(qū)域、所述第二區(qū)域102內(nèi)的第二薄膜晶體管的第二柵極及柵極布線區(qū)域、所述第三區(qū)域103內(nèi)的存儲電容的電極及柵極布線區(qū)域被所述第三光刻膠層370覆蓋，其余部分的第三光刻膠層370被去除。然后對暴露出的柵導電層310進行一次濕法蝕亥IJ，使所述第二薄膜晶體管的源漏極上的柵導電層310去除，形成所述第二薄膜晶體管的第二柵極312、存儲電容的電極313、以及對應的柵極布線(圖中未示出)。由于濕法蝕刻的橫向蝕刻特性，使所述第二薄膜晶體管的第二柵極312的尺寸小于位于其上的部分所述第三光刻膠層370的尺寸。對所述多晶硅層200進行一次N型離子的高濃度注入380，形成所述第二區(qū)域102內(nèi)的第二薄膜晶體管的第二源極202s和第二漏極202d、以及形成存儲電容區(qū)域內(nèi)的多晶硅高摻雜區(qū)203s，而被第二柵極312覆蓋的區(qū)域形成第二溝道區(qū)202c。由于所述第一薄膜晶體管的第一柵極311及其布線(圖中未示出)與所述第二薄膜晶體管的第二柵極及其布線不在同一工藝中一并制成，為確保兩者在工藝誤差允許范圍內(nèi)，可實現(xiàn)有效連接，因此，需要在兩者連接處設(shè)置一連接端子。請參閱圖ld，在第一區(qū)域101和第二區(qū)域102交匯處，第二掩膜920具有不透光區(qū)域9211，并使所述第一區(qū)域101內(nèi)的柵極布線具有連接端子。所述第三掩膜930上具有不透光區(qū)域9311，所述第二掩膜920上的不透光區(qū)域9211的尺寸大于所述第三掩膜930上的不透光區(qū)域9311，且具有余量92131，即在所述第一區(qū)域101和第二區(qū)域102交匯處，所述第一區(qū)域101內(nèi)的柵極布線的尺寸大于所述第二區(qū)域102內(nèi)的柵極布線的尺寸。請參閱圖le，在形成所述第二薄膜晶體管的源極202s和漏極202d后，去除殘余的第三光刻膠層370，然后進行一次N型離子的低濃度注入381，并使第二區(qū)域102內(nèi)未被所述第二柵極312覆蓋的多晶硅層200形成低摻雜的源漏區(qū)202a。請參閱圖If，在基板100的第一表面109的一側(cè)形成第二絕緣層400，且該第二絕緣層400覆蓋所述第一區(qū)域101、第二區(qū)域102及第三區(qū)域103上的所有元件，并在所述第二絕緣層400上涂布一第四光刻膠層(圖中未示出)。通過一具有不透光區(qū)域941和透光區(qū)域942的第四掩膜940對所述第四光刻膠層進行光刻、顯影，形成第四光刻膠層圖案，并根據(jù)該第四光刻膠層圖案蝕刻所述第二絕緣層400及柵絕緣層300，使第一區(qū)域101、第二區(qū)域102、第三區(qū)域103內(nèi)的高摻雜區(qū)以及柵極布線(圖中未示出)暴露出來，即使所述第一區(qū)域101內(nèi)的第一薄膜晶體管的第一源極201s和第一漏極201d、所述第二區(qū)域102內(nèi)的第二薄膜晶體管的第二源極202s和第二漏極202d、以及第三區(qū)域103內(nèi)的存儲電容區(qū)域的多晶硅高摻雜區(qū)203s暴露出來，然后去除殘余的第四光刻膠層。所述第二絕緣層400與所述柵絕緣層300采用同種材料制作而成，因此，在蝕刻第二絕緣層400的同時，可完成對應位置的柵絕緣層300的蝕刻。請參閱圖lg，在所述第二絕緣層400上制作一源漏金屬層，并在該源漏金屬層上 涂布一第五光刻膠層(圖中未示出)。通過一具有透光區(qū)域952和不透光區(qū)域951的第五掩膜950對所述第五光刻膠層進行光刻、顯影，并蝕刻所述源漏金屬層，形成與第一薄膜晶體管的的第一源極和第一漏極相連的第一源極布線411s和第一漏極布線411d、與第二薄膜晶體管的第二源極和第二漏極相連的第二源極布線412s和第二漏極布線412d、與存儲電容的多晶硅高摻雜區(qū)203s相連的第三布線413s。所述源漏金屬層采用與所述柵導電層310相同的材料如金屬鑰、鋁等制成。請參閱圖lh，在所述基板100的第一表面109的一側(cè)形成一第三絕緣層500，且該第三絕緣層500覆蓋所述第一區(qū)域101、第二區(qū)域102及第三區(qū)域103內(nèi)的所有元件。在所述第三絕緣層500上涂布一第六光刻膠層(圖中未示出)，并通過一第六掩膜960對所述第六光刻膠層進行光刻、顯影，然后對所述第三絕緣層500進行蝕刻，使所述第二漏極布線412d暴露出來。所述第三絕緣層500采用與所述柵絕緣層300和第二絕緣層400相同的材料制成。請參閱圖Ii，在所述基板100的第一表面109的一側(cè)形成一像素電極層，該像素電極層覆蓋所述第一區(qū)域101、第二區(qū)域102及第三區(qū)域103內(nèi)的所有元件。在所述像素電極層上涂布一第七光刻膠層(圖中未示出)，并通過一第七掩膜970對所述第七光刻膠層進行光刻、顯影，然后對所述像素電極層進行蝕刻，形成像素電極510及局部布線(圖中未示 出)。請參閱圖lj，由于在上述制作過程中，位于所述第一柵極311、第二柵極312及存儲電容的電極313下的所述多晶硅層200部分至始至終存在，造成所述第一薄膜晶體管的第一溝道區(qū)201c和第二薄膜晶體管的第二溝道區(qū)202c延伸出所述第一、第二薄膜晶體管結(jié)構(gòu)之外。為解決該問題，需要對所述第一、第二薄膜晶體管結(jié)構(gòu)之外、所述第一柵極和第二柵極之下的多晶硅層200刻斷，即首選需要將所述第一柵極和第二柵極刻斷，然后刻掉其下的部分多晶硅層，然后在通過搭橋方式將刻斷的第一柵極、第二柵極與其對應的柵極布線連接。作為連接隔斷的第一柵極及其布線的部分，可以在形成第一源極布線和第一漏極布線的過程中一并制成，同時，作為連接隔斷的第二柵極及其布線的部分，也可以在形成第一源極布線、第一漏極布線的過程中一并制成。本實用新型提供的薄膜晶體管陣列基板的上述制作流程中，采用7道光刻工藝，與現(xiàn)有技術(shù)相比，其工藝復雜度低，可提聞生廣效率，提聞廣品的良品率。另外，所述第一薄膜晶體管的源極、漏極等高濃度摻雜區(qū)域均通過自對準工藝形成，其寄生電容小；低濃度的源漏區(qū)202a通過自對準工藝形成，且其尺寸較小，均勻性好。請參閱圖2，其為本實用新型提供的另一較佳實施方式的薄膜晶體管陣列基板的制作流程示意圖，在圖Ia至Ii中的一較佳實施方式的薄膜晶體管的制作流程示意圖中，當完成所述第一源極布線411s和第一漏極布線411d、第二源極布線412s和第二漏極布線412d、第三布線413s后，在所述基板100的第一表面109的一側(cè)形成所述像素電極層以及形成于所述像素電極層上的第八光刻膠層，并通過所述第七掩膜970對所述第八光刻膠層進行光刻、顯影，并對所述像素電極層進行蝕刻，形成像素電極510，所述像素電極510與第二漏極布線412d和第三布線413s電性連接。因此，本實施方式中，僅需要采用6道光刻工藝，即可制成薄膜晶體管陣列基板，其工藝復雜度進一步降低，有利于進一步提高生產(chǎn)效率和廣品良品率。對于無需進行溝道摻雜來調(diào)整閥值電壓的薄膜晶體管陣列基板的制作來說，可以省略圖Ia至Ii中的一較佳實施方式的薄膜晶體管的制作流程示意圖中的第一次光刻工藝，即僅采用5道光刻工藝完成所述薄膜晶體管陣列基板的制作。抑或是，如圖3a、3b所示，在圖Ia至Ii中的一較佳實施方式的薄膜晶體管的制作流程示意圖中，當完成所述第二絕緣層400的蝕刻后，在所述基板100的第一表面109的一側(cè)依次形成像素電極層、源漏金屬層、第九光刻膠層990，并通過一第八掩膜980對所述第九光刻膠層990進行光刻、顯影，所述第八掩膜980具有不透光區(qū)域981、透光區(qū)域982、半透光區(qū)域983，所述不透光區(qū)域981對應上述第一源極布線411s和第一漏極布線411d、第二源極布線412s和第二漏極布線412d所在的區(qū)域，所述半透光區(qū)域983對應上述像素電極510所在的區(qū)域，其余區(qū)域?qū)煌腹鈪^(qū)域。因此，當通過所述第八掩膜980對所述第九光刻膠層990進行光刻和顯影后，所述第一源極布線411s和第一漏極布線411d、第二源極布線412s和第二漏極布線412d所在的區(qū)域上的第九光刻膠層990的厚度大于所述像素電極510所在的區(qū)域上的第九光刻膠層990的厚度。然后，對未覆蓋第九光刻膠層990的所述源漏金屬層和像素電極層進行蝕刻，形成所述第一源極布線411s和第一漏極布線411d、第二源極布線412s和第二漏極布線412d。對所述第九光刻膠層990進行等離子體的減薄處理，像素電極上的第九光刻膠層去除，并使所述第一源極布線411s和第一漏極布線411d、第二源極布線412s和第二漏極布線412d上的第九光刻膠層的厚度減小，然后對所述源漏金屬層進行蝕刻，且不會蝕刻到所述像素電極層，進而形成所述像素電極510。在本實施方式中，僅采用5道光刻工藝即可完成所述薄膜晶體管陣列基板的制作，可有效提高生產(chǎn)效率和產(chǎn)品良品率。若對于無需進行溝道摻雜來調(diào)整閥值電壓的薄膜晶體管陣列基板的制作來說，可以省略圖Ia至Ii中的一較佳實施方式的薄膜晶體管的制作流程示意圖中的第一次光刻工藝，即僅采用4道光刻工藝完成所述薄膜晶體管陣列基板的制作。以上為本實用新型提供的薄膜晶體管陣列基板的較佳實施方式，并不能理解為對本實用新型權(quán)利保護范圍的限制，本領(lǐng)域的技術(shù)人員應該知曉，在不脫離本實用新型構(gòu)思的前提下，還可做多種改進或替換，所有的該等改進或替換都應該在本實用新型的權(quán)利保護范圍內(nèi)，即本實用新型的權(quán)利保護范圍應以權(quán)利要求為準。
權(quán)利要求1.ー種薄膜晶體管陣列基板，至少包括一具有第一表面的基板以及形成于所述基板的第一表面上的第一薄膜晶體管、第二薄膜晶體管、存儲電容、一柵絕緣層，且所述第一薄膜晶體管和第二薄膜晶體管為不同類型的薄膜晶體管，所述基板包括第一區(qū)域、第二區(qū)域、第三區(qū)域，所述第一薄膜晶體管位于所述第一區(qū)域內(nèi)，所述第二薄膜晶體管位于第二區(qū)域內(nèi)，所述存儲電容位于所述第三區(qū)域內(nèi)，所述第一薄膜晶體管包括第一柵極、第一源極、第一漏極以及第ー溝道區(qū)，所述第二薄膜晶體管包括第二柵極、第二源極、第二漏極、第二溝道區(qū)以及低摻雜的源漏區(qū)，所述存儲電容包括電極，所述第一源極和第一漏極由多晶硅層摻雜第一類型的離子制成，所述第二源極和第二漏極由多晶硅層摻雜第二類型的離子制成，所述第一柵極和第二柵極由同一柵導電層在不同光刻エ藝中制成，所述第二柵極與存儲電容的電極可在同一光刻エ藝中一井制成；所述第一柵極與第一源極和第一漏極通過所述柵絕緣層絕緣開，所述第二柵極與第二源極和第二漏極通過所述柵絕緣層絕緣開；所述第一溝道區(qū)和第二溝道區(qū)均由未摻雜或輕摻雜的多晶硅層構(gòu)成，所述第一溝道區(qū)位于所述第一源極和第一漏極之間、所述第一柵極之下，所述第二溝道區(qū)位于所述第二源極和第二漏極之間、所述第二柵極之下；所述低摻雜源漏區(qū)位于所述第二源極與所述第二溝道區(qū)之間以及所述第二漏極與第二溝道區(qū)之間。
2.如權(quán)利要求I所述的薄膜晶體管陣列基板，其特征在于所述薄膜晶體管陣列基板至少還包括第二絕緣層、第一源極布線、第一漏極布線、第二源極布線、第二漏極布線、第三布線，且所述第一源極布線和第二漏極布線分別與所述第一源極和第一漏極電性連接，所述第二源極布線和第二漏極布線分別與所述第二源極和第二漏極電性連接，所述存儲電容至少還包括多晶硅高摻雜區(qū)，該多晶硅高摻雜區(qū)由多晶硅摻雜或部分摻雜第一、第二類型離子中的ー種制成，其與所述存儲電容的電極通過所述柵絕緣層絕緣開，且所述第三布線與所述多晶硅高摻雜區(qū)電性連接，并所述第三布線與所述存儲電容的電極通過所述第二絕緣層絕緣開，所述第一源極布線和第一漏極布線與第一柵極之間通過所述第二絕緣層絕緣開，所述第二源極布線和第二漏極布線與第二柵極之間通過所述第二絕緣層絕緣開。
3.如權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于薄膜晶體管陣列基板至少還包括像素電極、第三絕緣層，像素電極與所述第一或第二漏極布線電性連接，且該像素電極通過所述第三絕緣層與所述第三布線絕緣開。
專利摘要本實用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管陣列基板。該薄膜晶體管陣列基板至少包括一具有第一表面的基板以及形成于基板的第一表面上的第一薄膜晶體管、第二薄膜晶體管、存儲電容、一柵絕緣層，且所述第一薄膜晶體管和第二薄膜晶體管為不同類型的薄膜晶體管，所述基板包括第一區(qū)域、第二區(qū)域、第三區(qū)域，所述第一薄膜晶體管位于所述第一區(qū)域內(nèi)，所述第二薄膜晶體管位于第二區(qū)域內(nèi)，所述存儲電容位于所述第三區(qū)域內(nèi)，所述第一薄膜晶體管包括第一柵極、第一源極、第一漏極以及第一溝道區(qū)，所述第二薄膜晶體管包括第二柵極、第二源極、第二漏極、第二溝道區(qū)以及低摻雜的源漏區(qū)，所述存儲電容包括多晶硅高摻雜區(qū)、電極。
文檔編號H01L27/12GK202423290SQ20112054464
公開日2012年9月5日 申請日期2011年12月22日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者商陸平, 朱澤力, 李俊峰, 李紹宗, 王士敏 申請人:深圳萊寶高科技股份有限公司