專利名稱：多圈排列ic芯片封裝件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子信息自動(dòng)化元器件制造技術(shù)領(lǐng)域，尤其涉及到四邊扁平無(wú)引腳IC芯片封裝，具體說(shuō)是一種多圈排列IC芯片封裝件。
背景技術(shù)：
近年來(lái)，隨著移動(dòng)通信和移動(dòng)計(jì)算機(jī)領(lǐng)域便捷式電子元器件的迅猛發(fā)展，小型封裝和高密度組裝技術(shù)得到了長(zhǎng)足的發(fā)展；同時(shí)，也對(duì)小型封裝技術(shù)提出了一系列嚴(yán)格要求， 諸如，要求封裝外形尺寸盡量縮小，尤其是封裝高度小于1 mm。封裝后的連接可靠性盡可能提高，適應(yīng)無(wú)鉛化焊接和有效降低成本。QFN(Quad Flat No Lead Package)型多圈IC芯片倒裝封裝的集成電路封裝技術(shù)是近幾年發(fā)展起來(lái)的一種新型微小形高密度封裝技術(shù)，是最先進(jìn)的表面貼裝封裝技術(shù)之一。由于無(wú)引腳、貼裝占有面積小，安裝高度低等特點(diǎn)，為滿足移動(dòng)通信和移動(dòng)計(jì)算機(jī)領(lǐng)域的便捷式電子機(jī)器，如PDA、3G手機(jī)、MP3、MP4、MP5等超薄型電子產(chǎn)品發(fā)展的需要應(yīng)用而生并迅速成長(zhǎng)起來(lái)的一種新型封裝技術(shù)。目前的四邊扁平無(wú)引腳封裝件，由于引腳少，即I/O 少，滿足不了高密度、多I/O封裝的需要，同時(shí)焊線長(zhǎng)，影響高頻應(yīng)用。而且QFN—般厚度控制在0. 82mm 1. 0 mm，滿足不了超薄型封裝產(chǎn)品的需要。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種能實(shí)現(xiàn)引腳間距為0. 65mm 0. 50 mm, I/O數(shù)達(dá)200個(gè)的高密度封裝四邊扁平無(wú)引腳的一種多圈排列IC芯片封裝件。本實(shí)用新型的技術(shù)問(wèn)題采用下述技術(shù)方案實(shí)現(xiàn)—種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，所述引線框架采用有載體的引線框架，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC芯片帶有凸點(diǎn)，凸點(diǎn)連接在內(nèi)引腳上。所述弓I線框架采用無(wú)載體的引線框架。所述的繞圈排列的內(nèi)引腳有第一圈內(nèi)引腳、第二圈內(nèi)引腳、第三圈內(nèi)引腳及第四圈內(nèi)引腳，每圈之間通過(guò)中筋和邊筋相連接，同一圈的內(nèi)引腳之間相連接。所述弓丨線框架每邊的內(nèi)弓丨腳平行排列。所述引線框架每邊的內(nèi)弓丨腳交錯(cuò)排列。所述的IC芯片的凸點(diǎn)連接在第一圈內(nèi)引腳上。所述的IC芯片為倒裝上芯。本實(shí)用新型的多圈QFN引線框架設(shè)計(jì)，可以比同樣面積的單排引線框架的引腳數(shù)設(shè)計(jì)增加40%以上；引腳與引線框架之間不需要鍵合線連接，結(jié)構(gòu)簡(jiǎn)單合理。倒裝芯片 (Flip-Chip)封裝技術(shù)的熱學(xué)性能明顯優(yōu)越于常規(guī)使用的引線鍵合工藝。由于凸點(diǎn)與框架 (基板、芯片)直接接觸，其特點(diǎn)是熱傳導(dǎo)距離短，具有較好的熱性能。按照工作條件，散熱要求(最大結(jié)溫)，環(huán)境溫度及空氣流量，封裝參數(shù)(如使用外裝熱沉，封裝及尺寸，基板層數(shù)， 球引腳數(shù))等，相比之下，F(xiàn)lip-Chip (倒裝芯片)封裝通常能產(chǎn)生25W耗散功率；Flip Chip封裝的另一個(gè)重要優(yōu)點(diǎn)是電學(xué)性能。如今許多電子器件工作在高頻，因此信號(hào)的完整性是一個(gè)重要因素。由于凸點(diǎn)與框架(基板、芯片)直接接觸，減小了電路內(nèi)部焊接電感和電容， 其特點(diǎn)是信號(hào)傳輸快，失真小，具有良好的電性能。在過(guò)去，2GHZ 3GHZ是IC封裝的頻率上限，F(xiàn)lip Chip (倒裝芯片)封裝根據(jù)使用的基板技術(shù)可高達(dá)10 GHZ 40 GHZ，減小了電路內(nèi)部焊接電感和電容，其特點(diǎn)是良好的高頻性能。；可大大減小封裝厚度和重量；避免了焊線的交絲和開(kāi)路，提高了測(cè)試良率和可靠性。

[0015]圖1為本實(shí)用新型結(jié)構(gòu)示意圖。[0016]圖2為腐蝕后的剖面示意圖。[0017]圖3為磨削分離引腳后剖面示意圖。[0018]圖4為激光分離引腳后剖面示意圖。[0019]圖5為本實(shí)用新型內(nèi)引腳平行排列俯視圖。[0020]圖6為本實(shí)用新型內(nèi)引腳交錯(cuò)排列俯視圖。[0021]圖7為本實(shí)用新型采用無(wú)載體引線框架結(jié)構(gòu)示意圖。[0022]圖8為本實(shí)用新型無(wú)載體內(nèi)引腳平行排列俯視圖。[0023]圖9為本實(shí)用新型無(wú)載體內(nèi)引腳交錯(cuò)排列俯視圖。
具體實(shí)施方式
一種多圈排列無(wú)載體IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體。本實(shí)用新型采用有載體的引線框架，在引線框架1四邊排列有第一圈內(nèi)引腳8、第二圈內(nèi)引腳 9、第三圈內(nèi)引腳16及第四圈內(nèi)引腳18。每圈之間由中筋g和邊筋f相連接，同一圈的內(nèi)引腳之間相互連接。引線框架a、b、c、d四邊的每一圈內(nèi)引腳平行排列或交錯(cuò)排列。引線框架1的內(nèi)引腳上粘接有帶凸點(diǎn)的IC芯片3，IC芯片3倒裝上芯，IC芯片3的凸點(diǎn)4連接在第一圈內(nèi)引腳8上，IC芯片背面是塑封體。如圖1、圖4所示，首先，在四邊扁平無(wú)引腳多圈排列的封裝框架上印刷上焊料2， 接著進(jìn)行帶凸點(diǎn)的IC芯片3倒裝上芯并回流焊，使帶凸點(diǎn)的IC芯片3上的凸點(diǎn)4及焊料 2和第一圈內(nèi)引腳8進(jìn)行充分結(jié)合；其次，使用下填料將IC芯片3上的凸點(diǎn)4及第一圈內(nèi)引腳8包裹并烘烤；構(gòu)成電路的電源和信號(hào)通道。通過(guò)塑封，塑封體12包圍了引線框架1、 焊料2、帶凸點(diǎn)的IC芯片3、凸點(diǎn)4、第一圈內(nèi)引腳8、第二圈內(nèi)引腳9、第三圈內(nèi)引腳16及第四圈內(nèi)引腳18、凹坑14、構(gòu)成電路整體，并對(duì)帶凸點(diǎn)的IC芯片3起到保護(hù)和支撐作用。然后進(jìn)行后固化、打印。如圖2所示，將打印完的產(chǎn)品框架底部進(jìn)行腐蝕和磨削結(jié)合方法或激光切割，達(dá)到分離互相連接引腳的目的。最后通過(guò)切割分離產(chǎn)品入盤(pán)，測(cè)試、編帶完成四邊扁平無(wú)引腳多圈排列的產(chǎn)品生產(chǎn)。
權(quán)利要求1.一種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，其特征在于所述引線框架采用有載體的引線框架(1)，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC芯片(3)帶有凸點(diǎn)(4)，凸點(diǎn)(4)連接在內(nèi)引腳上。
2.根據(jù)權(quán)利要求1所述的多圈排列IC芯片封裝件，其特征在于所述引線框架采用無(wú)載體的引線框架。
3.根據(jù)權(quán)利要求1或2所述的多圈排列IC芯片封裝件，其特征在于所述的繞圈排列的內(nèi)引腳有第一圈內(nèi)引腳(8)、第二圈內(nèi)引腳(9)、第三圈內(nèi)引腳(16)及第四圈內(nèi)引腳(18)， 每圈之間通過(guò)中筋(g)和邊筋(f)相連接，同一圈的內(nèi)引腳之間相連接。
4.根據(jù)權(quán)利要求3所述的多圈排列IC芯片封裝件，其特征在于所述引線框架每邊(a、 b、c、d)的內(nèi)引腳平行排列。
5.根據(jù)權(quán)利要求3所述的多圈排列IC芯片封裝件，其特征在于所述引線框架每邊(a、 b、c、d)的內(nèi)引腳交錯(cuò)排列。
6.根據(jù)權(quán)利要求1或2所述的多圈排列IC芯片封裝件，其特征在于所述的IC芯片(3) 的凸點(diǎn)(4)連接在第一圈內(nèi)引腳(8)上。
7.根據(jù)權(quán)利要求1或2所述的多圈排列IC芯片封裝件，其特征在于所述的IC芯片(3) 為倒裝上芯。
專利摘要一種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，所述引線框架采用有載體或無(wú)載體的引線框架，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC芯片帶有凸點(diǎn)，凸點(diǎn)連接在內(nèi)引腳上。本實(shí)用新型比同樣面積的單排引線框架的引腳數(shù)設(shè)計(jì)增加40%以上；引腳與引線框架之間不需要鍵合線連接，結(jié)構(gòu)簡(jiǎn)單合理。熱傳導(dǎo)距離短，具有較好的熱性能，由于凸點(diǎn)與框架(基板、芯片)直接接觸，減小了電路內(nèi)部焊接電感和電容，信號(hào)傳輸快，失真小，具有良好的電性能；封裝厚度和重量減小，避免了焊線的交絲和開(kāi)路，提高了測(cè)試良率和可靠性。
文檔編號(hào)H01L23/488GK202111082SQ20112022807
公開(kāi)日2012年1月11日 申請(qǐng)日期2011年6月30日 優(yōu)先權(quán)日2011年6月30日
發(fā)明者慕蔚, 朱文輝, 李習(xí)周, 郭小偉 申請(qǐng)人:華天科技(西安)有限公司, 天水華天科技股份有限公司