專利名稱：具有超厚頂層金屬的集成電路的制作方法及集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及具有超厚頂層金屬的集成電路的制作方法及具有超厚頂層金屬的集成電路。
背景技術(shù)：
隨著半導(dǎo)體集成電路特征尺寸的持續(xù)減小，后段互連電阻電容(Resistor Capacitor,簡(jiǎn)稱RC)延遲呈現(xiàn)顯著增加的趨勢(shì)，而為了減少后段互連RC延遲，銅互連取代鋁互連成為主流工藝。由于銅互連線的制作方法不能像鋁互連線那樣通過(guò)刻蝕金屬層而形成，因此銅大馬士革鑲嵌工藝成為銅互連線的制作的標(biāo)準(zhǔn)方法。銅大馬士革的工藝包括在平面基板上沉積一介電層；通過(guò)光刻和刻蝕工藝在介電層中形成鑲嵌的通孔和溝槽；沉積金屬阻擋層和銅籽晶層；電鍍金屬銅填滿介電層中通孔和溝槽；化學(xué)機(jī)械研磨平坦化去除介電層上多余金屬，形成平面銅互連。
由于金屬銅與介電層熱膨脹系數(shù)差異大，銅互連金屬層的制作過(guò)程中形成的應(yīng)力會(huì)引起基板的翹曲變形，隨著金屬層厚度增加，應(yīng)力增加，基板變形也隨之增加。特別是對(duì)于超厚頂層金屬(UTM)的制造，頂層金屬厚度會(huì)達(dá)3um或以上，基板會(huì)形成非常嚴(yán)重的翹曲變形。基板嚴(yán)重翹曲變形可能會(huì)造成基板在后續(xù)制程中報(bào)廢，例如，變形的基板會(huì)影響光刻的精確度；或者基板無(wú)法被后續(xù)機(jī)臺(tái)載入；或者基板在機(jī)臺(tái)載入傳輸過(guò)程中無(wú)法吸附導(dǎo)致掉落摔碎，或者由于基板應(yīng)力過(guò)大而開(kāi)裂。另外，基板嚴(yán)重翹曲變形也會(huì)影響到基板的封裝?？偠灾宓穆N曲變形給集成電路制造帶來(lái)相當(dāng)大的困難，嚴(yán)重影響產(chǎn)品良率。
為了改善超厚頂層金屬對(duì)基板翹曲變形的影響有兩種方式一種方式是去除超厚頂層金屬層中的冗余金屬，通過(guò)降低金屬圖形的密度來(lái)降低金屬銅引起的應(yīng)力，這種方式能夠在一定程度上減輕基板翹曲變形，然而這種方式會(huì)惡化化學(xué)機(jī)械研磨工藝；另一種方式是增加一塊單獨(dú)冗余金屬光掩模版制作淺冗余金屬，通過(guò)降低冗余金屬厚度來(lái)改善基板翹曲變形，該種方式雖然不會(huì)惡化化學(xué)機(jī)械研磨工藝，但這需要增加光刻刻蝕工藝步驟，工藝復(fù)雜，生產(chǎn)成本高。
因此，對(duì)于具有超厚頂層金屬的集成電路，在不影響化學(xué)機(jī)械研磨(CMP)工藝，并且不增加工藝步驟的基礎(chǔ)上，如何改善超厚頂層金屬對(duì)基板翹曲變形的影響是集成電路領(lǐng)域所面臨的亟待解決的技術(shù)問(wèn)題。發(fā)明內(nèi)容
本發(fā)明提出一種具有超厚頂層金屬的集成電路的制作方法，其在不影響化學(xué)機(jī)械研磨工藝，并且不增加工藝步驟的基礎(chǔ)上，能夠改善超厚頂層金屬對(duì)基板翹曲變形的影響。
為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案
本發(fā)明的具有超厚頂層金屬的集成電路的制作方法，包括如下步驟
Si、在半導(dǎo)體基板的金屬層上依次沉積刻蝕阻擋層、介電層和介電硬掩模層；
S2、在所述介電硬掩模層上旋涂第一光刻膠層，通過(guò)金屬層光掩模版光刻形成溝槽圖形；
S3、沿著所述溝槽圖形向下刻蝕所述介電硬掩模層和部分刻蝕所述介電層，形成深度為20，000-40，000A的溝槽；然后，去除所述第一光刻膠層的剩余部分；
S4、在所述介電硬掩模層旋涂第二光刻膠層，通過(guò)通孔光掩模版光刻形成通孔圖形和冗余溝槽圖形，其中所述通孔圖形位于所述半導(dǎo)體基板的金屬層內(nèi)的銅互連線上方區(qū)域；
S5、沿著所述通孔圖形和冗余溝槽圖形向下刻蝕所述介電層，通孔刻蝕至所述刻蝕阻擋層上表面；去除所述第二光刻膠層的剩余部分；繼續(xù)刻蝕打開(kāi)通孔底部所述刻蝕阻擋層，露出所述銅互連線，形成通孔和冗余溝槽；
S6、金屬化超厚頂層金屬層分別在所述通孔、所述溝槽和所述冗余溝槽內(nèi)壁上沉積金屬阻擋層和銅籽晶層；然后分別在所述通孔、所述溝槽和所述冗余溝槽內(nèi)電鍍填充金屬銅；化學(xué)機(jī)械研磨平坦化，研磨至所述介電層去除多余金屬，最終形成具有超厚互連線金屬、互連通孔和淺冗余金屬的超厚頂層金屬層雙大馬士革結(jié)構(gòu)。
本發(fā)明的另一種具有超厚頂層金屬的集成電路的制作方法，包括如下步驟
Si、在半導(dǎo)體基板的金屬層上依次沉積刻蝕阻擋層和介電層；
S2、在所述介電層上旋涂第一光刻膠層，通過(guò)金屬層光掩模版光刻形成溝槽圖形；
S3、沿著所述溝槽圖形向下部分刻蝕所述介電層，形成深度為20，000-40, 000A的溝槽；然后，去除所述第一光刻膠層的剩余部分；
S4、在所述介電層旋涂第二光刻膠層，通過(guò)通孔光掩模版光刻形成通孔圖形和冗余溝槽圖形，其中所述通孔圖形位于所述半導(dǎo)體基板的金屬層內(nèi)的銅互連線上方區(qū)域；
S5、沿著所述通孔圖形和冗余溝槽圖形向下刻蝕所述介電層，通孔刻蝕至所述刻蝕阻擋層上表面；去除所述第二光刻膠層的剩余部分；繼續(xù)刻蝕打開(kāi)通孔底部所述刻蝕阻擋層，露出所述銅互連線，形成通孔和冗余溝槽；
S6、金屬化超厚頂層金屬層分別在所述通孔、所述溝槽和所述冗余溝槽內(nèi)壁上沉積金屬阻擋層和銅籽晶層；然后分別在所述通孔、所述溝槽和所述冗余溝槽內(nèi)電鍍填充金屬銅；化學(xué)機(jī)械研磨平坦化，研磨至所述介電層去除多余金屬，最終形成具有超厚互連線金屬、互連通孔和淺冗余金屬的超厚頂層金屬層雙大馬士革結(jié)構(gòu)。
其中，所述超厚互連線金屬的厚度為20，000-40，000A ；所述互連通孔的高度為 2，000-10，OOOA0
所述淺冗余金屬厚度是所述互連通孔高度的1. 2-2倍。
所述步驟Sl中沉積刻蝕阻擋層和介電層的工藝為CVD沉積法。
所述步驟Sl中的刻蝕阻擋層的材料選自SiCN、SiN, SiC、SiCO中的一種或多種。
所述介電層的材料選自USG、FSG的一種或兩種。
所述步驟S6中的金屬阻擋層的材料選自TaN、Ta的一種或兩種；所述金屬阻擋層采用PVD沉積工藝；所述沉積銅籽晶層選用PVD沉積工藝。
所述步驟Sl中的介電硬掩模層的材料選自SiCN、SiN, SiC、SiCO、SiON中的一種或多種。
本發(fā)明具有超厚頂層金屬的集成電路，其使用本發(fā)明的具有超厚頂層金屬的集成電路的制作方法制成。
由上述技術(shù)方案可知，本發(fā)明提出一種具有超厚頂層金屬的集成電路的制作方法及具有超厚頂層金屬的集成電路的優(yōu)點(diǎn)和積極效果在于本發(fā)明的制作方法中，將冗余結(jié)構(gòu)圖形填加到通孔光掩模版上，不在金屬層光掩模版上添加冗余金屬結(jié)構(gòu)，也無(wú)須添加單獨(dú)冗余金屬光掩模版；并且，采用溝槽優(yōu)先雙大馬士革工藝，形成淺冗余溝槽，進(jìn)而形成厚度較薄的冗余金屬，因此，本發(fā)明的方法能夠兼容溝槽優(yōu)先雙大馬士革工藝，不但制作工藝簡(jiǎn)單，而且在改善超厚頂層金屬誘導(dǎo)的基板扭曲變形的同時(shí)不會(huì)惡化化學(xué)機(jī)械研磨工藝。


圖1表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中向基板上沉積刻蝕阻擋層、介電層和介電硬掩模層的結(jié)構(gòu)示意圖2表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中向介電硬掩模層上旋涂第一光刻膠層并形成溝槽圖形的結(jié)構(gòu)示意圖3表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中刻蝕介電硬掩模層和部分介電層形成溝槽的結(jié)構(gòu)示意圖4表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中向介電硬掩模層上旋涂第二光刻膠層并形成通孔圖形和冗余溝槽圖形的結(jié)構(gòu)示意圖5表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中刻蝕介電層形成通孔和冗余溝槽的結(jié)構(gòu)示意圖6表示本發(fā)明的具有超厚頂層金屬的集成電路的制作方法第一實(shí)施例中超厚頂層金屬層金屬化的結(jié)構(gòu)示意圖。
其中，主要附圖標(biāo)記說(shuō)明如下
1基板5第二光刻膠層
2刻蝕阻擋層7超厚互連線金屬
3介電層8淺冗余金屬
4第一光刻膠層 9介電硬掩模層具體實(shí)施方式
實(shí)施例1
如圖1至圖6所示，本發(fā)明實(shí)施例1的具有超厚頂層金屬的集成電路的制作方法，包括如下步驟
Si、在半導(dǎo)體基板1的金屬層上依次沉積刻蝕阻擋層2、介電層3和介電硬掩模層 9 ；該Sl步驟中，沉積刻蝕阻擋層2以及介電層3的工藝可選擇CVD沉積法，其中該刻蝕阻擋層2可選取SiCN、SiN, SiC、SiCO中的一種或多種，介電層3可選取USG、FSG中的一種或兩種。半導(dǎo)體基板1的金屬層內(nèi)具有銅互連線11。介電硬掩模層9的材料選自SiCN、SiN、 SiC、SiCO、SiON中的一種或多種，使用介電硬掩模層9可增大調(diào)整后續(xù)通孔刻蝕控制冗余溝槽深度工藝窗口，有利于生成更淺的冗余溝槽深度，但要求冗余溝槽深于化學(xué)機(jī)械研磨去除的介電層高度。
S2、在介電硬掩模層9上旋涂第一光刻膠層4，通過(guò)金屬層光掩模版光刻形成溝槽圖形41。
S3、沿著溝槽圖形41向下刻蝕介電硬掩模層9和部分介電層3，形成深度為 20，000-40，000A的溝槽31 ；然后，去除第一光刻膠層4的剩余部分。
S4、在介電硬掩模層9上旋涂第二光刻膠層5，通過(guò)通孔光掩模版光刻形成通孔圖形51和冗余溝槽圖形52，其中通孔圖形51位于半導(dǎo)體基板1的金屬層內(nèi)的銅互連線11上方區(qū)域。
S5、沿著通孔圖形51和冗余溝槽圖形52向下刻蝕介電層3，通孔刻蝕至刻蝕阻擋層2上表面；去除第二光刻膠層5的剩余部分；繼續(xù)刻蝕打開(kāi)通孔底部刻蝕阻擋層2，露出銅互連線11，形成高度為2，000-10，000A的通孔61和厚度是互連通孔71高度的1. 2_2倍的冗余溝槽32。
S6、金屬化超厚頂層金屬層分別在通孔61、溝槽31和冗余溝槽32內(nèi)壁上沉積金屬阻擋層和銅籽晶層；分別在通孔61、溝槽31和冗余溝槽32內(nèi)電鍍填充金屬銅；化學(xué)機(jī)械研磨金屬銅，表面平坦化，研磨至介電層3去除多余金屬，最終形成具有超厚互連線金屬7、 互連通孔71和淺冗余金屬8的超厚頂層金屬層雙大馬士革結(jié)構(gòu)。本發(fā)明中，淺冗余金屬8 的深度相對(duì)于超厚互連線金屬7的厚度來(lái)說(shuō)比較淺，因此稱之為淺冗余金屬8 ；其中，金屬阻擋層的材料選自TaN、Ta的一種或兩種；沉積銅籽晶層可選用PVD沉積工藝。
實(shí)施例2
本發(fā)明實(shí)施例2的具有超厚頂層金屬的集成電路的制作方法，與實(shí)施例1不同之處在于步驟Sl中，介電層3上不設(shè)置介電硬掩模層9 ；因此，步驟S2中，第一光刻膠層4直接旋涂于介電層3上；步驟S3中，刻蝕溝槽31時(shí)直接刻蝕部分介電層3 ；步驟S4中，第二光刻膠層5直接旋涂于介電層3上。該實(shí)施例2中與實(shí)施例1相同的部分這里不再贅述。
本發(fā)明的方法中，本發(fā)明的方法能夠兼容溝槽優(yōu)先雙大馬士革工藝，并且不在金屬層光掩模版上添加冗余金屬結(jié)構(gòu)，也無(wú)須添加單獨(dú)冗余金屬光掩模版，因此制作工藝簡(jiǎn)單；同時(shí)，本發(fā)明的方法不會(huì)惡化化學(xué)機(jī)械研磨工藝。
實(shí)施例3
本發(fā)明的具有超厚頂層金屬的集成電路，由本發(fā)明的具有超厚頂層金屬的集成電路的制作方法制成，其具有超厚頂層金屬，并且超厚頂層金屬中具有淺冗余金屬，因此能夠改善超厚頂層金屬誘導(dǎo)基板發(fā)生扭曲變形。
雖然已參照幾個(gè)典型實(shí)施例描述了本發(fā)明，但應(yīng)當(dāng)理解，所用的術(shù)語(yǔ)是說(shuō)明和示例性、而非限制性的術(shù)語(yǔ)。由于本發(fā)明能夠以多種形式具體實(shí)施而不脫離發(fā)明的精神或?qū)嵸|(zhì)，所以應(yīng)當(dāng)理解，上述實(shí)施例不限于任何前述的細(xì)節(jié)，而應(yīng)在隨附權(quán)利要求所限定的精神和范圍內(nèi)廣泛地解釋，因此落入權(quán)利要求或其等效范圍內(nèi)的全部變化和改型都應(yīng)為隨附權(quán)利要求所涵蓋。
權(quán)利要求
1.一種具有超厚頂層金屬的集成電路的制作方法，其特征在于，包括如下步驟51、在半導(dǎo)體基板(1)的金屬層上依次沉積刻蝕阻擋層O)、介電層( 和介電硬掩模層⑶；52、在所述介電硬掩模層(9)上旋涂第一光刻膠層G)，通過(guò)金屬層光掩模版光刻形成溝槽圖形(41)；53、沿著所述溝槽圖形向下刻蝕所述介電硬掩模層(9)和部分刻蝕所述介電層 (3)，形成深度為20，000-40，000A的溝槽(31)；然后，去除所述第一光刻膠層(4)的剩余部分；54、在所述介電硬掩模層(9)旋涂第二光刻膠層(5)，通過(guò)通孔光掩模版光刻形成通孔圖形(51)和冗余溝槽圖形(52)，其中所述通孔圖形(51)位于所述半導(dǎo)體基板(1)的金屬層內(nèi)的銅互連線(11)上方區(qū)域；55、沿著所述通孔圖形(51)和冗余溝槽圖形(5 向下刻蝕所述介電層(3)，通孔刻蝕至所述刻蝕阻擋層( 上表面；去除所述第二光刻膠層(5)的剩余部分；繼續(xù)刻蝕打開(kāi)通孔底部所述刻蝕阻擋層O)，露出所述銅互連線(11)，形成通孔(61)和冗余溝槽(32)；56、金屬化超厚頂層金屬層分別在所述通孔(61)、所述溝槽(31)和所述冗余溝槽 (32)內(nèi)壁上沉積金屬阻擋層和銅籽晶層；然后分別在所述通孔(61)、所述溝槽(31)和所述冗余溝槽(3 內(nèi)電鍍填充金屬銅；化學(xué)機(jī)械研磨平坦化，研磨至所述介電層C3)去除多余金屬，最終形成具有超厚互連線金屬(7)、互連通孔(71)和淺冗余金屬(8)的超厚頂層金屬層雙大馬士革結(jié)構(gòu)。
2.一種具有超厚頂層金屬的集成電路的制作方法，其特征在于，包括如下步驟51、在半導(dǎo)體基板(1)的金屬層上依次沉積刻蝕阻擋層( 和介電層(3)52、在所述介電層C3)上旋涂第一光刻膠層G)，通過(guò)金屬層光掩模版光刻形成溝槽圖形 Gl)；53、沿著所述溝槽圖形向下部分刻蝕所述介電層(3)，形成深度為 20，000-40，000A的溝槽(31)；然后，去除所述第一光刻膠層的剩余部分；54、在所述介電層C3)旋涂第二光刻膠層(5)，通過(guò)通孔光掩模版光刻形成通孔圖形 (51)和冗余溝槽圖形(52)，其中所述通孔圖形(51)位于所述半導(dǎo)體基板(1)的金屬層內(nèi)的銅互連線(11)上方區(qū)域；55、沿著所述通孔圖形(51)和冗余溝槽圖形(5 向下刻蝕所述介電層(3)，通孔刻蝕至所述刻蝕阻擋層( 上表面；去除所述第二光刻膠層(5)的剩余部分；繼續(xù)刻蝕打開(kāi)通孔底部所述刻蝕阻擋層O)，露出所述銅互連線(11)，形成通孔(61)和冗余溝槽(32)；56、金屬化超厚頂層金屬層分別在所述通孔(61)、所述溝槽(31)和所述冗余溝槽 (32)內(nèi)壁上沉積金屬阻擋層和銅籽晶層；然后分別在所述通孔(61)、所述溝槽(31)和所述冗余溝槽(3 內(nèi)電鍍填充金屬銅；化學(xué)機(jī)械研磨平坦化，研磨至所述介電層C3)去除多余金屬，最終形成具有超厚互連線金屬(7)、互連通孔(71)和淺冗余金屬(8)的超厚頂層金屬層雙大馬士革結(jié)構(gòu)。
3.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述超厚互連線金屬(7)的厚度為20，000-40，000A ；所述互連通孔(71)的高度為 2，000-10，OOOA0
4.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述淺冗余金屬(8)厚度是所述互連通孔(71)高度的1. 2-2倍。
5.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述步驟Sl中沉積刻蝕阻擋層( 和介電層(3)的工藝為CVD沉積法。
6.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述步驟Sl中的刻蝕阻擋層O)的材料選自SiCN、SiN、SiC、SiCO中的一種或多種。
7.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述介電層(3)的材料選自USG、FSG的一種或兩種。
8.如權(quán)利要求1或2所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述步驟S6中，金屬阻擋層的材料選TaN、Ta的一種或兩種；所述金屬阻擋層采用PVD沉積工藝；所述沉積銅籽晶層采用PVD沉積工藝。
9.如權(quán)利要求1所述的具有超厚頂層金屬的集成電路的制作方法，其特征在于，所述步驟Sl中的介電硬掩模層(9)的材料選自SiCN、SiN、SiC、SiCO、SiON中的一種或多種。
10.一種具有超厚頂層金屬的集成電路，其特征在于使用如權(quán)利要求1-9之任一項(xiàng)所述的具有超厚頂層金屬的集成電路的制作方法制成。
全文摘要
本發(fā)明提出一種具有超厚頂層金屬的集成電路的制作方法及具有超厚頂層金屬的集成電路，制作方法包括在半導(dǎo)體基板的金屬層上依次沉積刻蝕阻擋層、介電層和介電硬掩模層；在介電硬掩模層上旋涂第一光刻膠層，通過(guò)金屬層光掩模版光刻形成溝槽圖形；刻蝕介電硬掩模層和部分刻蝕介電層，形成深度為20,000-40,000A的溝槽；在介電硬掩模層旋涂第二光刻膠層，通過(guò)通孔光掩模版光刻形成通孔圖形和冗余溝槽圖形；刻蝕介電層、阻擋層，露出銅互連線，形成通孔和冗余溝槽；金屬化超厚頂層金屬層。本發(fā)明的集成電路由本發(fā)明的方法制成。本發(fā)明能兼容溝槽優(yōu)先雙大馬士革工藝，制作工藝簡(jiǎn)單，在改善超厚頂層金屬誘導(dǎo)的基板扭曲變形的同時(shí)不會(huì)惡化研磨工藝。
文檔編號(hào)H01L23/522GK102522367SQ20111039118
公開(kāi)日2012年6月27日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請(qǐng)人:上海華力微電子有限公司