專利名稱：一種減小mos io器件gidl效應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件性能改善方法，尤其涉及一種能夠減小MOS IO器件 GIDL效應(yīng)、從而降低器件漏電流的方法。
背景技術(shù)：
柵極感應(yīng)生漏電流(GateInduced Drain Leakage，GIDL)是 MO SFEiTs 主要的斷態(tài)漏電機(jī)理。隨之半導(dǎo)體技術(shù)的發(fā)展，MOS尺寸不斷縮小，為了控制核心器件的短溝道效應(yīng)，半導(dǎo)體制程要求的熱效應(yīng)應(yīng)當(dāng)較少；此外，多晶硅柵的厚度也要求越來越薄，使得源漏擴(kuò)展區(qū)的離子注入能量要小，一面注入離子打穿多晶硅柵。上述兩種情況均可能導(dǎo)致MOS IO (Input-Output)器件出現(xiàn)嚴(yán)重的GIDL效應(yīng)。柵極誘生漏極漏電流效應(yīng)(GIDL)是MOSFET主要的斷態(tài)漏電流機(jī)理，嚴(yán)重影響著器件的可靠性。MOSFET柵極關(guān)斷(NM0S柵極接負(fù)電壓，PMOS柵極接正電壓)而漏極接電壓(NM0S漏極接正電壓，PMOS漏極接負(fù)電壓)時(shí)，漏端雜質(zhì)擴(kuò)散層與柵極重疊部分靠近界面處的能帶發(fā)生強(qiáng)烈的彎曲，表面形成反型層，而耗盡層非常窄，導(dǎo)帶電子和價(jià)帶孔穴發(fā)生帶-帶隧穿效應(yīng)(Band-to-Band Tunneling, BTBT)，從而形成漏極漏電流，而漏電流決定了柵氧化層的厚度下限，特別是隨著器件尺寸的不斷縮小，器件內(nèi)橫向電場不斷增強(qiáng)，熱載流子效應(yīng)引起斷態(tài)漏電增加的幾率隨之變大。中國專利CN101410951A披露了一種低柵極感生的漏極泄漏的金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法。該器件提供了低GIDL電流，其中MOSFET器件結(jié)構(gòu)包含其邊緣可與源極/漏極擴(kuò)散略微重疊的中部柵極導(dǎo)體，以及通過薄的絕緣和擴(kuò)散阻擋層與中部柵極導(dǎo)體分開的側(cè)翼柵極導(dǎo)體。中國專利CN101150068A披露了一種減小GIDL效應(yīng)的方法，在多晶硅柵極刻蝕后， 氮化硅層淀積前增加注入劑量為M12 lel3CnT2，角度為15度 45度，能量為30ke疒60keV 的硼，可使在漏端與多晶硅柵極的重疊處形成一層濃度很高的離子注入層。但是現(xiàn)有解決GIDL效應(yīng)的方法還不成熟，使得器件性能不能穩(wěn)定。如能解決GIDL 效應(yīng)的問題，將有助于半導(dǎo)體中IO器件以及其他器件的發(fā)展和應(yīng)用。
發(fā)明內(nèi)容
針對目前MOS尺寸不斷縮小而產(chǎn)生嚴(yán)重的GIDL效應(yīng)的問題，本發(fā)明提供了一種減小GIDL效應(yīng)的方法，以及使用所述方法制備的MOS器件，使MOS IO源漏擴(kuò)展區(qū)節(jié)變?yōu)楸容^緩變節(jié)，從而不易發(fā)生BTBT (Band to Band Tunneling)漏電流，減小了 MOS IO器件的 GIDL效應(yīng)。因此，本發(fā)明的第一個(gè)目的是提供一種減小MOS IO器件GIDL效應(yīng)的方法，在偏移間隔制程中，形成多晶硅柵后，進(jìn)行源漏擴(kuò)展區(qū)的離子注入，然后進(jìn)行多晶硅柵氧化和偏移隔離層沉積的步驟。
3
具體地，本發(fā)明所述減小MOS IO器件GIDL效應(yīng)的方法中，偏移間隔制程步驟包括
步驟1，在硅基底上刻蝕形成IO器件的多晶硅柵；
步驟2，光阻材料將硅襯底覆蓋，并對光刻膠進(jìn)行刻蝕將IO器件多晶硅柵及IO器件多晶硅柵兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來；
步驟3，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏擴(kuò)展區(qū)；離子注入能量不打穿IO器件多晶硅柵；
步驟4，去除剩余光阻材料，對IO器件的多晶硅柵進(jìn)行氧化，在所述多晶硅柵兩側(cè)和頂部形成氧化層；
步驟5，在IO器件的多晶硅柵的氧化層外側(cè)沉積形成偏移隔離層。本發(fā)明的第二個(gè)目的是提供另一種減小MOS IO器件GIDL效應(yīng)的方法，步驟包括 步驟1，在硅基底上刻蝕形成IO器件(10 Device)和核心器件(Core Device)的多晶
硅柵；
步驟2，光阻材料將核心器件區(qū)域覆蓋，并對光刻膠進(jìn)行刻蝕將IO器件多晶硅柵及IO 器件多晶硅柵兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來；
步驟3，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入；離子注入能量不打穿IO器件多晶硅柵；
步驟4，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏擴(kuò)展區(qū) ’離子注入能量不打穿IO器件多晶硅柵；
步驟5，在IO器件和核心器件的多晶硅柵的氧化層外側(cè)沉積形成偏移隔離層(offset spacer)；
步驟6，光阻材料覆蓋IO器件多晶硅柵、以及步驟3中形成的源漏擴(kuò)展區(qū)，刻蝕光阻材料，將核心器件多晶硅柵以及核心器件多晶硅柵兩側(cè)源漏區(qū)預(yù)制備區(qū)暴露出來；對暴露出來的源漏區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏區(qū)。其中，上述方法中，步驟3中所述離子注入為高能量離子注入。其中，上述方法中，所述光阻材料為光刻膠。本發(fā)明的第三個(gè)目的是提供一種上述方法制備的MOS器件，包括硅襯底，所述硅襯底上方形成有IO器件柵極，在所述柵極的兩側(cè)和頂部均覆蓋氧化層，所述氧化層外側(cè)沉積有偏移隔離層。其中，在IO器件柵極兩側(cè)硅襯底中的源漏擴(kuò)展區(qū)內(nèi)在形成氧化層之前注入高能
1 子。優(yōu)選地，所述IO器件柵極兩側(cè)的氧化層和偏移隔離層位于所述源漏擴(kuò)展區(qū)的上方。本發(fā)明上述的MOS器件，硅襯底上還包括核心器件柵極。其中，所述核心器件柵極的兩側(cè)和頂部均覆蓋氧化層。并且，核心器件柵極的兩側(cè)氧化層的外側(cè)還可以沉積有偏移隔離層。本發(fā)明上述的柵極為多晶硅柵極。 本發(fā)明提供的減小MOS IO器件GIDL效應(yīng)的方法，在具備偏移隔離層的制程中，在多晶硅柵刻蝕形成后，先進(jìn)行IO器件的源漏擴(kuò)展區(qū)的離子注入，然后進(jìn)行多晶硅氧化和沉積偏移隔離層。MOS IO器件源漏擴(kuò)展區(qū)離子注入后，進(jìn)行多晶硅氧化和偏移隔離層沉積，這一熱效應(yīng)制程使得MOS IO源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生BTBT (band to band tunneling)漏電流，減小了 MOS IO器件的GIDL效應(yīng)，從而降低器件的漏電流。
圖1為本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法中，刻蝕形成多晶硅柵示意圖； 圖2為本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法中，對IO器件源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)
行輕摻雜和離子注入示意圖3為本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法中，形成多晶硅柵氧化層示意圖； 圖4為本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法中，沉積偏移隔離層示意圖； 圖5為本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法中，核心器件源漏擴(kuò)展區(qū)輕摻雜和離子注入示意圖6為本發(fā)明制備的MOS器件結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明提供了一種減小MOS IO器件GIDL效應(yīng)的方法，還提供了通過上述方法制備的MOS器件。在具備偏移隔離層的制程中，在多晶硅柵刻蝕形成后，先進(jìn)行IO器件的源漏擴(kuò)展區(qū)的離子注入，然后進(jìn)行多晶硅氧化和沉積偏移隔離層。MOS IO器件源漏擴(kuò)展區(qū)離子注入后，進(jìn)行多晶硅氧化和偏移隔離層沉積，這一熱效應(yīng)制程使得MOS IO源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生BTBT (band to band tunneling)漏電流，減小了MOS IO 器件的GIDL效應(yīng)，從而降低器件的漏電流。下面參照附圖，通過具體實(shí)施例對本發(fā)明減小MOS IO器件GIDL效應(yīng)的方法、以及通過上述方法制備的MOS器件進(jìn)行詳細(xì)的介紹和描述，以使更好的理解本發(fā)明，但是，應(yīng)當(dāng)理解的是，下述實(shí)施例并不限制本發(fā)明范圍。實(shí)施例1
步驟1，刻蝕形成IO器件的多晶硅柵
參照圖1，提供硅基底1，在硅基底1的上方刻蝕形成IO器件的多晶硅柵極2。步驟2，光阻材料覆蓋
參照圖2，光刻膠4覆蓋硅襯底1上，刻蝕光刻膠4，使IO器件的多晶硅柵極2以及IO 器件的多晶硅柵極2兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來。步驟3，源漏擴(kuò)展區(qū)離子注入
參照圖2，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜，并同時(shí)注入高能離子(如2中箭頭方向)，應(yīng)當(dāng)注意的是，高能離子的能量根據(jù)IO器件的多晶硅柵極2的厚度進(jìn)行選擇， 不可以穿透多晶硅柵極2。參照圖3，通過LDD和高能離子注入在IO器件的多晶硅柵極2的兩側(cè)分別形成源區(qū)21和漏區(qū)22。步驟4，形成氧化層
去除步驟2中覆蓋的光刻膠4，參照圖3，對IO器件的多晶硅柵極2表面進(jìn)行對晶硅氧化，在IO器件的多晶硅柵極2的兩側(cè)和頂部均形成氧化層5。
IO器件的多晶硅柵極2兩側(cè)的氧化層5位于源區(qū)21和漏區(qū)22的上部。
步驟5，沉積偏移隔離層
參照圖4，分別在IO器件的多晶硅柵極2兩側(cè)的氧化層5的外側(cè)沉積偏移隔離層6。參照圖6，本實(shí)施例中所述減小MOS IO器件GIDL效應(yīng)的方法制備得到的MOS器件，包括硅襯底1，硅襯底1上形成有IO器件的多晶硅柵極2，IO器件的多晶硅柵極2兩側(cè)的硅襯底內(nèi)分別為源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22。在IO器件的多晶硅柵極2的側(cè)面和頂部分別覆蓋有氧化層5，在兩側(cè)氧化層5的外側(cè)還沉積有偏移隔離層6，兩側(cè)的氧化層5和偏移隔離層6分別位于源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22的上方。并且，源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22內(nèi)在形成氧化層5和偏移隔離層6之前注入了高能離子。實(shí)施例2
步驟1，刻蝕形成IO器件和核心器件的多晶硅柵
參照圖1，提供硅基底1，在硅基底1的上方刻蝕形成IO器件的多晶硅柵極2和核心器件的多晶硅柵極3。步驟2，光阻材料覆蓋
參照圖2，光刻膠4覆蓋在核心器件的多晶硅柵極3上，刻蝕光刻膠4，使IO器件的多晶硅柵極2以及IO器件的多晶硅柵極2兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來。步驟3，源漏擴(kuò)展區(qū)離子注入
參照圖2，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜，并同時(shí)注入高能離子(如2中箭頭方向)，應(yīng)當(dāng)注意的是，高能離子的能量根據(jù)IO器件的多晶硅柵極2的厚度進(jìn)行選擇， 不可以穿透多晶硅柵極2。參照圖3，通過LDD和高能離子注入在IO器件的多晶硅柵極2的兩側(cè)分別形成源區(qū)21和漏區(qū)22。步驟4，形成氧化層
去除步驟2中覆蓋的光刻膠4，參照圖3，對IO器件的多晶硅柵極2和核心器件的多晶硅柵極3表面進(jìn)行對晶硅氧化，在IO器件的多晶硅柵極2和核心器件的多晶硅柵極3的兩側(cè)和頂部均形成氧化層5。IO器件的多晶硅柵極2兩側(cè)的氧化層5位于源區(qū)21和漏區(qū)22的上部。
步驟5，沉積偏移隔離層
參照圖4，分別在IO器件的多晶硅柵極2和核心器件的多晶硅柵極3兩側(cè)的氧化層5 的外側(cè)沉積偏移隔離層6。步驟6，核心器件源漏區(qū)的形成
參照圖5，光刻膠4將IO器件的多晶硅柵極2、以及IO器件的多晶硅柵極2兩側(cè)的源區(qū)21和漏區(qū)22覆蓋，刻蝕光刻膠4，使核心器件的多晶硅柵極3、以及核心器件的多晶硅柵極3兩側(cè)的源漏區(qū)預(yù)制備區(qū)暴露出來。對暴露出來的源漏區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入工藝(圖5中箭頭方向)，在核心器件的多晶硅柵極3兩側(cè)形成源區(qū)31和漏區(qū)32 (如圖6所示)。參照圖6，本實(shí)施例中所述減小MOS IO器件GIDL效應(yīng)的方法制備得到的MOS器件，包括硅襯底1，硅襯底1上形成有IO器件的多晶硅柵極2，IO器件的多晶硅柵極2兩側(cè)的硅襯底內(nèi)分別為源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22。在IO器件的多晶硅柵極2的側(cè)面和頂部分別覆蓋有氧化層5，在兩側(cè)氧化層5的外側(cè)還沉積有偏移隔離層6，兩側(cè)的氧化層5和偏移隔離層6分別位于源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22的上方。并且，源區(qū)擴(kuò)展區(qū)21和漏區(qū)擴(kuò)展區(qū)22內(nèi)在形成氧化層5和偏移隔離層6之前注入了高能離子。本實(shí)施例中制備的MOS器件，在硅襯底1上還形成有核心器件的多晶硅柵極3，在 IO器件的核心器件的多晶硅柵極3的側(cè)面和頂部分別覆蓋有氧化層5，在兩側(cè)氧化層5的外側(cè)還沉積有偏移隔離層6，在核心器件的多晶硅柵極3兩側(cè)氧化層5和偏移隔離層6的外側(cè)硅襯底1內(nèi)形成有源區(qū)31和漏區(qū)32。以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種減小MOS IO器件DIDL效應(yīng)的方法，其特征在于，在偏移間隔制程中，形成多晶硅柵后，進(jìn)行源漏擴(kuò)展區(qū)的離子注入，具體步驟包括步驟1，在硅基底上刻蝕形成IO器件的多晶硅柵；步驟2，光阻材料將硅襯底覆蓋，并對光刻膠進(jìn)行刻蝕將IO器件多晶硅柵及IO器件多晶硅柵兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來；步驟3，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏擴(kuò)展區(qū) ’離子注入能量不打穿IO器件多晶硅柵；步驟4，去除剩余光阻材料，對IO器件的多晶硅柵進(jìn)行氧化，在所述多晶硅柵兩側(cè)和頂部形成氧化層；步驟5，在IO器件多晶硅柵的氧化層外側(cè)沉積形成偏移隔離層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，具體步驟包括 步驟1，在硅基底上刻蝕形成IO器件和核心器件的多晶硅柵；步驟2，光阻材料將核心器件區(qū)域覆蓋，并對光刻膠進(jìn)行刻蝕將IO器件多晶硅柵及IO 器件多晶硅柵兩側(cè)源漏擴(kuò)展區(qū)預(yù)制備區(qū)暴露出來；步驟3，對暴露出的源漏擴(kuò)展區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏擴(kuò)展區(qū)；離子注入能量不打穿IO器件多晶硅柵；步驟4，去除剩余光阻材料，對IO器件和核心器件的多晶硅柵進(jìn)行氧化，在所述多晶硅柵兩側(cè)和頂部形成氧化層；步驟5，在IO器件和核心器件的多晶硅柵的氧化層外側(cè)沉積形成偏移隔離層； 步驟6，光阻材料覆蓋IO器件多晶硅柵、以及步驟3中形成的源漏擴(kuò)展區(qū)，刻蝕光阻材料，將核心器件多晶硅柵以及核心器件多晶硅柵兩側(cè)源漏區(qū)預(yù)制備區(qū)暴露出來；對暴露出來的源漏區(qū)預(yù)制備區(qū)進(jìn)行輕摻雜和離子注入，形成源漏區(qū)。
3.—種如權(quán)利要求1所述方法制備的MOS器件，其特征在于，包括硅襯底，所述硅襯底上方形成有IO器件柵極，在所述柵極的兩側(cè)和頂部均覆蓋氧化層，所述氧化層外側(cè)沉積有偏移隔離層；其中，在IO器件柵極兩側(cè)硅襯底中的源漏擴(kuò)展區(qū)內(nèi)在形成氧化層之前注入高言旨1 子。
4.根據(jù)權(quán)利要求3所述的MOSIO器件，其特征在于，所述IO器件柵極兩側(cè)的氧化層和偏移隔離層位于所述源漏擴(kuò)展區(qū)的上方。
5.根據(jù)權(quán)利要求3所述的MOSIO器件，其特征在于，所述硅襯底上還包括核心器件柵極。
6.根據(jù)權(quán)利要求5所述的MOSIO器件，其特征在于，所述核心器件柵極的兩側(cè)和頂部均覆蓋氧化層。
7.根據(jù)權(quán)利要求6所述的MOSIO器件，其特征在于，所述核心器件柵極的兩側(cè)氧化層的外側(cè)還可以沉積有偏移隔離層。
全文摘要
本發(fā)明提供的減小MOS IO器件GIDL效應(yīng)的方法，在具備偏移隔離層的制程中，在多晶硅柵刻蝕形成后，先進(jìn)行IO器件的源漏擴(kuò)展區(qū)的離子注入，然后進(jìn)行多晶硅氧化和沉積偏移隔離層。MOS IO器件源漏擴(kuò)展區(qū)離子注入后，進(jìn)行多晶硅氧化和偏移隔離層沉積，這一熱效應(yīng)制程使得MOS IO源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生BTBT(bandtobandtunneling)漏電流，減小了MOS IO器件的GIDL效應(yīng)，從而降低器件的漏電流。
文檔編號H01L21/265GK102446771SQ20111035625
公開日2012年5月9日 申請日期2011年11月11日 優(yōu)先權(quán)日2011年11月11日
發(fā)明者謝欣云, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司