一種場效應(yīng)器件及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種場效應(yīng)器件及其制備方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制作工藝的演進(jìn)，電子器件的尺寸逐漸縮減，為芯片帶來速度、集成度、功耗以及成本等方面的改善，但隨著電子器件的尺寸接近物理極限，芯片的功率密度也隨之提高，并且成為限制半導(dǎo)體工藝演進(jìn)的瓶頸。
[0003]為了能夠繼續(xù)獲得新工藝技術(shù)對芯片特性的提升，晶體管的功耗必須降低，其中降低晶體管功耗的最有效途徑是減小供電電壓，但由于金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)的載流子熱力學(xué)輸運(yùn)機(jī)制限制，其亞閾值擺幅的下限為60mV/dec，降低器件的供電電壓會帶來器件亞閾電流的增大，導(dǎo)致器件的總的泄露電流增大。隧穿場效應(yīng)晶體管(Tunnel Field EffectTransistor，TFET)由于其獨(dú)特的帶間隧穿的量子力學(xué)機(jī)制，器件的亞閾值擺幅可以突破60mV/dec的限制，在保證器件電流驅(qū)動能力的同時(shí)，實(shí)現(xiàn)器件供電電壓的降低。另外，TFET還具有較弱的短溝道效應(yīng)、關(guān)態(tài)電流低的優(yōu)點(diǎn)，被業(yè)界認(rèn)為是可以取代MOSFET的潛力器件架構(gòu)。
[0004]一種現(xiàn)有的傳統(tǒng)N型TFFT晶體管如圖1所示，源區(qū)101為P+摻雜區(qū)域，漏區(qū)102為N+摻雜區(qū)域，TFET在關(guān)閉狀態(tài)時(shí)，即沒有施加?xùn)艍旱臅r(shí)候，只有極小的泄漏電流；TFET開啟時(shí)，即施加了一定的柵壓的時(shí)候，溝道區(qū)103中的電子濃度達(dá)到簡并狀態(tài)，溝道區(qū)103與源區(qū)101形成隧道結(jié)，能帶發(fā)生彎曲，源區(qū)101的導(dǎo)帶與溝道區(qū)103的價(jià)帶重疊，發(fā)生載流子帶間隧穿，溝道區(qū)103產(chǎn)生電流，其隧穿機(jī)制屬于點(diǎn)隧穿的范疇，即載流子隧穿方向與柵電場不在同一方向。
[0005]但是如圖1a所示的TFFT晶體管，具有如下缺點(diǎn):
[0006]1、源區(qū)的導(dǎo)帶與溝道的價(jià)帶重疊，產(chǎn)生的隧穿機(jī)制是點(diǎn)隧穿機(jī)制，即載流子隧穿方向與柵電場不在同一方向，因此柵壓的靜電控制作用弱，載流子隧穿效率低；
[0007]2、漏區(qū)電場干擾隧穿結(jié)的形成，影響器件閾值電壓，同時(shí)使亞閾值擺幅退化；
[0008]3、傳統(tǒng)的TFET結(jié)構(gòu)為平面結(jié)構(gòu)，占用襯底面積大，影響集成密度。
[0009]另一種現(xiàn)有的線隧穿機(jī)制的N型TFET晶體管如圖1b所示，柵極204與源區(qū)201部分重疊，柵極204和重?fù)诫s的源區(qū)201之間存在輕摻雜的外延層205，在柵電場的作用下，外延層205的載流子積累，最終與源區(qū)201形成隧穿結(jié)，這種器件結(jié)構(gòu)中，載流子隧穿方向與柵電場平行。
[0010]如圖1b所示的TFET晶體管中載流子隧穿方向與柵電場平行，柵控能力得到加強(qiáng)，并且隧穿電流大小還可以通過柵源的重疊面積進(jìn)行調(diào)控，有效的改善了圖1a所示TFET晶體管的第I種缺陷。
[0011]但是器件消耗的襯底面積也增加，從而降低了晶體管的集成密度，另外，平面結(jié)構(gòu)采用源取代技術(shù)，會損傷外延層，導(dǎo)致器件特性下降。

【發(fā)明內(nèi)容】

[0012]本發(fā)明實(shí)施例提供了一種場效應(yīng)器件及其制備方法，用于解決現(xiàn)有的隧穿晶體管存在的上述多種缺陷。
[0013]本發(fā)明的第一方面提供一種場效應(yīng)器件，包括:
[0014]具有第一種摻雜類型的半導(dǎo)體襯底；
[0015]在所述半導(dǎo)體襯底表面形成的、具有第一種摻雜類型的漏區(qū)；
[0016]在所述漏區(qū)表面形成的凸體，所述凸體為垂直于所述漏區(qū)表面的、具有第一種摻雜類型的鰭條或者納米線；
[0017]在所述凸體以外的漏區(qū)表面形成的柵極，所述柵極高于所述凸體；
[0018]在所述柵極與所述漏區(qū)之間和所述柵極與所述凸體之間形成的柵介質(zhì)層；
[0019]在所述柵介質(zhì)層和所述凸體組成的結(jié)構(gòu)表面形成的半導(dǎo)體薄膜，作為口袋層；
[0020]在所述口袋層表面形成的源區(qū)，所述源區(qū)是具有第二種摻雜類型的半導(dǎo)體襯底；
[0021]所述凸體作為所述漏區(qū)和所述源區(qū)之間的溝道。
[0022]結(jié)合本發(fā)明的第一方面，本發(fā)明第一方面的第一種可能實(shí)現(xiàn)方式中，所述場效應(yīng)器件還包括:
[0023]分別在所述源區(qū)、所述漏區(qū)及所述源區(qū)上形成的電極。
[0024]結(jié)合本發(fā)明的第一方面，本發(fā)明第一方面的第二種可能實(shí)現(xiàn)方式中，所述源區(qū)和所述口袋層組成隧穿結(jié)，所述隧穿結(jié)通過柵極電場控制載流子的隧穿，能夠?qū)崿F(xiàn)器件內(nèi)電流的通和斷。
[0025]結(jié)合本發(fā)明的第一方面、本發(fā)明第一方面的第一種可能實(shí)現(xiàn)方式或本發(fā)明第一方面的第二種可能實(shí)現(xiàn)方式，本發(fā)明第一方面的第三種可能實(shí)現(xiàn)方式中:
[0026]所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；
[0027]或，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0028]結(jié)合本發(fā)明的第一方面、本發(fā)明第一方面的第一種可能實(shí)現(xiàn)方式或本發(fā)明第一方面的第二種可能實(shí)現(xiàn)方式，本發(fā)明第一方面的第四種可能實(shí)現(xiàn)方式中:
[0029]所述半導(dǎo)體襯底為體硅、絕緣體上的硅、鍺或II1-V族化合物半導(dǎo)體材料，所述納米線和鰭條為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述口袋層為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述源區(qū)為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述柵介質(zhì)層第一部分為二氧化硅、氮化硅、高介電材料或其他介電絕緣材料，所述柵極為金屬、合金或摻雜的多晶硅。
[0030]結(jié)合本發(fā)明第一方面的第一種可能實(shí)現(xiàn)方式，本發(fā)明第一方面的第五種可能實(shí)現(xiàn)方式中:
[0031]所述電極為鋁或銅或鋁合金或銅合金；
[0032]所述隔離物為二氧化硅、氮化硅或氮氧化硅。
[0033]本發(fā)明第二方面提供一種如上所述的場效應(yīng)器件的制備方法，包括:
[0034]在具有第一種摻雜類型的半導(dǎo)體襯底表面形成可替代源薄膜層；
[0035]在所述可替代源薄膜層表面沉積硬掩膜層，并通過光刻和刻蝕工藝定義出器件凸體和漏區(qū)的位置，所述凸體為具有第一種摻雜類型的鰭條或者納米線；
[0036]以所述硬掩膜層為掩膜，通過反應(yīng)離子刻蝕技術(shù)刻蝕所述可取代源薄膜層和所述半導(dǎo)體襯底，形成所述凸體；
[0037]以所述硬掩膜層為掩膜，通過對所述半導(dǎo)體襯底進(jìn)行第一種摻雜類型的離子注入，并退火激活所述注入離子，形成所述漏區(qū)；
[0038]在所形成的結(jié)構(gòu)表面形成柵介質(zhì)層第一部分；
[0039]在所述柵介質(zhì)層第一部分之上形成柵極，并刻蝕所述柵極和所述柵介質(zhì)層第一部分，暴露出所述硬掩膜層；
[0040]在所述柵極的暴露表面形成柵介質(zhì)層第二部分，并移除所述硬掩模層和所述可替代源薄膜層，所述柵介質(zhì)層第一部分和所述柵介質(zhì)層第二部分組成器件的柵介質(zhì)層；
[0041]在所形成的結(jié)構(gòu)表面形成半導(dǎo)體薄膜，作為口袋層；
[0042]在所述口袋層表面形成源區(qū)，所述源區(qū)是具有第二種摻雜類型的板導(dǎo)體襯底。
[0043]結(jié)合本發(fā)明第二方面，本發(fā)明第二方面的第一種可能的實(shí)現(xiàn)方式中，還包括:
[0044]通過光刻和刻蝕技術(shù)打開漏區(qū)和源區(qū)以及柵極的電極窗口，在電極窗口沉積金屬，分別在漏區(qū)和源區(qū)以及柵極上形成電極。
[0045]結(jié)合本發(fā)明第二方面或本發(fā)明第二方面的第一種可能的實(shí)現(xiàn)方式，本發(fā)明第二方面的第二種可能的實(shí)現(xiàn)方式中:
[0046]所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；
[0047]或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0048]結(jié)合本發(fā)明第二方面或本發(fā)明第二方面的第一種可能的實(shí)現(xiàn)方式，本發(fā)明第二方面的第三種可能的實(shí)現(xiàn)方式中:
[0049]所述可替代源薄膜層為多晶硅、多晶鍺或者其他類似材料，所述硬掩膜層為耐離子刻蝕的材料。
[0050]由上可見，本發(fā)明實(shí)施例的場效應(yīng)器件，通過形成口袋層，在口袋層表面形成源區(qū)，口袋層與源區(qū)構(gòu)成器件的隧穿結(jié)，因而，具有如下技術(shù)效果:
[0051](I)、該器件采