專利名稱：帶有氮摻雜的高-k電介質和二氧化硅的多晶硅柵極的制作方法
技術領域：
本發(fā)明大體上涉及的是集成電路，而更具體地涉及的是多晶硅柵扱。
背景技術：
多晶硅被廣泛地用于集成電路，其在金屬-氧化物-半導體場效應晶體管(MOSFET)和互補金屬-氧化物-半導體(CMOS)處理技術中作為導電的柵極材料。多晶硅柵極通常重摻雜有η-型或P-型的摻雜材料。然而，在具有ニ氧化硅(SiO2)柵極介電層的多晶硅柵極結構中，多晶硅摻雜材料(例如，用于P+多晶硅柵極的硼)擴散穿過SiO2層并且進入到SiO2層下方的襯底的溝道區(qū)域中。這導致了多晶硅的消耗，從而降低了器件的驅動電流
發(fā)明內容
為了解決現有技術中所存在的缺陷，根據本發(fā)明的ー個方面，提供了ー種多晶硅柵極結構，包括襯底；ニ氧化硅層，設置在所述襯底上方；氮摻雜的高_k介電層，設置在所述ニ氧化硅層上方；以及多晶硅柵極，設置在所述氮摻雜的高_k介電層上方。在該多晶硅柵極結構中，所述襯底包含硅；或者所述氮摻雜的高_k介電層包含HfON ;或者所述多晶硅柵極包括P-型半導體材料，所述P-型半導體材料是硼。在該多晶硅柵極結構中，所述多晶硅柵極包括η-型半導體材料；或者所述氮摻雜的高_k介電層摻雜有大約8%至大約9%劑量的氦；或者所述氮摻雜的高-k介電層和所述ニ氧化硅層的厚度比大約為I : 4。在該多晶硅柵極結構中，所述氮摻雜的高-k介電層的厚度為大約4A至大約12A;或者所述ニ氧化硅層的厚度為大約5 A至大約45 A。根據本發(fā)明的另一方面，提供了一種制造多晶硅柵極結構的方法，包括在襯底上方形成ニ氧化硅層；在所述ニ氧化硅層上方形成氮摻雜的高-k介電層；以及在所述氮摻雜的高-k介電層上方形成多晶硅柵極。在該方法中，形成所述氮摻雜的高_k介電層包括在所述ニ氧化硅層上方沉積高-k介電層；以及以氮摻雜所述高_k介電層，S卩，以大約8 %至大約9 %劑量的氮摻雜所述高-k介電層。在該方法中，形成所述多晶硅柵極包括在所述氮摻雜的高_k介電層上方沉積多晶硅層；以及以半導體摻雜物摻雜所述多晶硅層；或者所述氮摻雜的高_k介電層與所述ニ氧化硅層的厚度比為大約I : 4。在該方法中，所述半導體摻雜物是P-型半導體材料，所述半導體摻雜物是硼；或者所述半導體摻雜物是η-型半導體材料。根據本發(fā)明的又一方面，提供了ー種具有多晶硅柵極結構的集成電路，包括硅襯底；ニ氧化硅層，設置在所述硅襯底上方；氮摻雜的高-k介電層，設置在所述ニ氧化硅層上方；以及包含硼的多晶硅柵極，設置在所述氮摻雜的高-k介電層上方。
在該集成電路中，所述氮摻雜的高_k介電層包含HfON。


將結合附圖所進行的以下描述作為參考，其中圖I是示出了根據ー些實施例帶有氮摻雜的高_k電介質和ニ氧化硅的示例性多晶娃棚極的不意圖。圖2是根據一些實施例制造圖I所示的示例性多晶硅柵極的方法的流程圖。
具體實施例方式下面，詳細討論本發(fā)明各實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現的可應用的概念。所討論的具體實施例僅僅示出了制造和使 用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。圖I是根據一些實施例的帶有氮摻雜的高_k電介質和ニ氧化硅的示例性多晶硅柵極的示意圖。多晶硅柵極結構100示出了襯底102、SiO2層104、氮摻雜的高-k介電層106、多晶硅柵極108以及多晶硅柵極摻雜物110。在一些實施例中，襯底102包括硅。在一些其他實施例中，襯底102可以選擇性地或額外地包括其他元素半導體，諸如，鍺。襯底102還可以包括化合物半導體，諸如，碳化硅、神化鎵、神化銦、磷化銦或其他適當的材料。襯底102可以包括外延層。例如，襯底102可以具有覆蓋在體半導體上的外延層。另外，為了增強性能，襯底102可以被應變。例如，外延層可以包括與那些通過包括選擇性外延生長(SEG)的エ藝所形成的體半導體的材料(諸如，覆蓋在體硅上的硅鍺層或覆蓋在體硅鍺上的硅層)不同的半導體材料。另外，襯底102可以包括絕緣體上半導體(SOI)結構。在各個實施例中，襯底102包括通過エ藝(諸如，通過注氧隔離(SIMOX)形成的埋入氧化物(BOX)層。在一些實施例中，襯底102可以包括各種摻雜阱和其他摻雜部件，這些摻雜阱和摻雜部件被配置和連接形成各種微電子器件，諸如，包括互補MOSFET (CMOS)的金屬-絕緣體-半導體場效應晶體管(MOSFET)、包括CMOS成像傳感器(CIS)的成像傳感器、微電子機械系統(tǒng)(MEMS)和/或其他適當的有源和/或無源器件。這些摻雜阱和其他的摻雜部件包括通過摻雜エ藝(諸如，離子注入)形成的P-型摻雜區(qū)域和/或η-型摻雜區(qū)域。SiO2層104和氮摻雜的高_k介電層106形成了柵極絕緣體?？梢酝ㄟ^硅的熱氧化來獲得高品質的SiO2膜。熱的SiO2形成了帶有硅的平滑且低缺陷的界面，并且也可以通過化學氣相沉積(CVD)沉積該界面。與介電常數為3. 9的SiO2相比，氮摻雜的高-k介電層106包括具有高介電常數k的介電材料，例如，HfON。可以通過沉積高_k介電材料(諸如，Hf O2、Hf S i O4、ZrO2、Zr Si O4等)，并且隨后向該高k介電材料摻雜氮來形成氮摻雜的高_k介電層106?？梢允褂美纾瘜W氣相沉積(CVD)或物理氣相沉積(PVD)エ藝來沉積高_k介電材料。在一些實施例中，通過利用N2等離子體的等離子體氮化(去耦等離子體氮化，DPN)進行氮摻雜，該方法能夠將氮結合在高_k介電層頂面上，從而形成氮摻雜的高_k介電層106來防止多晶硅柵極摻雜物材料110 (例如，硼)擴散到SiO2層104以及襯底102的器件溝道區(qū)域112中。在一些實施例中，氮摻雜的高_k介電層106具有大約為8-9%劑量的氮。在一些實施例中，SiO2層104的厚度可以是大約15 A至大約45A，而高-k柵極介電層106的厚度可以是大約4A至大約12A。每個Sio2層104的厚度和每個氮摻雜的高_k介電層106的厚度以及兩個層104與106的厚度比都可以根據每種應用而進行調節(jié)。例如，在一些實施例中氮摻雜的高-k介電層106與ニ氧化硅層104的厚度比大約為I : 4。在其他實施例中，該比例可以是不同的值，例如，I 3、1 5等。多晶硅柵極108摻雜有η-型和/或ρ-型半導體材料。對于η-型半導體材料而言，與溶劑原子相比，摻雜原子通常具有一價或多價的電子。一個實例是將第V族元素(具有五價電子的磷、神或銻)摻雜第IV族元素(例如，具有四價電子的硅、鍺或錫)。對于P-型半導體材料而言，第III族元素(例如，具有三價電子的硼、鋁、銦或鎵)可以被用干與第IV族元素(例如，具有四價電子的娃)摻雜。在沒有氮摻雜的高_k介電層106的情況下，一些多晶硅柵極摻雜物110 (例如，硼)可以擴散到柵極介電區(qū)域114以及襯底102中的器件溝道區(qū)域112中。硼擴散到器件 溝道區(qū)域112中導致器件閾值電壓(Vt)漂移。積累在柵極介電區(qū)域114處的硼擴散導致大量電子陷阱，從而妨礙了有效的柵極控制。多晶硅柵極界面116外的硼擴散導致了多晶硅消耗，該消耗減小了柵極介電電容(Cm)和驅動電流。通過使用氮摻雜的高_k介電層106(例如，HfON)有效地阻止了硼擴散。另外，通過柵極電介質的泄漏電流減小了，并且可以同時將等效氧化物厚度(EOT)控制到期望的規(guī)格。在一些實施例中，在氮摻雜的高-k介電層106和ニ氧化硅層104的厚度比大約為I : 4的情況下，這導致驅動電流増大，例如，開/關電流比(ImZXff)増大了 20-30%。另外，當將硅用于襯底102吋，SiO2層104提供了與硅襯底102的極好的界面，該界面帶有低界面陷阱
山I又ο圖2是根據一些實施例用于制造圖I所示的示例性多晶硅柵極的方法的流程圖。在步驟202中，在襯底上方形成ニ氧化硅層。在步驟204中，在ニ氧化硅層上方形成氮摻雜的高_k介電層。在步驟206中，在氮摻雜的高_k介電層上方形成多晶硅柵極。在各個實施例中，形成氮摻雜的高_k介電層包括在ニ氧化硅層上方沉積氮高_k介電層以及利用氮摻雜高_k介電層。例如，可以通過N2等離子體(去耦等離子體氮化，DPN)進行等離子體氮化，該等離子體氮化能夠將氮結合在高_k介電層頂面上，從而防止多晶硅柵極摻雜物擴散到ニ氧化硅層和襯底的器件溝道區(qū)域中。在一些實施例中，該高_k介電層摻雜有劑量從大約8%至大約9%的氮。形成多晶硅柵極包括在氮摻雜的高_k介電層上方沉積多晶硅層以及利用半導體摻雜物摻雜該多晶硅層。在一些實施例中，半導體摻雜物是P-型半導體材料，例如，硼。在其他一些實施例中，半導體摻雜物是η-型半導體材料。在一些實施例中，氮摻雜的高-k介電層與ニ氧化硅層的厚度比大約為I : 4。在其他實施例中，該比例可以是不同的值例如，I 3、1 5 等。根據ー些實施例，多晶硅柵極結構包括襯底、設置在襯底上方的ニ氧化硅層、設置在ニ氧化硅層上方的氮摻雜的高_k介電層以及設置在氮摻雜的高_k介電層上方的多晶硅柵極。根據ー些實施例，用于制造多晶硅柵極結構的方法包括在襯底上方形成ニ氧化硅層。氮摻雜的高_k介電層形成在ニ氧化硅層上方。多晶硅柵極形成在氮摻雜的高_k介電層上方。本領域技術人員可以理解，可以存在本發(fā)明的多種實施例變化。盡管已經詳細地描述了實施例及其特征，應該理解可以在不背離實施例的主g和范圍的情況下，做各種改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的エ藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員容易理解，通過公開的實施例，現有的或今后開發(fā)的用于執(zhí)行與根據此處所述的相應的實施例基本相同的功能或獲 得基本相同結果的エ藝、機器、制造，材料組分、裝置、方法或步驟根據本發(fā)明可以被使用。以上方法實施例示出了示例性的步驟，但不要求必須按照所示順序執(zhí)行這些步驟。根據本發(fā)明的實施例的主g和范圍，可以對這些步驟進行添加、替換、改變順序和/或視情況的去除。結合了不同權利要求和/或實施例的實施例都處在本發(fā)明的范圍內并且本領域的技術人員在閱讀本發(fā)明之后可以理解。
權利要求
1.一種多晶娃柵極結構,包括 襯底； ニ氧化硅層，設置在所述襯底上方； 氮摻雜的高-k介電層，設置在所述ニ氧化硅層上方；以及 多晶硅柵極，設置在所述氮摻雜的高-k介電層上方。
2.根據權利要求I所述的多晶硅柵極結構，其中，所述襯底包含硅；或者 所述氮摻雜的高_k介電層包含HfON ;或者 所述多晶硅柵極包括P-型半導體材料，所述P-型半導體材料是硼。
3.根據權利要求I所述的多晶硅柵極結構，其中，所述多晶硅柵極包括η-型半導體材料；或者 所述氮摻雜的高_k介電層摻雜有大約8%至大約9%劑量的氮；或者 所述氮摻雜的高_k介電層和所述ニ氧化硅層的厚度比大約為I : 4。
4.根據權利要求I所述的多晶硅柵極結構，其中，所述氮摻雜的高_k介電層的厚度為大約4 A至大約12A;或者 所述ニ氧化硅層的厚度為大約5 A至大約45人。
5.一種制造多晶硅柵極結構的方法，包括 在襯底上方形成ニ氧化硅層； 在所述ニ氧化硅層上方形成氮摻雜的高-k介電層；以及 在所述氮摻雜的高_k介電層上方形成多晶硅柵扱。
6.根據權利要求5所述的方法，其中，形成所述氮摻雜的高-k介電層包括 在所述ニ氧化硅層上方沉積高-k介電層；以及 以氮摻雜所述高_k介電層，其中，以大約8%至大約9%劑量的氮摻雜所述高-k介電層。
7.根據權利要求5所述的方法，其中，形成所述多晶硅柵極包括 在所述氮摻雜的高-k介電層上方沉積多晶硅層；以及 以半導體摻雜物摻雜所述多晶硅層；或者 所述氮摻雜的高-k介電層與所述ニ氧化硅層的厚度比為大約I : 4。
8.根據權利要求7所述的方法，其中，所述半導體摻雜物是P-型半導體材料，所述半導體摻雜物是硼；或者 所述半導體摻雜物是η-型半導體材料。
9.一種具有多晶娃棚極結構的集成電路，包括 娃襯底； ニ氧化硅層，設置在所述硅襯底上方； 氮摻雜的高-k介電層，設置在所述ニ氧化硅層上方；以及 包含硼的多晶硅柵極，設置在所述氮摻雜的高-k介電層上方。
10.根據權利要求9所述的集成電路，其中，所述氮摻雜的高_k介電層包含HfON。
全文摘要
一種多晶硅柵極結構包括襯底、設置在襯底上方的二氧化硅層、設置在二氧化硅層上方的氮摻雜的高-k介電層以及設置在氮摻雜的高-k介電層上方的多晶硅柵極。本發(fā)明還公開了一種帶有氮摻雜的高-K電介質和二氧化硅的多晶硅柵極。
文檔編號H01L29/51GK102820329SQ20111034393
公開日2012年12月12日 申請日期2011年11月2日 優(yōu)先權日2011年6月8日
發(fā)明者黃靖謙, 邱盈翰, 王琳松 申請人:臺灣積體電路制造股份有限公司