專利名稱：一種SiGe HBT工藝中的PIS電容器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種SiGe HBT工藝中的PIS電容器。本發(fā)明還涉及一種SiGe HBT工藝中的PIS電容器的制造方法。
背景技術(shù)：
在射頻應(yīng)用中，需要越來越高的器件特征頻率，RFCMOS雖然在先進(jìn)的工藝技術(shù)中可實現(xiàn)較高頻率，但還是難以完全滿足射頻要求，如很難實現(xiàn)40GHz以上的特征頻率，而且先進(jìn)工藝的研發(fā)成本也是非常高；化合物半導(dǎo)體可實現(xiàn)非常高的特征頻率器件，但由于材料成本高、尺寸小的缺點，加上大多數(shù)化合物半導(dǎo)體有毒，限制了其應(yīng)用。SiGe HBT則是超高頻器件的很好選擇，首先其利用SiGe與Si的能帶差別，提高發(fā)射區(qū)的載流子注入效率，增大器件的電流放大倍數(shù)；其次利用SiGe基區(qū)的高摻雜，降低基區(qū)電阻，提高特征頻率 ’另外SiGe工藝基本與硅工藝相兼容，因此SiGe HBT已經(jīng)成為超高頻器件的主力軍。常規(guī)的SiGe HBT采用高摻雜的集電區(qū)埋層，以降低集電區(qū)電阻，另外采用深槽隔離降低集電區(qū)和襯底之間的寄生電容，改善HBT的頻率特性。該器件工藝成熟可靠，但主要缺點有:1。集電區(qū)外延成本高；2。深槽隔離工藝復(fù)雜，而且成本較高，功能單一。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是一種SiGe HBT工藝中的PIS電容器打破SiGe HBT工藝中沒有Pis電容相關(guān)結(jié)構(gòu)的局限，使SiGe HBT工藝增加一種器件選擇。為解決上述技術(shù)問題，本發(fā)明的SiGe HBT工藝中的PIS電容器，包括:硅襯底、淺溝槽隔離、P阱、P型重?fù)诫s區(qū)、氧化層、鍺硅外延層、隔離側(cè)墻、接觸孔和金屬線，所述硅襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重?fù)诫s區(qū)，所述淺溝槽隔離與P阱、P型重?fù)诫s區(qū)相鄰，所述P型重?fù)诫s區(qū)上具有氧化層，所述氧化層上具有鍺硅外延層，所述隔離側(cè)墻與氧化層、鍺硅外延層相鄰，所述P阱和鍺硅外延層通過接觸孔引出連接金屬線作為電容器的兩端。所述P阱中具有硼。所述P型重?fù)诫s區(qū)中具有硼或氟化硼。所述多晶硅外延層中具有硼或氟化硼。所述氧化層厚度為5納米 30納米。本發(fā)明SiGe HBT工藝中的PIS電容器的制作方法，包括:(I)在硅襯底上注入形成P阱；(2)制作淺溝槽隔離；(3) P型重?fù)诫s注入形成P型重?fù)诫s區(qū)；(4)沉積氧化層；(5)生長鍺硅外延層； (6)刻蝕，隔離墻生成；
(7)將P阱和鍺硅外延層通過接觸孔引出連接金屬線。實施步驟(I)時，注入雜質(zhì)為硼，能量為50Kev 500Kev,劑量為5ellcm_2 5el3cm2。實施步驟(3)時，注入雜質(zhì)為硼或者氟化硼，能量為5Kev 50Kev，劑量為5el4cm 2 Ie 17cm 2。實施步驟(5)時,注入雜質(zhì)為硼或者氟化硼，能量條件為5Kev lOOKev、劑量為lel4cm 2 Ie 17cm 2。本發(fā)明的PIS電容器及其制造方法打破SiGe HBT工藝中沒有MOS相關(guān)結(jié)構(gòu)的局限，使SiGe HBT工藝增加一種器件選擇。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明:圖1是本發(fā)明PIS電容器的示意圖。圖2是本發(fā)明PIS電容器制作方法的流程圖。圖3是本發(fā)明制作方法的示意圖一，顯示步驟(I) (3)的內(nèi)容。圖4是本發(fā)明制作方法的示意圖二，顯示步驟(4)的內(nèi)容。圖5是本發(fā)明制作方法的示意圖三，顯示步驟(5)的內(nèi)容。圖6是本發(fā)明制作方法的示意圖四，顯示步驟(6)的內(nèi)容。附圖標(biāo)記說明I是硅襯底2是淺溝槽隔離3 是 P 阱4是P型重?fù)诫s區(qū)5是氧化層6是鍺硅外延層7是隔離側(cè)墻8是接觸孔9是金屬線
具體實施例方式如圖1所示，本發(fā)明的PIS電容器，包括:硅襯底1、淺溝槽隔離2、P阱3、P型重?fù)诫s區(qū)4、氧化層5、鍺硅外延層6、隔離側(cè)墻7、接觸孔8和金屬線8，所述硅襯底I上具有淺溝槽隔離2和P阱3，所述P阱3上具有P型重?fù)诫s區(qū)4，所述淺溝槽隔離2與P阱3、P型重?fù)诫s區(qū)4相鄰，所述P型重?fù)诫s區(qū)4上具有氧化層5，所述氧化層5上具有鍺硅外延層6，所述隔離側(cè)墻7與氧化層5、鍺硅外延層6相鄰，所述P阱3和鍺硅外延層6通過接觸孔8引出連接金屬線9作為電容器的兩端。如圖2所示，本發(fā)明PIS電容器的制造方法的一實施例，包括:(I)如圖3所示，在硅襯底I上注入形成P阱3 ;(2)制作淺溝槽隔離2 ；
(3) P型重?fù)诫s注入形成P型重?fù)诫s區(qū)4 ；(4)如圖4所示，沉積氧化層5 ；(5)如圖5所示，生長鍺硅外延層6 ；(6)如圖6所示，刻蝕，隔離墻生成7 ；(7)將P阱3和鍺硅外延層6通過接觸孔7引出連接金屬線8，形成如圖1所示PIS電容器。以上通過具體實施方式
和實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種SiGe HBT工藝中的PIS電容器，其特征是，包括:硅襯底、淺溝槽隔離、P阱、P型重?fù)诫s區(qū)、氧化層、鍺硅外延層、隔離側(cè)墻、接觸孔和金屬線，所述硅襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重?fù)诫s區(qū)，所述淺溝槽隔離與P阱、P型重?fù)诫s區(qū)相鄰，所述P型重?fù)诫s區(qū)上具有氧化層，所述氧化層上具有鍺硅外延層，所述隔離側(cè)墻與氧化層、鍺硅外延層相鄰，所述P阱和鍺硅外延層通過接觸孔引出連接金屬線作為電容器的兩端。
2.按權(quán)利要求1所述的PIS電容器，其特征是:所述P阱中具有硼。
3.按權(quán)利要求1所述的PIS電容器，其特征是:所述P型重?fù)诫s區(qū)中具有硼或氟化硼。
4.按權(quán)利要求1所述的PIS電容器，其特征是:所述多晶硅外延層中具有硼或氟化硼。
5.按權(quán)利要求1所述的PIS電容器，其特征是:所述氧化層厚度為5納米 30納米。
6.一種SiGe HBT工藝中的PIS電容器的制作方法，其特征是，包括: (1)在硅襯底上注入形成P阱； (2)制作淺溝槽隔離； (3)P型重?fù)诫s注入形成P型重?fù)诫s區(qū)； (4)沉積氧化層； (5)生長鍺硅外延層； (6)刻蝕，隔離墻生成； (7)將P阱和鍺硅外延層通過接觸孔引出連接金屬線。
7.按權(quán)利要求6所述的制作方法，其特征是:實施步驟(I)時，注入雜質(zhì)為硼，能量為50Kev 500Kev，劑量為 5ellcm 2 5el3cm 2。
8.按權(quán)利要求6所述的制作方法，其特征是:實施步驟(3)時，注入雜質(zhì)為硼或者氟化刪，能量為5Kev 50Kev，劑量為5el4cm 2 Ie 17cm 2。
9.按權(quán)利要求6所述的制作方法，其特征是:實施步驟(5)時，注入雜質(zhì)為硼或者氟化刪，能量條件為5Kev lOOKev、劑量為lel4cm 2 lel7cm 2。
全文摘要
本發(fā)明公開了一種SiGe HBT工藝中的PIS電容器，包括硅襯底、淺溝槽隔離、P阱、P型重?fù)诫s區(qū)、氧化層、鍺硅外延層、隔離側(cè)墻、接觸孔和金屬線，所述硅襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重?fù)诫s區(qū)，所述淺溝槽隔離與P阱、P型重?fù)诫s區(qū)相鄰，所述P型重?fù)诫s區(qū)上具有氧化層，所述氧化層上具有鍺硅外延層，所述隔離側(cè)墻與氧化層、鍺硅外延層相鄰，所述P阱和鍺硅外延層通過接觸孔引出連接金屬線作為電容器的兩端。本發(fā)明還公開了所述PIS電容器的制作方法。本發(fā)明的PIS電容器及其制造方法打破SiGe HBT工藝中沒有PIS電容相關(guān)結(jié)構(gòu)的局限，使SiGe HBT工藝增加一種器件選擇。
文檔編號H01L21/02GK103094361SQ20111034313
公開日2013年5月8日 申請日期2011年11月3日 優(yōu)先權(quán)日2011年11月3日
發(fā)明者劉冬華, 段文婷, 錢文生, 胡君, 石晶 申請人:上海華虹Nec電子有限公司