專利名稱：一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種晶體管及其制備方法，特別是涉及一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管及其制備方法。
背景技術(shù)：
近年來，以硅集成電路為核心的微電子技術(shù)得到了迅速的發(fā)展，集成電路芯片的發(fā)展基本上遵循摩爾定律，即半導(dǎo)體芯片集成度以每18個(gè)月翻一番的速度增長(zhǎng)。在過去一段時(shí)間里，微電子技術(shù)的進(jìn)步是以不斷優(yōu)化材料、工藝和流程的成本效益為基礎(chǔ)的。然而，隨著微電子技術(shù)的發(fā)展，常規(guī)的硅基CMOS晶體管按比例縮小已變得越來越困難。而且，現(xiàn)今利用MOSFET制造的大多數(shù)電子產(chǎn)品，出現(xiàn)以下主要問題第一，由于MOSFET溝道縮短導(dǎo) 致漏電變大，即使關(guān)機(jī)或待機(jī)中也會(huì)不斷消耗電力。IBM引用歐盟的報(bào)告指出，10%的家庭和辦公室電力都是浪費(fèi)在電子產(chǎn)品的待機(jī)狀態(tài)。第二，傳統(tǒng)MOSFET受物理機(jī)制的限制，其亞閾值擺幅較高。解決以上問題的方案之一就是采用隧穿場(chǎng)效應(yīng)晶體管(Tunnel FET TFET)結(jié)構(gòu)，與傳統(tǒng)的MOSFET相比，由于工作原理不同，可進(jìn)一步縮小電路的尺寸，具有低漏電流、低亞閥值擺幅、低功耗等優(yōu)異特性，但硅基隧穿場(chǎng)效應(yīng)晶體管的ON電流偏小，雖然采用窄禁帶材料(如Ge，SiGe等)可提高ON電流，但會(huì)導(dǎo)致OFF電流增加。采用鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，在增加ON電流的同時(shí)保持小的OFF電流。但鍺硅異質(zhì)結(jié)的主要是通過外延技術(shù)制備，在高鍺組份情況下，由于Ge和Si之間4. 2%的晶格失配的限制，材料生長(zhǎng)超過其臨界厚度時(shí)就會(huì)產(chǎn)生大量的缺陷，導(dǎo)致器件漏電增加。而且，器件對(duì)薄膜厚度也有一定要求，太薄了器件工藝很難實(shí)現(xiàn)。因此，需要一種可行的辦法實(shí)現(xiàn)高質(zhì)量鍺硅異質(zhì)結(jié)結(jié)構(gòu)、又具有一定薄膜厚度的方法，以實(shí)現(xiàn)高性能的鍺硅異質(zhì)結(jié)TFET。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)狀和現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管及其制備方法，以克服現(xiàn)有技術(shù)中鍺硅異質(zhì)結(jié)的缺陷及厚度等問題，達(dá)到能實(shí)現(xiàn)高性能TFET的目的。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，所述方法至少包括以下步驟步驟一，提供一具有頂層硅、埋氧層和背襯底的SOI襯底，在所述頂層硅上依次形成SiGe層及表面硅層，然后依據(jù)預(yù)設(shè)寬度刻蝕掉所述SiGe層及表面硅層的周側(cè)部分，以在所述頂層硅表面形成由所述SiGe層及表面硅層堆疊的凸臺(tái)結(jié)構(gòu)；步驟二，在所述凸臺(tái)結(jié)構(gòu)的整個(gè)表面形成SiO2層，然后在所述SiO2層的表面形成Si3N4層，最后刻蝕以去除所述凸臺(tái)結(jié)構(gòu)頂部的Si3N4 ;步驟三，對(duì)所述凸臺(tái)結(jié)構(gòu)進(jìn)行氧化退火，以氧化所述表面硅層并逐漸氧化所述SiGe層及所述頂層硅，使所述SiGe層的Ge向所述頂層硅縱向擴(kuò)散并逐漸濃縮，并在所述頂層硅內(nèi)橫向擴(kuò)散形成Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)，以制備出SiGe或Ge區(qū)；步驟四，去除所述Si3N4層與SiO2層并對(duì)所述頂層硅與所述SiGe或Ge區(qū)表面進(jìn)行拋光，然后在預(yù)定的位置制作隔離槽，以形成制備器件所用的SiGe或Ge區(qū)及Si區(qū)；步驟五，制作柵極、采用自對(duì)準(zhǔn)工藝源區(qū)及漏區(qū)，其中，所述源區(qū)位于所述SiGe或Ge區(qū)，所述漏區(qū)位于所述Si區(qū)，所述柵極下同時(shí)包括部分SiGe或Ge區(qū)及部分Si區(qū)。在本發(fā)明的的制備方法中，優(yōu)先地采用化學(xué)氣相沉積法制作所述SiGe層及表面娃層。在本發(fā)明的的制備方法中，所述頂層硅的厚度為20 30nm，所述表面硅層的厚度為 20 30nm。在本發(fā)明的的制備方法中，所述SiGe層的厚度為20 50nm。
0010]在本發(fā)明的的制備方法中，所述SiGe層的Ge組份為10% 25%。在本發(fā)明的的制備方法中，所述步驟三中在O2氣氛中進(jìn)行氧化和N2氣氛中進(jìn)行退火。在本發(fā)明的的制備方法中，所述步驟三中所述凸臺(tái)結(jié)構(gòu)層先進(jìn)行第一氧化退火階段，至所述頂層硅中Ge組份達(dá)50%時(shí)，再接著進(jìn)行第二氧化退火階段。在本發(fā)明的的制備方法中，所述第一氧化退火階段在1005 1100°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)，所述第二氧化退火階段在900 950°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)。在本發(fā)明的的制備方法中，所述步驟四中，采用熱磷酸刻蝕以去除所述Si3N4層，采用HF刻蝕以去除所述SiO2層，采用機(jī)械化學(xué)法進(jìn)行拋光。在本發(fā)明的的制備方法中，所述步驟五還包括在柵極周側(cè)制作側(cè)墻結(jié)構(gòu)的步驟。此外，本發(fā)明還提供了一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其至少包括S0I襯底，具有頂層硅、埋氧層和背襯底；柵極，凸設(shè)于所述頂層硅的上表面；有源區(qū)，位于所述柵電極下方并形成于所述頂層硅中，所述有源區(qū)包括具有源區(qū)的SiGe或Ge區(qū)，以及具有漏區(qū)的Si區(qū)，且所述SiGe或Ge區(qū)與Si區(qū)相接部形成一 Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)；以及隔離槽，位于所述有源區(qū)的周側(cè)用以將所述有源區(qū)隔離。在本發(fā)明的晶體管中，所述柵極包括結(jié)合在所述頂層硅上的柵絕緣層、結(jié)合在所述柵絕緣層上的柵電極及設(shè)置于所述柵絕緣層與柵電極周側(cè)的側(cè)墻結(jié)構(gòu)。在本發(fā)明的晶體管中，所述源區(qū)為P型摻雜區(qū)，所述漏區(qū)為N型摻雜區(qū)。在本發(fā)明的晶體管中，所述源區(qū)為N型摻雜區(qū)，所述漏區(qū)為P型摻雜區(qū)。如以上兩晶體管所述，所述P型摻雜區(qū)的摻雜元素為B或BF2，所述N型摻雜區(qū)的摻雜元素為P、As或Sb。在本發(fā)明的晶體管中，所述SiGe或Ge區(qū)Ge的組份為50% 100%。在本發(fā)明的晶體管中，所述SiGe或Ge區(qū)的厚度為5 20nm。如上所述，本發(fā)明實(shí)現(xiàn)了一種平面型鍺硅異質(zhì)結(jié)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管，在SiGe (或Ge)區(qū)制作器件的源區(qū)，Si區(qū)制作器件的漏區(qū)，獲得高ON電流的同時(shí)保證了低OFF電流。采用局部鍺氧化濃縮技術(shù)實(shí)現(xiàn)局部高鍺組份的SGOI或GOI，在局部高鍺組份的SGOI或GOI中，鍺組份從50% 100%可控，并且，薄膜厚度可控制在5 20nm，易于器件工藝實(shí)現(xiàn)。SiGe (或Ge)與Si在氧化濃縮過程中，它們之間形成了一個(gè)鍺組份漸變的鍺硅異質(zhì)結(jié)結(jié)構(gòu)，消除缺陷的產(chǎn)生。本發(fā)明的制備方法工藝簡(jiǎn)單，與CMOS工藝兼容，適用于大規(guī)模的工業(yè)生產(chǎn)。


圖1a 圖5顯示為本發(fā)明制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾或改變。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想， 遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。如圖1a 圖5所示，本發(fā)明提供一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其至少包括以下步驟請(qǐng)參閱圖1a 圖lb，如圖所示，首先進(jìn)行步驟一，提供一具有頂層硅13、埋氧層12和背襯底11的SOI襯底1，具體地，可提供一具有頂層硅、SiO2埋氧層和硅基底的SOI襯底I，在所述頂層硅上采用化學(xué)氣相沉積法依次生長(zhǎng)SiGe層28及表面硅層29，當(dāng)然，也可采用分子束外延依次形成SiGe層28及表面硅層29，然后依據(jù)預(yù)設(shè)寬度刻蝕掉所述SiGe層28及表面硅層29的周側(cè)部分，具體地，可采用干法或者濕法刻蝕法刻蝕掉所述SiGe層28及表面硅層29的周側(cè)部分，以在所述頂層硅表面形成由所述SiGe層28及表面硅層29堆疊的凸臺(tái)結(jié)構(gòu)。作為本發(fā)明實(shí)施例的一個(gè)優(yōu)選方案，所述頂層硅13的厚度可選20 30nm，所述表面硅層29的厚度可選20 30nm，所述SiGe層28的厚度可選20 50nm，所述SiGe層28中Ge組份為10% 25%。請(qǐng)參閱圖2，如圖所示，接著進(jìn)行步驟二，在所述凸臺(tái)結(jié)構(gòu)的整個(gè)表面形成SiO2層26，然后在所述SiO2層26的表面形成Si3N4層27，在具體的實(shí)施過程中，采用氧化或者化學(xué)氣相沉積的方式以形成所述SiO2層26，采用化學(xué)氣相沉積法形成所述Si3N4層27，最后刻蝕以去除所述凸臺(tái)結(jié)構(gòu)頂部的Si3N4。請(qǐng)參閱圖3，如圖所示，然后進(jìn)行步驟三，對(duì)所述凸臺(tái)結(jié)構(gòu)進(jìn)行氧化退火，以氧化所述表面娃層29并逐漸氧化所述SiGe層28及所述頂層娃13,使所述SiGe層28的Ge向所述頂層硅13縱向擴(kuò)散并逐漸濃縮，并在所述頂層硅內(nèi)13橫向擴(kuò)散形成Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)23，以制備出SiGe或Ge區(qū)21 ;作為本實(shí)施例的一個(gè)優(yōu)選方案為，將所述凸臺(tái)結(jié)構(gòu)置于O2氣氛中進(jìn)行氧化和N2氣氛中首先進(jìn)行第一氧化退火階段，具體地，在1005 1100°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)，直到所述頂層硅13中Ge組份達(dá)50%，然后進(jìn)行第二氧化退火階段，在900 950°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)，以使Ge濃度在所述底層硅13中逐漸升高，并與所述頂層硅13橫向相互擴(kuò)散以形成Ge組份漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)23。具體的過程為，在氧化退火過程中，所述表面硅層26被氧化成SiO2,并且所述SiGe層28中的Si也被逐漸氧化為SiO2，所述SiGe層28由于被氧化使得Ge濃度逐漸升高并向所述頂層硅13縱向擴(kuò)散，同時(shí)，所述頂層硅13也向SiGe層28擴(kuò)散而逐漸被氧化也使得所述Ge在所述頂層硅13中的濃度逐漸提高，并橫向擴(kuò)散形成Ge組份漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)23。請(qǐng)參閱圖4a 圖4b，如圖所示，進(jìn)行步驟四，去除所述Si3N4層27與SiO2層26并對(duì)所述頂層硅13與所述SiGe或Ge區(qū)21表面進(jìn)行拋光，然后在預(yù)定的位置制作隔離槽3，以形成SiGe或Ge區(qū)21及Si區(qū)22作為器件的有源區(qū)。在具體的實(shí)施過程中，采用熱磷酸刻蝕以去除所述Si3N4層27，采用HF刻蝕以去除所述SiO2層26，當(dāng)然，也可以采用反應(yīng)離子刻蝕法等對(duì)所述Si3N4層27及SiO2層26進(jìn)行刻蝕，采用機(jī)械化學(xué)法對(duì)所述頂層硅13與所述SiGe或Ge區(qū)21表面進(jìn)行拋光。需要說明的是，所述隔離槽3優(yōu)選STI隔離槽，其制作方法為，利用干法或濕法刻 蝕法于所述頂層硅13中刻蝕出兩個(gè)溝槽，然后于所述溝槽內(nèi)采用化學(xué)氣相沉積法等沉積SiO2作為隔離填充介質(zhì)以完成所述STI隔離槽的制備。步驟五，制作柵極4、采用自對(duì)準(zhǔn)工藝制作源區(qū)24及漏區(qū)25，其中，所述源區(qū)24位于所述SiGe或Ge區(qū)21，所述漏區(qū)25位于所述Si區(qū)22，所述柵極4下同時(shí)包括部分SiGe或Ge區(qū)21及部分Si區(qū)22。具體的實(shí)施過程為，于所述頂層硅13、SiGe或Ge區(qū)21、Si區(qū)22及隔離槽3表面形成柵絕緣層41和柵電極層42，根據(jù)預(yù)設(shè)柵極4的位置和大小刻蝕制備所述柵極4，并在柵極4周側(cè)制作側(cè)墻結(jié)構(gòu)43,所述側(cè)墻結(jié)構(gòu)43可為Si02、Si3N4等然后采用自對(duì)準(zhǔn)工藝對(duì)所述源區(qū)24與漏區(qū)25進(jìn)行離子注入，在一優(yōu)選實(shí)施方案中，對(duì)所述源區(qū)24采用B或BF2進(jìn)行P型摻雜，對(duì)所述漏區(qū)25采用P、As或Sb進(jìn)行N型摻雜，當(dāng)然，也可對(duì)所述源區(qū)24采用P、As或Sb進(jìn)行N型摻雜，對(duì)所述漏區(qū)25采用B或BF2進(jìn)行P型摻雜，最后制作源區(qū)、漏區(qū)和柵極的電極引出，以完成所述鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備。如圖5所示，本發(fā)明還提供了一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，所述晶體管至少包括S0I襯底1，具有頂層硅11、埋氧層12和背襯底13，具體地，所述埋氧層材質(zhì)為SiO2，所述背襯底的材質(zhì)為Si ;柵極4，凸設(shè)于所述頂層硅13和SiGe或Ge區(qū)21的上表面，具體地，所述柵極包括結(jié)合在所述頂層硅13和SiGe或Ge區(qū)21上的柵絕緣層41、結(jié)合在所述柵絕緣層41上的柵電極42及設(shè)置于所述柵絕緣層41與柵金屬電極42周側(cè)的側(cè)墻結(jié)構(gòu)43，所述柵絕緣層41為SiO2層或Hf02、Al203、Si0N等H-K絕緣介質(zhì)層，所述柵電極42的材質(zhì)可為NiS1、TaN、TiN等，所述側(cè)墻結(jié)構(gòu)43為SiO2層，也可為Si3N4層等；有源區(qū)2，位于所述柵極4下方并形成于所述頂層硅13中，所述有源區(qū)2包括具有源區(qū)24的SiGe或Ge區(qū)21，以及具有漏區(qū)25的Si區(qū)22，且所述SiGe或Ge區(qū)21與Si區(qū)22相接部形成一 Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)23 ;以及隔離槽3，位于所述有源區(qū)2的周側(cè)用以將所述有源區(qū)2隔開，以實(shí)現(xiàn)器件間的隔離，優(yōu)選地，所述隔離槽3為STI隔離槽，并采用SiO2作為所述STI隔離槽的隔離填充介質(zhì)。在本發(fā)明的實(shí)施例中，一個(gè)實(shí)施方案為，所述源區(qū)24為P型摻雜區(qū)，則所述漏區(qū)25為N型摻雜區(qū)，可采用的另一各實(shí)施方案為，所述源區(qū)24為N型摻雜區(qū)，所述漏區(qū)25為P型摻雜區(qū)。對(duì)此兩實(shí)施方案，需要說明的是，所述P型摻雜區(qū)的摻雜元素為B或BF2，所述N型摻雜區(qū)的摻雜元素為P、As或Sb，其中，N型和P型摻雜均通過離子注入并快速人退火或激光退火實(shí)現(xiàn)。作為被實(shí)施例的一個(gè)優(yōu)選方案，所述SiGe或Ge區(qū)21中Ge的含量為50 % 100%，所述SiGe或Ge區(qū)21的厚度為5 20nm。綜上所述，本發(fā)明實(shí)現(xiàn)了一種平面型鍺硅異質(zhì)結(jié)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管，在SiGe (或Ge)區(qū)制作器件的源區(qū)，Si區(qū)制作器件的漏區(qū)，獲得高ON電流的同時(shí)保證了低OFF電流。采用局部鍺氧化濃縮技術(shù)實(shí)現(xiàn)局部高鍺組份的SGOI或GOI，在局部高鍺組份的SGOI或GOI中，鍺組份從50% 100%可控，并且，薄膜厚度可控制在5 20nm，易于器件工藝實(shí)現(xiàn)。SiGe (或Ge)與Si在氧化濃縮過程中，它們之間形成了一個(gè)鍺組份漸變的鍺硅異質(zhì)結(jié)結(jié)構(gòu)，消除缺陷的產(chǎn)生。本發(fā)明的制備方法工藝簡(jiǎn)單，與CMOS工藝兼容，適用于大規(guī)模的工業(yè)生產(chǎn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于，至少包括以下步驟 步驟一，提供一具有頂層硅、埋氧層和背襯底的SOI襯底，在所述頂層硅上依次形成SiGe層及表面硅層，然后依據(jù)預(yù)設(shè)寬度刻蝕掉所述SiGe層及表面硅層的周側(cè)部分，以在所述頂層硅表面形成由所述SiGe層及表面硅層堆疊的凸臺(tái)結(jié)構(gòu)； 步驟二，在所述凸臺(tái)結(jié)構(gòu)的整個(gè)表面形成SiO2層，然后在所述SiO2層的表面形成Si3N4層，最后刻蝕以去除所述凸臺(tái)結(jié)構(gòu)頂部的Si3N4 ； 步驟三，對(duì)所述凸臺(tái)結(jié)構(gòu)進(jìn)行氧化退火，以氧化所述表面硅層并逐漸氧化所述SiGe層及所述頂層硅，使所述SiGe層的Ge向所述頂層硅縱向擴(kuò)散并逐漸濃縮，并在所述頂層硅內(nèi)橫向擴(kuò)散形成Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)，以制備出SiGe或Ge區(qū)； 步驟四，去除所述Si3N4層與SiO2層并對(duì)所述頂層硅與所述SiGe或Ge區(qū)表面進(jìn)行拋光，然后在預(yù)定的位置制作隔離槽，以形成制備器件所用的SiGe或Ge區(qū)及Si區(qū)； 步驟五，制作柵極、采用自對(duì)準(zhǔn)工藝制作源區(qū)及漏區(qū)，其中，所述源區(qū)位于所述SiGe或Ge區(qū)，所述漏區(qū)位于所述Si區(qū)，所述柵極下同時(shí)包括部分SiGe或Ge區(qū)及部分Si區(qū)。
2.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于采用化學(xué)氣相沉積法外延生長(zhǎng)所述SiGe層及表面硅層。
3.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述頂層娃的厚度為20 30nm,所述表面娃層的厚度為20 30nm。
4.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述SiGe層的厚度為20 50nm。
5.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述SiGe層的Ge組份為10% 25%。
6.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述步驟三中在O2氣氛中進(jìn)行氧化和N2氣氛中進(jìn)行退火。
7.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述步驟三中所述凸臺(tái)結(jié)構(gòu)層先進(jìn)行第一氧化退火階段，至所述頂層硅中Ge組份達(dá)50%時(shí)，再接著進(jìn)行第二氧化退火階段。
8.根據(jù)權(quán)利要求7所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述第一氧化退火階段在1005 1100°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)，所述第二氧化退火階段在900 950°C中氧化和退火若干次，每次氧化和退火時(shí)間為0. 5 I小時(shí)。
9.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述步驟四中，采用熱磷酸刻蝕以去除所述Si3N4層，采用HF刻蝕以去除所述SiO2層，采用機(jī)械化學(xué)法進(jìn)行拋光。
10.根據(jù)權(quán)利要求1所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于所述步驟五還包括在柵極周側(cè)制作側(cè)墻結(jié)構(gòu)的步驟。
11.一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于，所述晶體管至少包括 SOI襯底，具有頂層硅、埋氧層和背襯底； 柵極，凸設(shè)于所述頂層硅的上表面； 有源區(qū)，位于所述柵電極下方并形成于所述頂層硅中，所述有源區(qū)包括具有源區(qū)的SiGe或Ge區(qū)，以及具有漏區(qū)的Si區(qū)，且所述SiGe或Ge區(qū)與Si區(qū)相接部形成一 Ge組分漸變的Ge/Si異質(zhì)結(jié)結(jié)構(gòu)；以及 隔離槽，位于所述有源區(qū)的周側(cè)用以將所述有源區(qū)隔離。
12.根據(jù)權(quán)利要求11所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述柵極包括結(jié)合在所述頂層硅上的柵絕緣層、結(jié)合在所述柵絕緣層上的柵電極及設(shè)置于所述柵絕緣層與柵電極周側(cè)的側(cè)墻結(jié)構(gòu)。
13.根據(jù)權(quán)利要求11所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述源區(qū)為P型摻雜區(qū)，所述漏區(qū)為N型摻雜區(qū)。
14.根據(jù)權(quán)利要求11所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述源區(qū)為N型摻雜區(qū)，所述漏區(qū)為P型摻雜區(qū)。
15.根據(jù)權(quán)利要求13或14所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述P型摻雜區(qū)的摻雜元素為B或BF2,所述N型摻雜區(qū)的摻雜元素為P、As或Sb。
16.根據(jù)權(quán)利要求11所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述SiGe或Ge區(qū)Ge的組份為50% 100%。
17.根據(jù)權(quán)利要求11所述的鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，其特征在于所述SiGe或Ge區(qū)的厚度為5 20nm。
全文摘要
本發(fā)明提供一種鍺硅異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管及其制備方法，在SiGe或Ge區(qū)制作器件的源區(qū)，Si區(qū)制作器件的漏區(qū)，獲得高ON電流的同時(shí)保證了低OFF電流，采用局部鍺氧化濃縮技術(shù)實(shí)現(xiàn)局部高鍺組份的SGOI或GOI，在局部高鍺組份的SGOI或GOI中，鍺組份從50%~100%可控，并且，薄膜厚度可控制在5~20nm，易于器件工藝實(shí)現(xiàn)。SiGe或Ge與Si在氧化濃縮過程中，它們之間形成了一個(gè)鍺組份漸變的鍺硅異質(zhì)結(jié)結(jié)構(gòu)，消除缺陷的產(chǎn)生。本發(fā)明的制備方法工藝簡(jiǎn)單，與CMOS工藝兼容，適用于大規(guī)模的工業(yè)生產(chǎn)。
文檔編號(hào)H01L29/165GK103021848SQ20111027969
公開日2013年4月3日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2011年9月20日
發(fā)明者卞劍濤, 薛忠營(yíng), 狄增峰, 張苗 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所