專利名稱：金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，尤其涉及一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，以杜絕干法蝕刻和/或灰化工藝等在傳統(tǒng)工藝中導(dǎo)致的低介電常數(shù)的損傷。
背景技術(shù)：
隨著半導(dǎo)體集成電路工藝技術(shù)的不斷進步，當(dāng)半導(dǎo)體器件縮小至深亞微米的范圍時，互聯(lián)中的電阻(R)和電容(C)易產(chǎn)生寄生效應(yīng)，導(dǎo)致金屬連線傳遞的時間延遲(RC time delay)。為了克服互聯(lián)中的寄生效應(yīng)，越來越多的人在超大規(guī)模集成電路后段互聯(lián)的集成工藝中，采用低阻值材料(銅)或低介電常數(shù)(low k dielectric)的隔離物質(zhì)來減少因寄生電阻與寄生電容引起的RC延遲時間。然而，當(dāng)金屬導(dǎo)線的材料由鋁轉(zhuǎn)換成電阻率更低的銅的時候，由于銅很快擴散進氧化硅和硅，且銅的蝕刻較為困難，因此，現(xiàn)有技術(shù)通過轉(zhuǎn)變到雙大馬士革結(jié)構(gòu)，然后填入銅來實現(xiàn)銅互聯(lián)，以促使低阻值材料如銅或低介電常數(shù)材料在集成電路生產(chǎn)工藝中的應(yīng)用?，F(xiàn)有比較通用的一種雙大馬士革工藝，以晶片制造后段制程(Back-end ofline, BE0L)中金屬硬掩膜(Metal Hard mask, MHM)工藝集成方法所顯示的整合流程為例，可以參見圖IA至圖II。這種工藝提供基底層，基底層上形成金屬介電層，圖IA至圖II均缺省這一步，后續(xù)不再贅述。首先，參見圖1A，在金屬介電層100中預(yù)先電鍍銅102，然后在金屬介電層100 表面上由下至上依次形成蝕刻阻擋層(Etch Stop layer) 104、超低介電層(Ultra-low dielectric constant，ULK) 106、硬掩膜層(Hard mask，HM) 108、金屬硬掩膜層 110、第一抗反射涂層(BARC) 112、圖形化的第一光刻膠(PR) 114，以便后續(xù)工藝溝槽制作。其次，參見圖1B，以圖形化的第一光刻膠114為掩膜蝕刻第一抗反射涂層112、金屬硬掩膜層110，暴露出硬掩膜層108，然后通過灰化工藝去除第一光刻膠114和第一抗反射涂層112。接著，參見圖1C，在暴露出的硬掩膜層108上以及金屬硬掩膜層110上沉積第二抗反射涂層116，在第二抗反射涂層116上沉積圖形化的第二光刻膠118，以便后續(xù)工藝第一通孔制作。繼而，參見圖1D，以第二光刻膠118為掩膜，干法蝕刻出第一通孔120。于是，參見圖1E，采用灰化工藝去除第二光刻膠118和第二抗反射涂層116后，會在ULK的側(cè)壁上形成損傷122。然后，參見圖1F，以金屬硬掩膜層110為掩膜，蝕刻硬掩膜層108，在部分ULK中蝕刻出導(dǎo)線用的溝槽1 和第二通孔120’后，同樣會在ULK的側(cè)壁上再次加深低介電常數(shù)材料的損傷122。接著，參見圖1G，采用干法蝕刻去除第二通孔120’內(nèi)的蝕刻阻擋層104后，在ULK 的側(cè)壁上形成了一層越變越厚的薄層122。
此后，參見圖1H，采用電鍍工藝進行金屬銅1 填充，以形成ULK、金屬介電層之間互聯(lián)的雙大馬士革結(jié)構(gòu)。最后，參見圖II，對頂部多余的金屬銅126、金屬硬掩膜層110、硬掩膜層108進行化學(xué)機械拋光(CMP)工藝以形成金屬互聯(lián)層，造成表層損傷128。目前雙大馬士革結(jié)構(gòu)中使用的主流的低介電常數(shù)隔離氧化物通常是摻碳氧化硅 (carbon doped oxide)，碳原子和空洞的引入主要目的是降低介電常數(shù)。在晶片制造后段制程中采用金屬硬掩膜工藝集成方法所形成的雙大馬士革結(jié)構(gòu)可以減少損傷層，但是，如上述技術(shù)方案可知，在灰化處理(圖IE所示)、溝槽蝕刻(圖IF所示)以及蝕刻阻擋層開口 (line open)，尤其ULK和金屬介電層之間的金屬間介電層蝕刻(Inter-Metal Dielectric etch, IMD etch)(圖IG所示)時，碳原子在干法蝕刻的氣氛下極易被消耗掉，隨著干法蝕刻的多次使用，形成一層介電常數(shù)越變越高的薄層122，也就是所謂的損傷層，同樣的問題也會在灰化處理過程中出現(xiàn)，均會造成摻雜碳原子流失造成介電常數(shù)升高；經(jīng)過CMP(圖 II所示)之后，由于摻碳氧化硅中存在著空洞，CMP進行過程中不斷有雜質(zhì)滲入到空洞，從而也會改變介電常數(shù)，通常會造成表層的損傷128，因此，在晶片制造后段制程中即使采用了金屬硬掩膜的集成工藝運用于雙大馬士革工藝中，低介電常數(shù)材料的損傷也不能完全消除。由此可見，引用這種新材料作為低介電常數(shù)隔離氧化物應(yīng)用于雙大馬士革結(jié)構(gòu)中時，在形成雙大馬士革結(jié)構(gòu)的處理過程中存在工藝過程對不同表面將產(chǎn)生不同水平的破壞，尤其是金屬間介電層之間的區(qū)域，如溝槽側(cè)壁、溝槽之間的表面區(qū)域以及溝槽底部。在這些區(qū)域中的材料受損的薄層會引起介電常數(shù)的增大，導(dǎo)致介電常數(shù)的降低。因此，這種新材料的引入增加了工藝整合難度。為了解決上述問題，需要在后段互聯(lián)的集成工藝中尋求解決辦法消除來自于干法蝕刻和/或灰化工藝等工藝過程中對低介電常數(shù)的損傷，但在實際的實施過程中仍然存在相當(dāng)大的壁壘，亟待引進能有效改善上述缺陷的新方法，以解決低阻值材料如銅和/或低介電常數(shù)材料等在集成電路生產(chǎn)工藝使用時面臨的最主要的問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，以杜絕干法蝕刻和/或灰化工藝等在傳統(tǒng)工藝中導(dǎo)致的低介電常數(shù)的損傷。為解決上述問題，本發(fā)明提出的一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，包括如下步驟在金屬介電層中預(yù)先制作的第一通孔和第一溝槽中采用電鍍工藝形成電鍍銅，并在金屬介電層表面上由下至上依次沉積蝕刻阻擋層、犧牲層、硬掩膜層、金屬硬掩膜層、第一抗反射涂層、對應(yīng)于所述第一溝槽的圖形化的第一光刻膠；以第一光刻膠為掩膜，采用干法蝕刻由上至下依次蝕刻第一抗反射涂層、金屬硬掩膜層，蝕刻停留在硬掩膜層，通過灰化工藝去除第一光刻膠和第一抗反射涂層；在暴露出的硬掩膜層以及金屬硬掩膜層之上依次沉積第二抗反射涂層、對應(yīng)于所述第一通孔的圖形化的第二光刻膠；以第二光刻膠為掩膜采用干法蝕刻到犧牲層中，形成第二通孔；采用灰化工藝去除第二光刻膠和第二抗反射涂層，暴露出金屬硬掩膜層；
4
以金屬硬掩膜層為掩膜，蝕刻硬掩膜層和部分犧牲層，形成第二溝槽，同步蝕刻第二通孔下方的犧牲層，形成第三通孔；采用干法蝕刻去除第三通孔內(nèi)的蝕刻阻擋層，暴露出所述第一通孔中的銅后停止蝕刻，形成第四通孔；采用電鍍工藝在第四通孔和第二溝槽中進行金屬銅填充以形成金屬互聯(lián)層；采用化學(xué)機械掩膜工藝去除金屬硬硬膜層和硬掩膜層；采用非氧化性酸去除蝕刻阻擋層之上的犧牲層；采用旋涂工藝(spin on dielectrics)將蝕刻阻擋層上方除金屬銅之外的區(qū)域重新填滿低介電常數(shù)材料，形成金屬銅大馬士革互聯(lián)結(jié)構(gòu)。由上述技術(shù)方案可見，與傳統(tǒng)通用的雙大馬士革工藝相比，本發(fā)明公開的金屬銅大馬士革互聯(lián)結(jié)構(gòu)在集成互聯(lián)后段金屬工藝整合中，通過引入二氧化硅或鋁或鋁化合物作為犧牲層，在犧牲層上先形成互聯(lián)銅金屬線，然后去除銅金屬間隙的二氧化硅或鋁或鋁化合物材料，接著用旋涂的低介電常數(shù)材料填充到銅金屬間隙中，形成了低介電層、金屬介電層之間的互聯(lián)金屬層，從而杜絕了干法蝕刻和/或灰化工藝在傳統(tǒng)工藝中導(dǎo)致的低介電常數(shù)材料的碳流失以及低介電常數(shù)材料表層的損傷。因此，通過本發(fā)明形成的金屬銅大馬士革結(jié)構(gòu)及其金屬間無損傷的低介電常數(shù)材料的工藝流程，可以在集成電路后段工藝采用金屬硬掩膜層的集成工藝的制造方法過程中完全消除低介電常數(shù)材料損傷。并且，本發(fā)明在制備銅大馬士革結(jié)構(gòu)的過程也可以將犧牲層二氧化硅或鋁或鋁化合物采用普通的低介電常數(shù)絕緣材料，例如氟化玻璃(Fluorosilicate glass, FSG)等類氧化物等，與傳統(tǒng)的雙大馬士革工藝相比，在此基礎(chǔ)上制備的金屬銅大馬士革互聯(lián)結(jié)構(gòu)可以充分利用并且和現(xiàn)有工藝兼容。


圖IA至圖II為現(xiàn)有技術(shù)中一種雙大馬士革工藝的晶片制造后段制程中金屬硬掩膜集成工藝的制作方法；圖2為本發(fā)明一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的方法流程；圖3A至圖3L為本發(fā)明一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法；
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。參見圖2，本發(fā)明所提供的一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法流程為SlOO 在金屬介電層中預(yù)先制作的第一通孔和第一溝槽中采用電鍍工藝形成電鍍銅，并在金屬介電層表面上由下至上依次沉積蝕刻阻擋層、犧牲層、硬掩膜層、金屬硬掩膜層、第一抗反射涂層、對應(yīng)于所述第一溝槽的圖形化的第一光刻膠；SlOl 以第一光刻膠為掩膜，采用干法蝕刻由上至下依次蝕刻第一抗反射涂層、金屬硬掩膜層，蝕刻停留在硬掩膜層，通過灰化工藝去除第一光刻膠和第一抗反射涂層；S102:在暴露出的硬掩膜層以及金屬硬掩膜層之上依次沉積第二抗反射涂層、對應(yīng)于所述第一通孔的圖形化的第二光刻膠；S103 以第二光刻膠為掩膜采用干法蝕刻到犧牲層中，形成第二通孔；S104 采用灰化工藝去除第二光刻膠和第二抗反射涂層，暴露出金屬硬掩膜層；S105 以金屬硬掩膜層為掩膜，蝕刻硬掩膜層和部分犧牲層，形成第二溝槽，同步蝕刻第二通孔下方的犧牲層，形成第三通孔；S106:采用干法蝕刻去除第二通孔內(nèi)的蝕刻阻擋層，暴露出所述第一通孔中的銅后停止蝕刻，形成第三通孔；S107 采用電鍍工藝在第四通孔和第二溝槽中進行金屬銅填充以形成金屬互聯(lián)層；S108 采用化學(xué)機械掩膜工藝去除金屬硬硬膜層和硬掩膜層；S109 采用非氧化性酸去除蝕刻阻擋層之上的犧牲層；SllO 采用旋涂工藝將蝕刻阻擋層上方除金屬銅之外的區(qū)域重新填滿低介電常數(shù)材料，形成金屬銅大馬士革互聯(lián)結(jié)構(gòu)。下面以圖2所示的方法流程為例，結(jié)合附圖3A至31，對一種消除低介電常數(shù)材料損傷的后段工藝集成的制作工藝進行詳細描述。SlOO 在金屬介電層中預(yù)先制作的第一通孔和第一溝槽中采用電鍍工藝形成電鍍銅，并在金屬介電層表面上由下至上依次沉積蝕刻阻擋層、犧牲層、硬掩膜層、金屬硬掩膜層、第一抗反射涂層、對應(yīng)于所述第一溝槽的圖形化的第一光刻膠。參見圖3A，在金屬介電層300中預(yù)先制作第一通孔和第一溝槽30M，所述第一通孔包括第一通孔3021、第一通孔3022、第一通孔3023，所述第一溝槽30M之下分別為第一通孔3022、第一通孔3023，接著在第一通孔以及第一溝槽30M中采用電鍍工藝形成第一通孔電鍍銅以及第一溝槽電鍍銅，所述第一通孔3021中的電鍍銅以及第一溝槽電鍍銅的表面均和金屬介電層300的表面平齊。然后，在金屬介電層300、所述第一通孔3021的電鍍銅、 第一溝槽電鍍銅的表面上由下至上依次沉積蝕刻阻擋層304、犧牲層306、硬掩膜層308、金屬硬掩膜層310、第一抗反射涂層312、圖形化的第一光刻膠314，所述第一光刻膠314的圖形尺寸(CD)以及圖形位置和所述第一溝槽30 相對應(yīng)，以便后續(xù)工藝制造用以導(dǎo)線用的第二溝槽(如圖3F所示)。所述犧牲層306可以為二氧化硅材料或鋁或鋁化物材料，也可以采用普通的低介電常數(shù)材料、FSG等類氧化物材料等制備后續(xù)工藝需要的雙大馬士革結(jié)構(gòu)，以便可以充分利用和兼容于現(xiàn)有工藝。所述鋁化物材料可以為鋁和銅的化合物。所述硬掩膜層308和金屬硬掩膜層310可以防止蝕刻到下層犧牲層的側(cè)邊。SlOl 以第一光刻膠為掩膜，采用干法蝕刻由上至下依次蝕刻第一抗反射涂層、金屬硬掩膜層，蝕刻停留在硬掩膜層，通過灰化工藝去除第一光刻膠和第一抗反射涂層。
參見圖3B，以第一光刻膠314為掩膜，對第一抗反射涂層312、金屬硬掩膜層310 進行干法蝕刻，暴露出硬掩膜層308后停止蝕刻，然后通過灰化工藝去除第一光刻膠314和第一抗反射涂層312后，將第一光刻膠的圖形轉(zhuǎn)移到金屬硬掩膜層310上，使金屬硬掩膜層 310的圖形尺寸和圖形位置和所述第一溝槽30M也相對應(yīng)，以便后續(xù)工藝制造第二溝槽。S102:在暴露出的硬掩膜層以及金屬硬掩膜層之上依次沉積第二抗反射涂層、對應(yīng)于所述第一通孔的圖形化的第二光刻膠。參見圖3C，在暴露出的硬掩膜層308上以及金屬硬掩膜層310上沉積第二抗反射涂層316，在第二抗反射涂層316上沉積圖形化的第二光刻膠318，所述第二光刻膠的圖形尺寸和圖形位置與所述第一通孔3021、第一通孔3022、第一通孔3023相對應(yīng)，以便后續(xù)工藝制造第二通孔(如圖3D所示)。S103:以第二光刻膠為掩膜采用干法蝕刻到犧牲層中，形成第二通孔。參見圖3D，以第二光刻膠318為掩膜，在第一通孔3021上方的區(qū)域采用干法蝕刻由上至下依次蝕刻第二抗反射涂層316、金屬硬掩膜層310、硬掩膜層308和部分犧牲層 306，形成第二通孔3201 ；在第一通孔3022、第一通孔3023上方的區(qū)域同步采用干法蝕刻由上至下依次蝕刻第二抗反射涂層316、硬掩膜層308和部分犧牲層306，形成第二通孔3202、 第二通孔3203。所述第二通孔包括第二通孔3201、第二通孔3202、第二通孔3203。S104:采用灰化工藝去除第二光刻膠和第二抗反射涂層，暴露出金屬硬掩膜層。參見圖3E，采用灰化工藝去除第二光刻膠318和第二抗反射涂層316，暴露出金屬硬掩膜層310和部分硬掩膜層308。S105 以金屬硬掩膜層為掩膜，蝕刻硬掩膜層和部分犧牲層，形成第二溝槽，同步蝕刻第二通孔下方的犧牲層，形成第三通孔。參見圖3F，以金屬硬掩膜層310為掩膜，蝕刻硬掩膜層308和部分犧牲層306，形成導(dǎo)線用的第二溝槽322 ；同時蝕刻第二通孔下方的犧牲層306，形成第三通孔。所述第三通孔包括第三通孔3201，、第三通孔3202，、第三通孔3203，，且所述第三通孔的圖形尺寸和圖形位置對應(yīng)于所述第一通孔。S106:采用干法蝕刻去除第三通孔內(nèi)的蝕刻阻擋層，暴露出所述第一通孔中的銅后停止蝕刻，形成第四通孔。參見圖3G，采用干法蝕刻去除所述第三通孔內(nèi)的蝕刻阻擋層304后，形成了第四通孔，所述第四通孔包括第四通孔3201"、第四通孔3202〃、第四通孔3203〃。S107 采用電鍍工藝在第四通孔和第二溝槽中進行金屬銅填充以形成金屬互聯(lián)層。參見圖:3H，采用電鍍工藝在所述第四通孔和所述第二溝槽中進行金屬銅3M填充以形成犧牲層306、金屬介電層300之間互聯(lián)的雙大馬士革結(jié)構(gòu)。S108 采用化學(xué)機械掩膜工藝去除金屬硬硬膜層和硬掩膜層。參見圖31，對頂部多余的金屬銅324、金屬硬硬膜層310、硬掩膜層308進行化學(xué)機械拋光工藝形成金屬互聯(lián)層，制備用以后續(xù)工藝的雙大馬士革結(jié)構(gòu)。S109 采用非氧化性酸去除蝕刻阻擋層之上的犧牲層。參見圖3J，在已形成的雙大馬士革結(jié)構(gòu)中如采用二氧化硅材料作為犧牲層306 時，所述非氧化性酸可以采用氫氟酸去除蝕刻阻擋層304上方除金屬銅324區(qū)域之外的犧牲層306 ；如采用鋁或鋁化物材料作為犧牲層306時，所述非氧化性酸可以采用鹽酸去除蝕刻阻擋層304上方除金屬銅324區(qū)域之外的犧牲層306。采用氫氟酸去除犧牲層306時，所述氫氟酸的濃度為0. 1-1% (重量百分比)，去除時間為1-10分鐘。采用鹽酸去除犧牲層306時，所述鹽酸的濃度為小于10% (重量百分比)，去除時間為5-10分鐘。SllO 采用旋涂工藝將蝕刻阻擋層上方除金屬銅之外的區(qū)域重新填滿低介電常數(shù)材料，形成金屬銅大馬士革互聯(lián)結(jié)構(gòu)。首先，參見圖3K，在進行旋涂工藝前，旋涂工藝的材料可以進行紫外線(UV)光照射做后處理，經(jīng)過一定條件的后處理工藝，以增加孔隙率和機械強度，可以形成較低介電常數(shù)的薄膜層，然后，采用旋涂工藝將蝕刻阻擋層304上方除金屬銅3M之外的區(qū)域重新填滿經(jīng)過后處理過的低介電常數(shù)材料，形成低介電層326，用于后段互聯(lián)的隔離介質(zhì)。經(jīng)過上述步驟后，形成低介電層326、金屬介電層300之間互聯(lián)的金屬銅大馬士革互聯(lián)結(jié)構(gòu)以及金屬間無損傷的低介電常數(shù)材料。然后，參見圖3L，對低介電層326的頂部進行CMP工藝，當(dāng)金屬銅3 減薄并完成互聯(lián)金屬層后，停止CMP工藝，通孔CMP工藝可以使金屬銅3M表面沒有多余的低介電層 326，從而使表面平整化，并且形成了通孔內(nèi)鑲嵌著金屬，且這樣可以使通孔內(nèi)的金屬與用于金屬導(dǎo)線的溝槽中的材料相同，減少由通孔產(chǎn)生電遷移失效的問題，從而實現(xiàn)了銅替代鋁材料的高導(dǎo)電的導(dǎo)線與低介電常數(shù)材料之間的金屬連線工藝，降低了 RC時間延遲，提高了用以后續(xù)工藝的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的性能。由上述技術(shù)方案可知，與傳統(tǒng)通用的雙大馬士革工藝相比，本發(fā)明公開的金屬銅大馬士革互聯(lián)結(jié)構(gòu)在集成互聯(lián)后段金屬工藝整合中，通過引入二氧化硅或鋁或鋁化物材料作為犧牲層，在犧牲層上先形成互聯(lián)銅金屬線，然后去除銅金屬間隙的二氧化硅或鋁或鋁化合物材料，接著用旋涂的低介電常數(shù)材料填充到銅金屬間隙中，形成了低介電層、金屬介電層之間互聯(lián)的互聯(lián)金屬層，從而杜絕了干法蝕刻和/或灰化工藝在傳統(tǒng)工藝中導(dǎo)致的低介電常數(shù)材料的碳流失，從而造成低介電常數(shù)材料表層的損傷。因此，通過本發(fā)明形成的金屬銅大馬士革結(jié)構(gòu)及其金屬間無損傷的低介電常數(shù)材料的工藝流程，可以在集成電路后段工藝集成的制造方法過程中消除低介電常數(shù)材料損傷。并且，本發(fā)明在制備金屬銅大馬士革互聯(lián)結(jié)構(gòu)的過程也可以將二氧化硅或鋁或鋁化合物材料的犧牲層采用普通的低介電常數(shù)材料，例如FSG低介電絕緣材料等類氧化物等，與傳統(tǒng)的雙大馬士革工藝相比，在此基礎(chǔ)上制備的金屬銅大馬士革互聯(lián)結(jié)構(gòu)可以充分利用并且和現(xiàn)有工藝兼容。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，包括如下步驟在金屬介電層中預(yù)先制作的第一通孔和第一溝槽中采用電鍍工藝形成電鍍銅，并在金屬介電層表面上由下至上依次沉積蝕刻阻擋層、犧牲層、硬掩膜層、金屬硬掩膜層、第一抗反射涂層、對應(yīng)于所述第一溝槽的圖形化的第一光刻膠；以第一光刻膠為掩膜，采用干法蝕刻由上至下依次蝕刻第一抗反射涂層、金屬硬掩膜層，蝕刻停留在硬掩膜層，通過灰化工藝去除第一光刻膠和第一抗反射涂層；在暴露出的硬掩膜層以及金屬硬掩膜層之上依次沉積第二抗反射涂層、對應(yīng)于所述第一通孔的圖形化的第二光刻膠；以第二光刻膠為掩膜采用干法蝕刻到犧牲層中，形成第二通孔； 采用灰化工藝去除第二光刻膠和第二抗反射涂層，暴露出金屬硬掩膜層； 以金屬硬掩膜層為掩膜，蝕刻硬掩膜層和部分犧牲層，形成第二溝槽，同步蝕刻第二通孔下方的犧牲層，形成第三通孔；采用干法蝕刻去除第三通孔內(nèi)的蝕刻阻擋層，暴露出所述第一通孔中的銅后停止蝕刻，形成第四通孔；采用電鍍工藝在第四通孔和第二溝槽中進行金屬銅填充以形成金屬互聯(lián)層； 采用化學(xué)機械掩膜工藝去除金屬硬硬膜層和硬掩膜層； 采用非氧化性酸去除蝕刻阻擋層之上的犧牲層；采用旋涂工藝將蝕刻阻擋層上方除金屬銅之外的區(qū)域重新填滿低介電常數(shù)材料，形成金屬銅大馬士革互聯(lián)結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，其特征在于所述犧牲層為二氧化硅材料，所述非氧化性酸為氫氟酸。
3.根據(jù)權(quán)利要求1所述的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，其特征在于所述犧牲層為鋁或鋁化合物材料，所述非氧化性酸為鹽酸。
4.根據(jù)權(quán)利要求1所述的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，其特征在于所述犧牲層為類氧化物材料。
5.根據(jù)權(quán)利要求4所述的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，其特征在于所述類氧化物為低介電常數(shù)絕緣材料。
6.根據(jù)權(quán)利要求1所述的金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，其特征在于所述旋涂工藝所使用的材料進行紫外線光照射做后處理。
全文摘要
本發(fā)明提出一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，包括如下步驟在金屬介電層中預(yù)先制作第一通孔和第一溝槽，并在金屬介電層上由下至上依次沉積蝕刻阻擋層、犧牲層、硬掩膜層、金屬硬掩膜層、第一抗反射涂層、對應(yīng)于第一溝槽的圖形化的第一光刻膠；在后段互聯(lián)金屬工藝整合中形成雙大馬士革結(jié)構(gòu)；在雙大馬士革結(jié)構(gòu)中采用非氧化性酸去除蝕刻阻擋層之上的犧牲層；采用旋涂工藝將蝕刻阻擋層上方除金屬銅之外的區(qū)域重新填滿低介電常數(shù)材料，形成金屬銅大馬士革互聯(lián)結(jié)構(gòu)。本發(fā)明提供了一種金屬銅大馬士革互聯(lián)結(jié)構(gòu)的制造方法，以杜絕干法蝕刻和/或灰化工藝等在傳統(tǒng)工藝中導(dǎo)致的低介電常數(shù)的損傷。
文檔編號H01L21/768GK102412196SQ201110274610
公開日2012年4月11日 申請日期2011年9月15日 優(yōu)先權(quán)日2011年9月15日
發(fā)明者張文廣, 徐強, 鄭春生, 陳玉文 申請人:上海華力微電子有限公司